基於rs485總線信號傳輸延遲測量雙絞線長度的系統及方法
2023-05-07 23:36:46 1
專利名稱：基於rs485總線信號傳輸延遲測量雙絞線長度的系統及方法
技術領域：
本發明涉及一種雙絞線長度的測量系統及方法，具體的說是一種基於RS485總線 信號傳輸延遲測量雙絞線長度的系統及方法。
背景技術：
模擬信號通過雙絞線做信號傳輸過程中，由於雙絞線存在阻抗，導致信號衰減，為 還原模擬信號，需要在接收端做信號補償處理，但是補償值的大小確定通常比較麻煩，其原 因在於雙絞線的阻抗大小會隨著線長的長短而變化，因此需要測量雙絞線的長度，才能做 正確的信號補償處理。信號通過介質傳輸過程中，除了因為阻抗大小導致的信號衰減外，還有一個很重 要的特點，那就是信號的延遲即信號從一端傳到另外一端需要的時間，其時間大小與信號 傳輸速度相關。如果能測量出信號在雙絞線中傳輸的時間，根據傳輸時間，代入所測雙絞線 長度，先計算出信號在雙絞線中的傳輸速度，然後根據公式L(長度)=V(速度)*t(時間)也就能計算出任意雙絞線長度了。
發明內容
本發明所要解決的技術問題是提出一種基於RS485總線信號傳輸延遲測量雙絞 線長度的系統及方法，可以方便準確的測量出雙絞線長度，為信號補償處理提供參考。本發明解決以上技術問題的技術方案是基於RS485總線信號傳輸延遲測量雙絞線長度的系統，包括發送端和接受端，發 送端與接受端通過雙絞線相連接；發送端包括發送端主處理器和485晶片，發送端主處理器和485晶片通信連接， 485晶片連接雙絞線；發送端主處理器包括波形發送模塊和計時器模塊；波形發送模塊與 485晶片通信連接，波形發送模塊用以發送測量波形，485晶片用以將TTL電平信號轉換成 差分信號，分兩路輸出；計時器模塊與波形發送模塊及485晶片通信連接，計時器模塊用以 計算波形往返時間，485晶片用以觸發計時器模塊停止計時，波形發送模塊用以產生Clear 信號使計時器模塊作清零處理；接受端包括接受端主處理器和485晶片，接受端主處理器和485晶片通信連接， 485晶片連接雙絞線；接受端主處理器包括接收端響應模塊，接收端響應模塊與485晶片通 信連接，接收端響應模塊用以接收到發送端數據後對其進行回應，485晶片用以將差分信號 還原成TTL電平信號。基於RS485總線信號傳輸延遲測量雙絞線長度系統的測量方法，按以下步驟進 行(1)當RS-485信號無延遲時，發送端在tl時間內發送測量信號，同時對內部計時器清零；(2)接收端接收到發送信號後，延遲t2時間發送響應信號；(3)發送端接收到接收端回發的響應信號後，立即停止計時；(4)由於整個過程中，RS-485信號沒有任何延遲，在這種條件下，周期T時間內發 送端內部計時器計得的整個過程時間為t3 ；(5)當RS-485信號有延遲時，發送端在tl時間內發送測量信號，同時對內部計時
器清零；(6)接收端接收到發送信號後，延遲t2時間發送響應信號；(7)發送端接收到接收端回發的響應信號後，立即停止計時；(8)由於整個過程中，RS-485信號延遲t4時間，在這種條件下，周期T時間內發送 端內部計時器計得的整個過程時間為t3+2*t4(信號從發送端到接收端延遲t4，再從接收 端返回到發送端也延遲t4，固為2*t4)；(9)假設某一時刻發送端內部計時器記得的時間為S，則RS-485信號延遲大小N 為N = (S-t3)/2,由於t3是固定的，所以上式就能計算出RS-485信號延遲時間大小；(10)根據公式L = V*t，計算得出雙絞線長度。本發明採用RS-485信號做測量信號，RS-485採用平衡發送和差分接收方式實現 通信，發送端將串行口的TTL電平信號轉換成差分信號A，B兩路輸出，經過雙絞線傳輸之後 在接收端將差分信號還原成TTL電平信號。發送端周期性發送波形，之後使處於接收狀態， 等待接收端的響應信號，當接收端收到發送端數據後，對其進行響應，時器計得的整個過程 時間，從而計算出雙絞線長度。作為本發明進一步限定的技術方案485晶片接收器同相輸入端通過一個置位電阻接供電電壓，485晶片接收器反相 輸入端通過一個置位電阻接地，兩個置位電阻用以使485晶片的空閒狀態為固定狀態。485 晶片的接收器同相輸入端與接收器反相輸入端之間接有一個匹配電阻，用以防止信號傳輸 過程中阻抗匹配不一致導致的信號反射。發送端主處理器可以是ALTERA公司MAXII系列的EPM240，EPM570，或者其他更高 級的FPGA ；接收端主處理器也可以是ALTERA公司MAXII系列的EPM240，EPM570，或者其他 更高級的FPGA ；485晶片可以選用TI公司的3. 3V高速485晶片SN75HVD11，或者其他3. 3V 高速485晶片。本發明的優點是從信號傳輸基本特徵出發，巧妙運用信號傳輸時間延遲的特點 來完成雙絞線長度測量，由此解決模擬信號補償問題。在具體實現方式上，採用全數字方 式，達到模擬問題數字式解決的效果，抗幹擾能力很強，且思路清晰簡單，測量精度與選用 處理器頻率掛鈎，當處理器內部計數器達到150MHZ時，精度可到1米，實際應用可根據應用 情況選擇合適的處理器，方式靈活，實現成本可控，同時該系統及方法的思路可用於其他類 似問題的解決。
圖1是發送端的系統框圖。圖2是接收端的系統框圖。
圖3是發送端與接收端485接口電路圖。圖4是發送端發送波形圖。圖5是接收端響應波形圖。圖6是485信號無延遲信號圖。圖7是485信號有延遲信號圖。
具體實施例方式實施例一本實施例的基於RS485總線信號傳輸延遲測量雙絞線長度的系統，包括發送端和 接受端，發送端與接受端通過雙絞線相連接。發送端系統如圖1所示，發送端主處理器內部由兩個子模塊構成一個是波形發 送模塊，負責發送測量波形；另一個是計時器模塊，負責計算波形往返時間，由485接收數 據觸發停止計時。485晶片負責處理電平轉換，做數據的中轉。發送端包括發送端主處理器 和485晶片，發送端主處理器和485晶片通信連接，485晶片連接雙絞線；發送端主處理器 包括波形發送模塊和計時器模塊；波形發送模塊與485晶片通信連接，波形發送模塊用以 發送測量波形，485晶片用以將TTL電平信號轉換成差分信號，分兩路輸出；計時器模塊與 波形發送模塊及485晶片通信連接，計時器模塊用以計算波形往返時間，485晶片用以觸發 計時器模塊停止計時，波形發送模塊用以產生Clear信號使計時器模塊作清零處理。發送 端主處理器採用ALTERA公司MAXII系列的EPM570，485晶片選用TI公司的3. 3V高速485 晶片 SN75HVD11接收端系統如圖2所示，接收端主處理器主要做一個信號響應作用，即接收到發 送端數據後，對其進行回應，從而使得發送端計時器停止計時。接受端包括接受端主處理器 和485晶片，接受端主處理器和485晶片通信連接，485晶片連接雙絞線；接受端主處理器 包括接收端響應模塊，接收端響應模塊與485晶片通信連接，接收端響應模塊用以接收到 發送端數據後對其進行回應，485晶片用以將差分信號還原成TTL電平信號。接收端主處 理器採用ALTERA公司MAXII系列的EPM570，485晶片選用TI公司的3. 3V高速485晶片 SN75HVD11發送端與接受端電路一樣，如圖3所示，U2為485晶片，負責將TTL信號轉化為差 分信號，電阻Rl與R3為置位電阻，使485空閒狀態為固定狀態，電阻R2是匹配電阻，防止 信號傳輸過程中阻抗匹配不一致導致的信號反射。485晶片接收器同相輸入端(數據線A) 通過一個置位電阻接供電電壓，485晶片接收器反相輸入端(數據線B)通過一個置位電阻 接地，。485晶片的接收器同相輸入端與接收器反相輸入端之間接有一個匹配電阻。發送端發送波形如圖4所示，其周期性發送波形，在周期T時間內，tl段時間485 處於發送狀態，同時發送485數據，數據波形如圖4所示，發送端485數據信號之後使得485 處於接收狀態，等待接收端的響應信號，同時發送端在周期T內，產生內部Clear信號，用於 計時器清零處理。當接收端收到發送端數據後，對其進行響應，接收端響應波形如圖5所示。當485信號無延遲時，收發兩端信號如圖6所示(1)發送端在tl時間內發送測量信號，同時對內部計時器清零；
(2)接收端接收到發送信號後，延遲t2時間發送響應信號；(3)發送端接收到接收端回發的響應信號後，立即停止計時；(4)由於整個過程中，485信號沒有任何延遲，在這種條件下，周期T時間內發送端 內部計時器計得的整個過程時間為t3。當485信號有延遲時，收發兩端信號如圖7所示(1)發送端在tl時間內發送測量信號，同時對內部計時器清零；(2)接收端接收到發送信號後，延遲t2時間發送響應信號；(3)發送端接收到接收端回發的響應信號後，立即停止計時；(4)由於整個過程中，485信號延遲t4時間，在這種條件下，周期T時間內發送端 內部計時器計得的整個過程時間為t3+2*t4(信號從發送端到接收端延遲t4，再從接收端 返回到發送端也延遲t4，固為2*t4)；(5)假設某一時刻發送端內部計時器記得的時間為S，則485信號延遲大小N為N = (S-t3) /2由於t3是固定的，所以上式就能計算出485信號延遲時間大小，根據公式L = V*t計算得出雙絞線長度。本發明還可以有其它實施方式，凡採用同等替換或等效變換形成的技術方案，均 落在本發明要求保護的範圍之內。
權利要求
基於RS485總線信號傳輸延遲測量雙絞線長度的系統，包括發送端和接受端，所述發送端與接受端通過雙絞線相連接；其特徵在於所述發送端包括發送端主處理器和485晶片，所述發送端主處理器和485晶片通信連接，所述485晶片連接雙絞線；所述發送端主處理器包括波形發送模塊和計時器模塊；所述波形發送模塊與485晶片通信連接，波形發送模塊用以發送測量波形，485晶片用以將TTL電平信號轉換成差分信號，分兩路輸出；所述計時器模塊與波形發送模塊及485晶片通信連接，計時器模塊用以計算波形往返時間，485晶片用以觸發計時器模塊停止計時，波形發送模塊用以產生Clear信號使計時器模塊作清零處理；所述接受端包括接受端主處理器和485晶片，所述接受端主處理器和485晶片通信連接，所述485晶片連接雙絞線；所述接受端主處理器包括接收端響應模塊，所述接收端響應模塊與485晶片通信連接，所述接收端響應模塊用以接收到發送端數據後對其進行回應，所述485晶片用以將差分信號還原成TTL電平信號。
2.如權利要求1所述的基於RS485總線信號傳輸延遲測量雙絞線長度的系統，其特徵 在於所述485晶片同相輸入端通過一個置位電阻接供電電壓，所述485晶片反相輸入端通 過一個置位電阻接地，所述兩個置位電阻用以使485晶片的空閒狀態為固定狀態。
3.如權利要求1所述的基於RS485總線信號傳輸延遲測量雙絞線長度的系統，其特徵 在於所述485晶片的同相輸入端與接收器反相輸入端之間接有一個匹配電阻，用以防止 信號傳輸過程中阻抗匹配不一致導致的信號反射。
4.如權利要求1所述的基於RS485總線信號傳輸延遲測量雙絞線長度的系統，其特徵 在於發送端主處理器選用ALTERA公司MAXII系列的EPM240或EPM570。
5.如權利要求1所述的基於RS485總線信號傳輸延遲測量雙絞線長度的系統，其特徵 在於接收端主處理器選用同ALTERA公司MAXII系列的EPM240或EPM570。
6.如權利要求1所述的基於RS485總線信號傳輸延遲測量雙絞線長度的系統，其特徵 在於485晶片選用TI公司的3. 3V高速485晶片SN75HVD11。
7.用於以上權利要求中任一權利要求所述基於RS485總線信號傳輸延遲測量雙絞線 長度系統的測量方法，其特徵在於按以下步驟進行(1)當RS-485信號無延遲時，發送端在tl時間內發送測量信號，同時對內部計時器清零；(2)接收端接收到發送信號後，延遲t2時間發送響應信號；(3)發送端接收到接收端回發的響應信號後，立即停止計時；(4)由於整個過程中，RS-485信號沒有任何延遲，在這種條件下，周期T時間內發送端 內部計時器計得的整個過程時間為t3 ；(5)當RS-485信號有延遲時，發送端在tl時間內發送測量信號，同時對內部計時器清零；(6)接收端接收到發送信號後，延遲t2時間發送響應信號；(7)發送端接收到接收端回發的響應信號後，立即停止計時；(8)由於整個過程中，RS-485信號延遲t4時間，在這種條件下，周期T時間內發送端內 部計時器計得的整個過程時間為t3+2*t4 ；(9)假設某一時刻發送端內部計時器記得的時間為S，則RS-485信號延遲大小N為N=(S-t3)/2，由於t3是固定的，所以上式就能計算出RS-485信號延遲時間大小； (10)根據公式L = V*t，計算得出雙絞線長度。
全文摘要
本發明涉及一種雙絞線長度的測量系統及方法，是一種基於RS485總線信號傳輸延遲測量雙絞線長度的系統及方法，包括發送端和接受端；發送端包括發送端主處理器和485晶片，發送端主處理器和485晶片通信連接，485晶片連接雙絞線；發送端主處理器包括波形發送模塊和計時器模塊；接受端包括接受端主處理器和485晶片，接受端主處理器和485晶片通信連接，485晶片連接雙絞線；接受端主處理器包括接收端響應模塊。本發明採用RS-485信號做測量信號，RS-485採用平衡發送和差分接收方式實現通信，當接收端收到發送端數據後，對其進行響應，時器計得的整個過程時間，從而計算出雙絞線長度。
文檔編號H04B3/46GK101949681SQ20101021314
公開日2011年1月19日 申請日期2010年6月29日 優先權日2010年6月29日
發明者仲健, 甘家富 申請人:南京德訊信息系統有限公司