陣列基板及其製造方法、顯示裝置與流程

2023-05-21 02:32:16

本發明涉及顯示技術領域，特別涉及一種陣列基板及其製造方法、顯示裝置。

背景技術：

在大尺寸的陣列基板的製造過程中，為了避免製作的柵線和數據線過長而導致柵線和數據線的末端充電率低，通常採用製作較寬的柵線和數據線的方式來減小信號線的線電阻，從而提高柵線和數據線的末端充電率。

但現有技術的陣列基板的製造過程中，較寬的柵線和數據線往往會降低產品的開口率，且增大了柵線和數據線之間產生的寄生電容。

技術實現要素：

本發明提供一種陣列基板及其製造方法、顯示裝置，用於減小信號線的線電阻，保證產品的開口率及減小信號線之間產生的寄生電容的作用。

為實現上述目的，本發明提供了一種陣列基板，該陣列基板包括襯底基板及位於所述襯底基板上的信號線和至少一個連接圖形，所述連接圖形與所述信號線並聯。

可選地，所述信號線包括柵線，所述連接圖形包括至少一層第一子連接圖形，所述第一子連接圖形與所述柵線並聯。

可選地，所述信號線包括數據線，所述連接圖形包括至少一層第二子連接圖形，所述第二子連接圖形與所述數據線並聯。

可選地，若所述信號線包括柵線時，所述陣列基板還包括位於所述襯底基板上的數據線，柵線和數據線交叉限定出像素單元，像素單元包括薄膜電晶體和與薄膜電晶體連接的像素電極，所述第一子連接圖形的數量為兩個，兩個所述第一子連接圖形分別為數據線圖形和第一像素電極圖形，所述數據線圖形和所述數據線同層設置，所述第一像素電極圖形和所述像素電極同層設置。

可選地，若所述信號線包括數據線時，所述陣列基板還包括位於所述襯底基板上的柵線，柵線和數據線交叉限定出像素單元，像素單元包括薄膜電晶體和與薄膜電晶體連接的像素電極，所述第二子連接圖形的數量為兩個，兩個所述第二子連接圖形分別為柵線圖形和第二像素電極圖形，所述柵線圖形和所述柵線同層設置，所述第二像素電極圖形和所述像素電極同層設置。

可選地，若所述信號線包括柵線時，所述陣列基板還包括柵極絕緣層、鈍化層，所述柵極絕緣層位於所述柵線之上，所述數據線位於所述柵極絕緣層之上，所述鈍化層位於所述數據線之上，所述像素電極位於所述鈍化層之上，所述柵極絕緣層上設置有至少兩個第一過孔，所述鈍化層上設置有至少兩個第二過孔，所述數據線圖形通過至少兩個所述第一過孔與所述柵線連接，所述第一像素電極圖形通過至少兩個所述第二過孔與所述數據線圖形連接。

可選地，若所述信號線包括數據線時，所述陣列基板還包括柵極絕緣層、鈍化層，所述柵極絕緣層位於所述柵線之上，所述數據線位於所述柵極絕緣層之上，所述鈍化層位於所述數據線之上，所述像素電極位於所述鈍化層之上，所述柵極絕緣層上設置有至少兩個第三過孔，所述鈍化層上設置有至少兩個第四過孔，所述數據線通過至少兩個所述第三過孔與所述柵線圖形連接，所述第二像素電極圖形通過至少兩個所述第四過孔與所述數據線連接。

為實現上述目的，本發明還提供了一種顯示裝置，該顯示裝置包括相對設置的對置基板和上述的陣列基板。

為實現上述目的，本發明還提供了一種陣列基板的製造方法，該陣列基板的製造方法包括：

在襯底基板上形成信號線和至少一個連接圖形，所述連接圖形與所述信號線並聯。

可選地，所述信號線包括柵線和數據線，所述連接圖形包括第一子連接圖形和至少一個第二子連接圖形，所述第一子連接圖形包括數據線圖形和第一像素電極圖形，所述第二子連接圖形包括柵線圖形和第二像素電極圖形；所述在襯底基板上形成信號線和至少一個連接圖形，所述連接圖形與所述信號線並聯包括：

在所述襯底基板上形成所述柵線和所述柵線圖形；

在所述柵線和所述柵線圖形上形成柵極絕緣層；

對所述柵極絕緣層進行構圖工藝，形成至少兩個第一過孔和至少兩個第三過孔；

在所述柵極絕緣層上形成所述數據線和所述數據線圖形，所述數據線圖形通過至少兩個所述第一過孔與所述柵線連接，所述數據線通過至少兩個所述第三過孔與所述柵線圖形連接；

在所述數據線和所述數據線圖形上形成鈍化層；

對所述鈍化層進行構圖工藝，形成至少兩個第二過孔和至少兩個第四過孔；

在所述鈍化層上形成像素電極、第一像素電極圖形和第二像素電極圖形，所述第一像素電極圖形通過至少兩個所述第二過孔與所述數據線圖形連接，所述第二像素電極圖形通過至少兩個所述第四過孔與所述數據線連接。

本發明的有益效果：

本發明所提供的陣列基板及其製造方法、顯示裝置中，通過連接圖形與信號線並聯，無需製作較寬的信號線即可減小信號線的線電阻，保證了產品開口率，減小了信號線之間產生的寄生電容。

附圖說明

圖1為本發明實施例一提供的一種陣列基板的結構示意圖；

圖2為圖1中的陣列基板的a-a』向剖面圖；

圖3為圖1中陣列基板的b-b』向剖面圖；

圖4為本發明實施例三提供的一種陣列基板的製造方法的流程圖。

具體實施方式

為使本領域的技術人員更好地理解本發明的技術方案，下面結合附圖對本發明提供的陣列基板及其製造方法、顯示裝置進行詳細描述。

圖1為本發明實施例一提供的一種陣列基板的結構示意圖，圖2為圖1中的陣列基板的a-a』向剖面圖，圖3為圖1中陣列基板的b-b』向剖面圖，如圖1至圖3所示，該陣列基板包括襯底基板1及位於襯底基板1上的信號線和至少一個連接圖形，連接圖形與信號線並聯。

本實施例中，信號線包括柵線或者數據線。信號線的數量為多條。其中，優選地，多條信號線可以為多條柵線2，或者多條信號線也可以為多條數據線6。

本實施例中，優選地，每條信號線均可以對應設置至少一個連接圖形，每個連接圖形與對應的一條信號線之間的連接方式為並聯。因此可以減少信號線的線電阻，從而可以提高信號線的末端充電率。

本實施例中，當連接圖形的數量為多個時，多個連接圖形間隔設置於對應的信號線上。

本實施例中，若信號線為柵線2時，連接圖形包括至少一層第一子連接圖形，第一子連接圖形與柵線2並聯。因此在實際製作柵線的過程中，無需通過製作較寬的柵線即可減小柵線的線電阻，提高了柵線的末端充電率，且保證了開口率。

優選地，第一子連接圖形與柵線2之間位置對應設置。需要說明的是，此處所說的位置對應設置是指第一子連接圖形可以位於柵線2上方或柵線下方。本實施例中，優選地，至少一層第一子連接圖形位於柵線2上方。

優選地，第一子連接圖形的寬度小於或等於柵線2的寬度。由於第一子連接圖形的寬度小於或等於柵線2的寬度，因此設置第一子連接圖形時不會降低開口率。

本實施例中，如圖3所示，陣列基板還包括位於襯底基板1上的數據線6，柵線2和數據線6交叉限定出像素單元，像素單元包括薄膜電晶體和與薄膜電晶體連接的像素電極3，優選地，第一子連接圖形的數量為兩個，兩個第一子連接圖形分別為數據線圖形61和第一像素電極圖形31，數據線圖形61和數據線6同層設置，第一像素電極圖形31和像素電極3同層設置。其中，優選地，像素電極3和第一像素電極圖形31的材料均為ito。

需要說明的是，本實施例中，每個數據線圖形61獨立設置，不與數據線6和其他數據線圖形連接。

本實施例中，第一子連接圖形的數量不僅限於兩個，還可以為三個及以上，第一子連接圖形還可以為其他圖形，本實施例對於第一子連接圖形的數量和圖形不作任何限制。

優選地，如圖1和3所示，陣列基板還包括柵極絕緣層4、鈍化層5，柵極絕緣層4位於柵線2之上，數據線6位於柵極絕緣層4之上，鈍化層5位於數據線6之上，像素電極3位於鈍化層5之上，柵極絕緣層4上設置有至少兩個第一過孔41，鈍化層5上設置有至少兩個第二過孔51，數據線圖形61通過至少兩個第一過孔41與柵線2連接，第一像素電極圖形31通過至少兩個第二過孔51與數據線圖形61連接。

可以理解的是，數據線圖形61通過至少兩個第一過孔41與柵線2連接，第一像素電極圖形31通過至少兩個第二過孔51與數據線圖形61連接以使柵線2、數據線圖形61和第一像素電極31兩兩之間形成並聯電路，而根據並聯電路電阻公式可以推出，此時柵線2的線電阻相比於未並聯連接圖形的柵線的線電阻較小，即降低了柵線2的線電阻，從而提高了柵線2的末端充電率。

如圖1所示，優選地，數據線圖形61通過六個第一過孔41與柵線2連接，第一像素電極圖形31通過六個第二過孔51與數據線圖形61連接。

優選地，至少兩個第一過孔41均勻設置於柵極絕緣層4上，至少兩個第二過孔51均勻設置於鈍化層5上。

優選地，至少兩個第一過孔41的大小和形狀均相同，至少兩個第二過孔51的大小和形狀均相同。

本實施例中，信號線為數據線6時，連接圖形包括至少一層第二子連接圖形，第二子連接圖形與數據線6並聯。因此在實際製作數據線的過程中，無需通過製作較寬的數據線即可減小數據線的線電阻，提高數據線的末端充電率，且保證了開口率。

優選地，第二子連接圖形與數據線6之間位置對應設置。需要說明的是，此處所說的位置對應設置是指第二子連接圖形可以位於數據線6上方或數據線6下方。

優選地，第二子連接圖形的寬度小於或等於數據線6的寬度。由於第二子連接圖形的寬度小於或等於數據線6的寬度，因此設置第二子連接圖形時不會降低開口率。

本實施例中，如圖2所示，陣列基板還包括位於襯底基板1上的柵線2，柵線2和數據線6交叉限定出像素單元，像素單元包括薄膜電晶體和與薄膜電晶體連接的像素電極3，第二子連接圖形的數量為兩個，兩個第二子連接圖形分別為柵線圖形21和第二像素電極圖形32，柵線圖形21和柵線2同層設置，第二像素電極圖形32和像素電極3同層設置。其中，優選地，像素電極3和第二像素電極圖形32的材料均為ito。

本實施例中，優選地，柵線圖形21位於數據線6的下方，第二像素電極圖形32位於數據線6的上方。

需要說明的是，本實施例中，每個柵線圖形21獨立設置，不與柵線2和其他柵線圖形連接。

本實施例中，第二子連接圖形的數量不僅限於兩個，還可以為三個及以上，第二子連接圖形還可以為其他圖形，本實施例對於第二子連接圖形的數量和圖形不作任何限制。

優選地，如圖2所示，陣列基板還包括柵極絕緣層4、鈍化層5，柵極絕緣層4位於柵線2之上，數據線6位於柵極絕緣層4之上，鈍化層5位於數據線6之上，像素電極3位於鈍化層5之上，柵極絕緣層4上設置有至少兩個第三過孔42，鈍化層5上設置有至少兩個第四過孔52，數據線6通過至少兩個第三過孔42與柵線圖形21連接，第二像素電極圖形32通過至少兩個第四過孔52與數據線6連接。

可以理解的是，數據線6通過至少兩個第三過孔42與柵線圖形21連接，第二像素電極圖形32通過至少兩個第四過孔52與數據線6連接以使數據線6、柵線圖形21和第二像素電極32兩兩之間形成並聯電路，而根據並聯電路電阻公式可以推出，此時數據線6的線電阻相比於未並聯連接圖形的數據線的線電阻較小，即降低了數據線6的線電阻，從而提高了數據線6的末端充電率。

如圖1所示，優選地，數據線6通過六個第三過孔42與柵線圖形21連接，第二像素電極圖形32通過六個第四過孔52與數據線6連接。

優選地，優選地，至少兩個第三過孔42均勻設置於柵極絕緣層4上，至少兩個第四過孔52均勻設置於鈍化層5上。

優選地，至少兩個第三過孔42的大小和形狀均相同，至少兩個第二過孔52的大小和形狀均相同。本實施例中，如圖1所示，薄膜電晶體包括柵極、源極62、漏極63和有源層7，源極62與有源層7連接，漏極63與有源層7連接，像素電極3與漏極63連接，源極62和漏極63與數據線6同層形成。源極62還與數據線6連接。

具體地，像素電極3通過第五過孔53與漏極63連接。

本實施例中，優選地，以柵線2作為柵極。

需要說明的是，本實施例中，信號線還可以同時包括柵線2和數據線6，則連接圖形包括至少一層第一子連接圖形和至少一層第二子連接圖形，第一子連接圖形與柵線2並聯，第二子連接圖形與數據線6並聯。而對於本實施例中關於信號線還可以同時包括柵線2和數據線6時的描述可參見上述分別對信號線為柵線2時和對信號線為數據線6時的描述，此處不再具體贅述。

需要說明的是，本實施例中，信號線還可以為其他種類的信號線，並不僅限於柵線和數據線，此處不再一一列舉。

本實施例所提供的陣列基板中，通過連接圖形與信號線並聯，無需製作較寬的信號線即可減小信號線的線電阻，保證了產品的開口率，減小了信號線之間產生的寄生電容。

本發明實施例二提供了一種顯示裝置，包括相對設置的對置基板和上述實施例一所提供的陣列基板。

優選地，對置基板為彩膜基板。

本實施例中，顯示裝置可包括扭曲向列型(twistednematic，簡稱：tn)顯示裝置、平面轉換(in-planeswitching，簡稱：ips)顯示裝置或者邊緣場開關技術(fringefieldswitching，簡稱：ffs)顯示裝置。

需要說明的是，本實施例的具體描述可參見上述實施例一，此處不再贅述。

本實施例所提供的顯示裝置中，通過連接圖形與信號線並聯，無需製作較寬的信號線即可減小信號線的線電阻，保證了產品的開口率，減小了信號線之間產生的寄生電容。

本發明實施例三提供了一種陣列基板的製造方法，用於製造上述實施例一所提供的陣列基板，該陣列基板的製造方法包括：

在襯底基板上形成信號線和至少一個連接圖形，連接圖形與所述信號線並聯。

本實施例中，優選地，信號線包括柵線和數據線，連接圖形包括第一子連接圖形和至少一個第二子連接圖形，第一子連接圖形包括數據線圖形和第一像素電極圖形，第二子連接圖形包括柵線圖形和第二像素電極圖形。

圖4為本發明實施例三提供的一種陣列基板的製造方法的流程圖，如圖4所示，具體地，在襯底基板上形成信號線和至少一個連接圖形，連接圖形與所述信號線並聯包括：

步驟401、在襯底基板上形成柵線和柵線圖形。

具體地。步驟401包括：

步驟401a、在襯底基板上沉積柵線材料層。

步驟401b、對柵線材料層進行構圖工藝，形成柵線和柵線圖形。

需要說明的是，本實施例中，以柵線作為柵極。

步驟402、在柵線和柵極圖形上形成柵極絕緣層。

具體地步驟402包括：在柵線和柵極圖形上沉積柵極絕緣層。

步驟403、對柵極絕緣層進行構圖工藝，形成至少兩個第一過孔和至少兩個第三過孔。

步驟404、在柵極絕緣層上形成有源層。

具體地，步驟404包括：

步驟404a、在柵極絕緣層上沉積有源材料層。

步驟404b、對有源材料進行構圖工藝，形成有源層。

步驟405、在有源層上形成源極、漏極、數據線和數據線圖形，數據線圖形通過至少兩個第一過孔與柵線連接，數據線通過至少兩個第三過孔與柵線圖形連接，源極與有源層連接，漏極與有源層連接以形成薄膜電晶體。

本步驟中，優選地，部分數據線圖形形成於至少兩個第一過孔中以實現與柵線連接，部分數據線形成於至少兩個第三過孔中以實現與柵線圖形連接。

具體地，步驟405包括：

步驟405a、在有源層上沉積數據線材料層。

步驟405b、對數據線材料層進行構圖工藝，形成源極、漏極、數據線和數據線圖形。

步驟406、在源極、漏極、數據線和數據線圖形上形成鈍化層。

具體地，步驟406包括：在源極、漏極、數據線和數據線圖形上沉積鈍化層。

步驟407、對鈍化層進行構圖工藝，形成至少兩個第二過孔、至少兩個第四過孔和多個第五過孔。

步驟408、在鈍化層上形成像素電極、第一像素電極圖形和第二像素電極圖形，第一像素電極圖形通過至少兩個第二過孔與數據線圖形連接，第二像素電極圖形通過至少兩個第四過孔與數據線連接，像素電極通過第五過孔與漏極連接。

本步驟中，優選地，部分像素電極形成於第五過孔中以實現與漏極連接。

本步驟中，優選地，部分第一像素電極圖形形成於至少兩個第二過孔中以實現與數據線圖形連接，部分第二像素電極圖形形成於至少兩個第四過孔中以實現與數據線連接。

本實施例中，構圖工藝可包括光刻膠塗敷、曝光、顯影、刻蝕和光刻膠剝離等工藝。

本實施例所提供的陣列基板的製造方法，用於實現製造上述實施例一所提供的陣列基板，其他具體描述可參見上述實施例一，此處不再贅述。

本實施例所提供的陣列基板的製造方法中，通過連接圖形與信號線並聯，無需製作較寬的信號線即可減小信號線的線電阻，保證了產品的開口率，減小了信號線之間產生的寄生電容。

可以理解的是，以上實施方式僅僅是為了說明本發明的原理而採用的示例性實施方式，然而本發明並不局限於此。對於本領域內的普通技術人員而言，在不脫離本發明的精神和實質的情況下，可以做出各種變型和改進，這些變型和改進也視為本發明的保護範圍。