陣列基板、顯示面板和陣列基板的製作方法
2023-04-29 01:47:56
陣列基板、顯示面板和陣列基板的製作方法
【專利摘要】本發明公開了一種陣列基板、顯示面板和陣列基板的製作方法，涉及顯示【技術領域】。所述陣列基板包括薄膜電晶體和設置在所述薄膜電晶體的源極和漏極上方的鈍化層，所述薄膜電晶體的有源層上位於所述薄膜電晶體的源極和漏極之間的部分與所述鈍化層相貼合。本發明相對於傳統的陣列基板製作流程減少了製作刻蝕阻擋層的工藝，減少了對掩膜板的使用次數，同時優化了TFT器件的穩定性，避免了薄膜電晶體在背溝道刻蝕過程中對TFT器件穩定性的影響，提高了產品的良率，降低了成本。此外，相對於傳統的背溝道刻蝕工藝只能基於銅金屬配線，本發明能適用於其它多種金屬及其合金，適用範圍廣。
【專利說明】陣列基板、顯示面板和陣列基板的製作方法
【技術領域】
[0001]本發明涉及顯示【技術領域】，尤其涉及一種陣列基板、包括該陣列基板的顯示面板和陣列基板的製作方法。
【背景技術】
[0002]薄膜電晶體TFT具有超薄、重量輕、耗電低等優點，不僅可以用於液晶顯示面板的製造，而且為製作色彩更豔麗、影像更清晰的新一代有機發光顯示面板0LED提供了可能。
[0003]圖la-圖lm是現有TFT陣列基板的製作流程示意圖，主要包括以下步驟:在襯底基板12上形成柵金屬層13，如圖la所示；對柵金屬層13進行構圖工藝，形成包括柵極13a的圖形，如圖lb所示；在柵極13a上形成柵極絕緣層14，如圖lc所示；對柵極絕緣層14進行表面處理；在柵極絕緣層14上形成半導體層15並進行構圖工藝形成有源層15a，如圖1d和圖le所示；在有源層15a上形成刻蝕阻擋層16並進行構圖工藝，如圖1f和圖lg所示；在圖形化後的刻蝕阻擋層16a上形成源漏金屬層17並進行構圖工藝，形成包括源極17a和漏極17b的圖形，如圖lh和圖li所示；在源極17a和漏極17b上形成鈍化層18，如圖1 j所示；在鈍化層18上形成過孔19，如圖lk所示；在鈍化層18上形成像素電極層20，並進行構圖工藝形成包括像素電極20a的圖形，如圖11和圖lm所示。
[0004]現有陣列基板的製作流程中用到的掩膜板數量較多，並且傳統的背溝道刻蝕工藝只能基於銅金屬配線，適用範圍窄，在對源漏金屬層刻蝕的過程中容易影響TFT器件的性倉泛。
【發明內容】
[0005]本發明的目的在於提供一種陣列基板、顯示面板以及陣列基板的製作方法，解決現有陣列基板在製作過程中使用掩膜板數量較多、以及在對源漏金屬層刻蝕過程中影響TFT器件穩定性的技術問題。
[0006]為解決上述技術問題，作為本發明的第一個方面，提供一種陣列基板，包括薄膜電晶體和設置在所述薄膜電晶體的源極和漏極上方的鈍化層，所述薄膜電晶體的有源層上位於所述薄膜電晶體的源極和漏極之間的部分與所述鈍化層相貼合。
[0007]優選地，形成所述源極和所述漏極的材料為銅、鋁、鎢、釹、鑰、鈮和銻中的任意一者，或者上述金屬中不少於任意兩者的合金，或者上述金屬或合金中不少於任意兩者的層疊。
[0008]作為本發明的第二個方面，還提供一種顯示面板，包括本發明所提供的上述陣列基板。
[0009]作為本發明的第三個方面，還提供一種陣列基板的製作方法，該方法包括以下步驟:
[0010]提供襯底基板；
[0011]在所述襯底基板上設置薄膜電晶體；
[0012]在所述薄膜電晶體的源極和漏極上方形成鈍化層，其中，所述薄膜電晶體的有源層上位於所述薄膜電晶體的源極和漏極之間的部分與所述鈍化層相貼合。
[0013]優選地，在所述襯底基板上設置薄膜電晶體的步驟具體包括:
[0014]在所述襯底基板上形成半導體層；
[0015]通過第一次構圖工藝形成包括所述薄膜電晶體的有源層的圖形和位於所述有源層的溝道區域正上方的保護層；
[0016]形成源漏金屬層；
[0017]通過第二次構圖工藝形成包括源極和漏極的圖形；
[0018]剝離所述有源層的溝道區域正上方的保護層和覆蓋在所述保護層上方的金屬，露出所述溝道區域。
[0019]優選地，露出所述溝道區域之後進一步包括以下步驟:
[0020]進行清洗，去除所述金屬被剝離區域產生的懸空邊緣。
[0021]優選地，所述第一次構圖工藝具體包括:
[0022]在所述半導體層上形成光刻膠；
[0023]使用半色調掩膜板對所述光刻膠進行光刻，之後對所述半導體層進行刻蝕，形成包括所述有源層的圖形，並且保留位於所述有源層上方的光刻膠；
[0024]對位於所述有源層上方的光刻膠進行灰化，以保留並減薄位於所述有源層的溝道區域正上方的光刻膠，使其成為保護層。
[0025]優選地，減薄後的位於所述有源層的溝道區域正上方的光刻膠的厚度小於或者等於所述源漏金屬層的厚度。
[0026]優選地，在所述半導體層上形成光刻膠的步驟中:
[0027]所述光刻膠的厚度在1.5 μ m_3.5 μ m之間，所述光刻膠的固化溫度在135° -145°之間，所述光刻膠的固化時間在90s-150s之間，所述光刻膠的坡度角在30° -40° 之間。
[0028]優選地，對位於所述有源層上方的光刻膠進行灰化的步驟中:
[0029]所述光刻膠的坡度角保持在30° -40°之間。
[0030]本發明相對於傳統的陣列基板製作流程減少了製作刻蝕阻擋層的工藝，減少了對掩膜板的使用次數，同時優化了 TFT器件的穩定性，避免了薄膜電晶體在背溝道刻蝕過程中對TFT器件穩定性的影響，提高了產品的良率，降低了成本。此外，相對於傳統的背溝道刻蝕工藝只能基於銅金屬配線，本發明不僅適用於銅金屬，還適用於鋁、鎢、釹、鑰、鈮、銻等金屬以及上述金屬的合金，適用範圍廣。
【專利附圖】
【附圖說明】
[0031]附圖是用來提供對本發明的進一步理解，並且構成說明書的一部分，與下面的【具體實施方式】一起用於解釋本發明，但並不構成對本發明的限制。
[0032]圖la-圖lm是現有TFT陣列基板的製作流程不意圖；
[0033]圖2本發明實施例提供的陣列基板的結構示意圖；
[0034]圖3a_圖3h是本發明實施例提供的陣列基板的製作流程示意圖；
[0035]在附圖中，12:襯底基板；13:柵金屬層；13a:柵極；14:柵極絕緣層；15:半導體層；15a:有源層；16:刻蝕阻擋層；16a:圖形化後的刻蝕阻擋層；17:源漏金屬層；17a:源極；17b:漏極；18:鈍化層；19:過孔；20:像素電極層；20a:像素電極;324，325，327:光刻膠；326:懸空邊緣。
【具體實施方式】
[0036]以下結合附圖對本發明的【具體實施方式】進行詳細說明。應當理解的是，此處所描述的【具體實施方式】僅用於說明和解釋本發明，並不用於限制本發明。
[0037]本發明首先提供一種陣列基板，如圖2所示，該陣列基板包括依次位於襯底基板12上的:薄膜電晶體的柵極13a、柵極絕緣層14、薄膜電晶體的有源層15a、薄膜電晶體的源極17a和漏極17b、以及設置在所述薄膜電晶體的源極17a和漏極17b上方的鈍化層18。其中，有源層15a上位於源極17a和漏極17b之間的部分與鈍化層18相貼合。所述陣列基板還包括形成在鈍化層18上的像素電極20a。
[0038]與現有技術中的陣列基板相比，本發明提供的陣列基板不包括刻蝕阻擋層，減少了一次光刻工藝，避免了因製作刻蝕阻擋層而導致的掩膜板增多，實現了掩膜板數量的減少和成本的降低。
[0039]本發明實施例提供的陣列基板為柵極層位於底層的陣列基板結構，但本發明同樣適用於柵極層位於頂層的陣列基板結構。
[0040]本發明中的柵極13a的材料可以是銅、鋁、鎢、釹、鑰、鈮和銻中的任意一者，或者上述金屬中不少於任意兩者的合金。所述柵極還可以是上述金屬或上述合金中不少於任意兩者的層疊結構。柵極13a的厚度在100nm-700nm之間。
[0041]本發明中的柵極絕緣層14的材料可以是二氧化矽薄膜、氧化鋁薄膜、氧化鈦薄膜、氮氧化矽薄膜、氧化鋯薄膜、氧化鉭薄膜、鈦酸鋇薄膜、氧化釹薄膜、氮氧化矽薄膜、氮氧化鋁薄膜、氮氧化鋯薄膜、氮氧化鉭薄膜、氮氧化釹薄膜、氮化矽薄膜、氮化鋁薄膜、氮化鋯薄膜和氮化鉭薄膜中的任意一者，還可以採用與上述各物質的材料特性相同或相近的其他無機絕緣材料形成的薄膜。同時，本發明中的柵極絕緣層14還可以是上述薄膜中任意兩者或者三者的疊層結構。柵極絕緣層14的厚度在50nm-600nm之間。
[0042]本發明中的有源層15a是金屬氧化物半導體，如IGZ0、ΙΤΖΟ、ΙΖΟ、ΤΖ0及性質類似的其它金屬氧化物半導體，同時本發明也可以採用非晶矽、微晶矽和多晶矽薄膜電晶體製作有源層。有源層15a的厚度在20nm-100nm之間。
[0043]本發明中的源極17a和漏極17b的材料可以是銅、鋁、鎢、釹、鑰、鈮和銻中的任意一者，或者上述金屬中不少於任意兩者的合金。所述柵極還可以是上述金屬或上述合金中不少於任意兩者的層疊結構。源極17a和漏極17b的厚度在100nm-700nm之間。
[0044]本發明中的鈍化層18的材料可以是二氧化矽薄膜、氧化鋁薄膜、氧化鈦薄膜、氮氧化矽薄膜、氧化鋯薄膜、氧化鉭薄膜、鈦酸鋇薄膜、氧化釹薄膜、氮氧化矽薄膜、氮氧化鋁薄膜、氮氧化鋯薄膜、氮氧化鉭薄膜、氮氧化釹薄膜、氮化矽薄膜、氮化鋁薄膜、氮化鋯薄膜和氮化鉭薄膜中的任意一者，還可以採用與上述各物質的材料特性相同或相近的其他無機絕緣材料形成的薄膜。同時，本發明中的鈍化層18還可以是上述薄膜中任意兩者或者三者的疊層結構。此外，鈍化層18還可以由上述無機絕緣材料與有機絕緣材料相結合來製作，所述有機絕緣材料通常採用樹脂系材料或者亞克力系材料。鈍化層18的厚度在100nm_500nm 之間。
[0045]本發明中由於對陣列基板的製作方法進行了改進，使得柵極、源極、漏極能夠採用多種金屬及其合金，適用範圍廣，可以提高陣列基板的性能，使陣列基板的導通能力、解析度、響應速度都有很大的提升。
[0046]本發明還提供了一種顯示面板，該顯示面板包括本發明所提供的上述陣列基板，以及與所述陣列基板對盒設置的對盒基板。本發明的應用將會提升顯示面板的良率，同時增強顯示面板的穩定性和可靠性，使產品更加適合於長時間地使用。此外，本發明還可以適用於AM0LED領域及其所演化的其它顯示方案。
[0047]本發明還提供了一種陣列基板的製作方法，所述方法包括以下步驟:
[0048]S1、提供襯底基板；
[0049]S2、在所述襯底基板上設置薄膜電晶體；
[0050]S3、在所述薄膜電晶體的源極和漏極上方形成鈍化層，其中，所述薄膜電晶體的有源層上位於所述薄膜電晶體的源極和漏極之間的部分與所述鈍化層相貼合。
[0051]本發明方法減少了製作刻蝕阻擋層的工藝流程，減少了一次光刻工藝，減少了對掩膜板的使用次數，降低了成本。
[0052]其中，步驟S2具體包括以下步驟:
[0053]S21、在所述襯底基板上形成半導體層；
[0054]S22、通過第一次構圖工藝形成包括所述薄膜電晶體的有源層的圖形和位於所述有源層的溝道區域正上方的保護層；
[0055]所述保護層的作用是為了防止後續工藝對溝道性能的影響，同時還能提高薄膜電晶體的光穩定性。
[0056]S23、形成源漏金屬層；
[0057]S24、通過第二次構圖工藝形成包括源極和漏極的圖形；
[0058]S25、剝離所述有源層的溝道區域正上方的保護層和覆蓋在所述保護層上方的金屬，露出所述溝道區域。
[0059]S26、進行清洗，去除所述金屬被剝離區域產生的懸空邊緣。
[0060]其中，步驟S22中所述的第一次構圖工藝具體包括以下步驟:
[0061]S221、在所述半導體層上形成光刻膠；
[0062]S222、使用半色調掩膜板對所述光刻膠進行光刻，之後進行刻蝕，形成包括所述有源層的圖形，並且保留位於所述有源層上方的光刻膠；
[0063]在所述半導體層上形成光刻膠的步驟中，光刻膠的厚度在1.5μπι-3.5μπι之間，光刻膠的固化溫度在135° -145°之間，光刻膠的固化時間在90s-150s之間，光刻膠的坡度角(Profile)在 30。-40。之間。
[0064]S223、對位於所述有源層上方的光刻膠進行灰化，以保留並減薄位於所述有源層的溝道區域正上方的光刻膠，使其成為保護層。在對位於所述有源層上方的光刻膠進行灰化的步驟中，所述光刻膠的坡度角保持在30° -40°之間。
[0065]優選地，減薄後的位於所述有源層的溝道區域正上方的光刻膠的厚度小於或者等於所述源漏金屬層的厚度。
[0066]本發明提供的製造方法對陣列基板所用的源漏電極製作工藝進行了全新的改進，特別是對背溝道刻蝕工藝進行了優化和改進，減少了現有陣列基板中的刻蝕阻擋層，減少了掩膜板的使用次數。另一方面，由於銅金屬的刻蝕液對氧化物半導體層不腐蝕，非銅金屬的刻蝕液對氧化物半導體有腐蝕，所以現有技術中都是使用銅金屬電極，而本發明中由於在有源層溝道區域的上方使用了保護層，能夠適用於多種金屬及其合金製作電極。
[0067]本發明方法在不影響薄膜電晶體陣列性能的基礎上簡化了工藝流程，降低了器件的製造成本，縮小了器件的尺寸，降低了整體顯示終端的功耗，可以應用於高解析度和高響應速度的產品中。
[0068]以下通過一個具體的實施例來詳細描述本發明所提供的陣列基板的製作方法。圖3a-圖3h是本發明實施例提供的陣列基板的製作流程示意圖，具體步驟如下:
[0069]S101、首先在襯底基板12上形成柵金屬層，採用的方法是磁控濺射，然後對所述柵金屬層進行構圖工藝，形成包括柵極13a的圖形。
[0070]柵極13a的材料可以是銅、鋁、鎢、釹、鑰、鈮和銻中的任意一者，或者上述金屬中不少於任意兩者的合金。所述柵極還可以是上述金屬或上述合金中不少於任意兩者的層疊結構。
[0071]柵極13a的厚度在100nm-700nm之間，所述構圖工藝包括光刻、溼法刻蝕、幹法刻蝕、或者溼法幹法相結合的刻蝕工藝。
[0072]S102、在上述工藝完成後，在柵極13a上形成柵極絕緣層14，採用的製作方法是PECVD或者磁控濺射。
[0073]柵極絕緣層14的材料可以是二氧化矽薄膜、氧化鋁薄膜、氧化鈦薄膜、氮氧化矽薄膜、氧化鋯薄膜、氧化鉭薄膜、鈦酸鋇薄膜、氧化釹薄膜、氮氧化矽薄膜、氮氧化鋁薄膜、氮氧化鋯薄膜、氮氧化鉭薄膜、氮氧化釹薄膜、氮化矽薄膜、氮化鋁薄膜、氮化鋯薄膜和氮化鉭薄膜中的任意一者，還可以採用與上述各物質的材料特性相同或相近的其他無機絕緣材料形成的薄膜。同時，本發明中的柵極絕緣層14還可以是上述薄膜中任意兩者或者三者的疊層結構。柵極絕緣層14的厚度在50nm-600nm之間。
[0074]當柵極絕緣層14使用一層氮化物或者氮氧化物時，可以結合退火工藝來對柵極絕緣層14進行處理。其中，退火溫度在250°C _500°C之間，退火時間在10min_200min之間。
[0075]S103、在柵極絕緣層14上形成半導體層15，採用的製作方法是PECVD或者磁控濺射，上述步驟S101-S103如圖3a中所示。
[0076]S104、在半導體層15上形成一層光刻膠，使用半色調掩膜板(Half tone mask)對所述光刻膠進行光刻，之後進行刻蝕(包括溼法刻蝕、幹法刻蝕、或者溼法幹法相結合的刻蝕工藝)，形成包括有源層15a的圖形，並且保留位於所述有源層15a上方的光刻膠324，如圖3b中所示。
[0077]在本發明中，對此道工藝中的光刻膠進行如下限制:光刻膠的厚度在
1.5μπι-3.5μπι之間，光刻膠的固化溫度在135° -145°之間，光刻膠的固化時間在90s-150s之間，光刻膠的坡度角在30° -40°之間。
[0078]有源層15a是金屬氧化物半導體，如IGZ0、ΙΤΖΟ、ΙΖΟ、ΤΖ0及性質類似的其它金屬氧化物半導體，同時本發明也可以採用非晶矽、微晶矽和多晶矽薄膜電晶體製作半導體層。
[0079]有源層15a的厚度在20nm-100nm之間,對所述半導體層可以選擇性地進行退火工藝。
[0080]S105、對位於有源層15a上方的光刻膠324進行灰化，以保留並減薄位於所述有源層的溝道區域正上方的光刻膠，得到光刻膠保護層325，如圖3c中所示。
[0081]在灰化步驟中，所述光刻膠325的坡度角保持在30° _40°之間。優選地，經灰化減薄後的位於所述有源層的溝道區域正上方的光刻膠325的厚度小於或者等於即將形成的源漏金屬層的厚度，大約在300nm-8000nm之間。
[0082]S106、在上述步驟的基礎上形成源漏金屬層17，採用的方法是磁控濺射或者PECVD，並對其進行構圖工藝，形成包括源極和漏極的圖形，如圖3d中所示。圖中327為構圖工藝中使用的光刻膠。
[0083]源漏金屬層17的材料可以是銅、鋁、鎢、釹、鑰、鈮和銻中的任意一者，或者上述金屬中不少於任意兩者的合金。源漏金屬層17還可以是上述金屬或上述合金中不少於任意兩者的層疊。源漏金屬層17的厚度在100nm-700nm之間。所述構圖工藝包括光刻、溼法刻蝕、幹法刻蝕、或者溼法幹法相結合的刻蝕工藝。
[0084]S107、剝離有源層15a的溝道區域正上方的光刻膠保護層325和覆蓋在光刻膠保護層325上方的金屬，露出所述溝道區域，如圖3e中所示。此時，在源極17a和漏極17b金屬的被剝離區域會產生懸空邊緣326，懸空邊緣326的尺寸約為1.5 μ m-3.5 μ m。
[0085]S108、對剝離工藝後的源漏極金屬進行清洗，去除所述金屬被剝離區域產生的懸空邊緣326，以及其它顆粒物，如圖3f中所示，此道清洗工藝能夠有效避免因剝離工藝引起的良率下降問題。所述清洗工藝中，可以採用毛刷進行清洗。
[0086]S109、在上述工藝的基礎上形成鈍化層18，並在所述鈍化層18上形成過孔19，如圖3g中所示。
[0087]鈍化層18的製作方法是PECVD或者磁控濺射。鈍化層18的材料可以是二氧化矽薄膜、氧化鋁薄膜、氧化鈦薄膜、氮氧化矽薄膜、氧化鋯薄膜、氧化鉭薄膜、鈦酸鋇薄膜、氧化釹薄膜、氮氧化矽薄膜、氮氧化鋁薄膜、氮氧化鋯薄膜、氮氧化鉭薄膜、氮氧化釹薄膜、氮化矽薄膜、氮化鋁薄膜、氮化鋯薄膜和氮化鉭薄膜中的任意一者，還可以採用與上述各物質的材料特性相同或相近的其他無機絕緣材料形成的薄膜。同時，本發明中的鈍化層18還可以是上述薄膜中任意兩者或者三者的疊層結構。此外，鈍化層18還可以由上述無機絕緣材料與有機絕緣材料相結合來製作，所述有機絕緣材料通常採用樹脂系材料或者亞克力系材料。鈍化層18的厚度在100nm-500nm之間。
[0088]在鈍化層18形成之前可以優選對整個基板進行等離子處理工藝，所採用的氣體可以是N20、N2、Ar、02、NH3、或者其它有相同特性的氣體，本發明中所採用的處理條件為:功率一般在3KW?8KW之間，腔體氣壓在lOOOmttor?2000mttor之間。
[0089]S110、在鈍化層18上形成像素電極層，並進行構圖工藝形成包括像素電極20a的圖形，如圖3h中所示。至此完成陣列基板的全部製作工藝。
[0090]本發明方法使得薄膜電晶體器件在銅、鋁、鎢、釹、鑰、鈮、銻及上述金屬的合金和上述金屬和合金中不少於兩種材料的多層結構電極的基礎上實現了掩膜板減少的工藝技術路線，通過本發明方法可以有效改善薄膜電晶體陣列背溝道刻蝕時良率不好的問題。通過應用本發明的方法可以有效提高產品的良率，並達到了降低成本，提高產能的有益效果。
[0091]可以理解的是，以上實施方式僅僅是為了說明本發明的原理而採用的示例性實施方式，然而本發明並不局限於此。對於本領域內的普通技術人員而言，在不脫離本發明的精神和實質的情況下，可以做出各種變型和改進，這些變型和改進也視為本發明的保護範圍。
【權利要求】
1.一種陣列基板，包括薄膜電晶體和設置在所述薄膜電晶體的源極和漏極上方的鈍化層，其特徵在於，所述薄膜電晶體的有源層上位於所述薄膜電晶體的源極和漏極之間的部分與所述鈍化層相貼合。
2.根據權利要求1所述的陣列基板，其特徵在於，形成所述源極和所述漏極的材料為銅、鋁、鎢、釹、鑰、鈮和銻中的任意一者，或者上述金屬中不少於任意兩者的合金，或者上述金屬或合金中不少於任意兩者的層疊。
3.—種顯示面板，其特徵在於，包括權利要求1或2所述的陣列基板。
4.一種陣列基板的製作方法，其特徵在於，包括以下步驟: 提供襯底基板； 在所述襯底基板上設置薄膜電晶體； 在所述薄膜電晶體的源極和漏極上方形成鈍化層，其中，所述薄膜電晶體的有源層上位於所述薄膜電晶體的源極和漏極之間的部分與所述鈍化層相貼合。
5.根據權利要求4所述的陣列基板的製作方法，其特徵在於，在所述襯底基板上設置薄膜電晶體的步驟具體包括: 在所述襯底基板上形成半導體層； 通過第一次構圖工藝形成包括所述薄膜電晶體的有源層的圖形和位於所述有源層的溝道區域正上方的保護層； 形成源漏金屬層； 通過第二次構圖工藝形成包括源極和漏極的圖形； 剝離所述有源層的溝道區域正上方的保護層和覆蓋在所述保護層上方的金屬，露出所述溝道區域。
6.根據權利要求5所述的陣列基板的製作方法，其特徵在於，露出所述溝道區域之後進一步包括以下步驟: 進行清洗，去除所述金屬被剝離區域產生的懸空邊緣。
7.根據權利要求5所述的陣列基板的製作方法，其特徵在於，所述第一次構圖工藝具體包括: 在所述半導體層上形成光刻膠； 使用半色調掩膜板對所述光刻膠進行光刻，之後對所述半導體層進行刻蝕，形成包括所述有源層的圖形，並且保留位於所述有源層上方的光刻膠； 對位於所述有源層上方的光刻膠進行灰化，以保留並減薄位於所述有源層的溝道區域正上方的光刻膠，使其成為保護層。
8.根據權利要求7所述的陣列基板的製作方法，其特徵在於，減薄後的位於所述有源層的溝道區域正上方的光刻膠的厚度小於或者等於所述源漏金屬層的厚度。
9.根據權利要求7所述的陣列基板的製作方法，其特徵在於，在所述半導體層上形成光刻膠的步驟中: 所述光刻膠的厚度在1.5 μ m-3.5 μ m之間，所述光刻膠的固化溫度在135° -145°之間，所述光刻膠的固化時間在90s-150s之間，所述光刻膠的坡度角在30° -40°之間。
10.根據權利要求7所述的陣列基板的製作方法，其特徵在於，對位於所述有源層上方的光刻膠進行灰化的步驟中:
所述光刻膠的坡度角保持在30° -40°之間。
【文檔編號】H01L27/12GK104319278SQ201410569580
【公開日】2015年1月28日 申請日期:2014年10月22日 優先權日:2014年10月22日
【發明者】袁廣才 申請人:京東方科技集團股份有限公司