利用半導體器件的犧牲性阻擋層的選擇性沉積的製作方法

2023-04-29 19:24:06

實施例總體上涉及半導體工藝，並且更具體地涉及通過利用半導體器件的犧牲性阻擋層來選擇性沉積氧化物膜。

背景技術：

對較小的、較高性能的電子設備的不斷增大的需求一直是半導體工業背後的驅動力，以製造具有提高的性能的較小半導體器件。半導體器件的性能高度取決於在半導體晶片上製造的電晶體器件的數量。例如，中央處理單元的性能隨其邏輯器件的數量增加而增加。然而，隨著電晶體器件的數量增加，由電晶體器件佔用的基板面(realestate)的量也增加。增加所佔用的基板面的量增大了晶片的總體尺寸。因此，為了使晶片的尺寸最小化並使晶片上形成的電晶體器件的數量最大化，業界領導者已經開發出縮小每個電晶體器件的尺寸的方式。縮小電晶體器件尺寸允許增加將在單個半導體晶片上形成的電晶體器件的數量，而不會顯著影響可用基板面。

附圖說明

圖1示出了通過常規技術形成的高k柵極電介質的截面視圖。

圖2示出了根據本發明的實施例的通過利用犧牲性阻擋層的方法形成的高k柵極電介質的截面視圖。

圖3a-3e示出了根據本發明的實施例的通過利用隔離層上的犧牲性阻擋層來形成高k柵極電介質的方法的截面視圖和自上而下的視圖。

圖4a-4c示出了根據本發明的實施例的通過利用sti的一部分和隔離層上的犧牲性阻擋層來形成高k柵極電介質的方法。

圖5a示出了根據本發明的實施例的示例性犧牲性阻擋層的完整分子的分子圖。

圖5b-5d示出了根據本發明的實施例的分解的犧牲性阻擋層的各種懸空分子的分子圖。

圖6示出了根據本發明的實施例形成的非平面finfet電晶體的截面視圖。

圖7示出了根據本發明的實施例形成的柵極全包圍納米線電晶體的截面視圖。

圖8示出了實施本發明的一個或多個實施例的內插件。

圖9示出了根據本發明的實施例建立的計算設備。

具體實施方式

本文中所描述的是通過利用犧牲性阻擋層在半導體結構上選擇性地沉積高k柵極電介質來形成半導體器件的系統和方法。在以下描述中，將使用本領域技術人員常用的術語來描述說明性實施方式的各個方面，以向本領域其他技術人員傳達其工作的實質。然而，對於本領域的技術人員而言將顯而易見的是，可以僅利用所描述的方面中的一些來實踐本發明。出於解釋的目的，闡述了具體數字、材料和構造，以便於提供對說明性實施方式的透徹理解。然而，對於本領域的技術人員將顯而易見的是，可以在沒有具體細節的情況下實踐本發明。在其它實例中，公知的特徵被省略或簡化，以免使得說明性實施方式難以理解。

將以最有助於理解本發明的方式依次將各個操作描述為多個分立操作，然而，不應將描述的次序解釋為暗示這些操作必然依賴於次序。具體而言，這些操作不需要按照所呈現的次序執行。

用於最小化電晶體器件尺寸的技術包括柵極端蓋縮放。柵極端蓋縮放涉及在電晶體器件的溝道區旁邊形成越來越小的開口。小開口難以利用諸如可靠性層和功函數金屬之類的柵極材料來填充。例如，電晶體柵極鰭狀物和用於非平面finfet電晶體的隔離側壁之間的空間對於在沉積高k柵極電介質之後適當地填充可靠性層和金屬填充層而言可能太小，如在圖1中所觀察到的。

圖1示出了通過常規技術形成的非平面器件(例如finfet電晶體)的典型的高k柵極電介質。如所示的，提供了具有鰭狀物102的襯底100。鰭狀物102在形成在襯底100上的淺溝槽隔離(sti)104上方延伸。隔離層106設置在sti104的頂部上，並且具有隔離側壁107，隔離側壁107被定位為與鰭狀物102相距距離111。窗口105形成在隔離層106內以暴露sti104和鰭狀物102的區域。

高k柵電介質108形成在鰭狀物102的暴露區域的至少一部分上，以將鰭狀物102與後續形成的柵極電極電隔離。形成高k柵極電介質108的常規技術包括在鰭狀物102、sti104和隔離層106的暴露區域的至少一部分之上共形地沉積高k柵極電介質108。鰭狀物102與隔離側壁107之間的距離111減小了高k柵極電介質108的厚度t。因為高k柵極電介質108設置在隔離側壁107以及鰭狀物102上，所以距離111顯著地減小了高k柵極電介質108的厚度t的兩倍。在實施例中，可用空間109保留在鰭狀物102與隔離側壁107之間。

顯著地減小距離111使得更難以在空間109內在鰭狀物102之上形成柵極電極。由於可用空間109小，諸如功函數材料和柵極填充材料之類的柵極材料可能不完全填充在可用空間109中。可用空間109中由此產生的間隙或空位妨礙了器件性能。另外，可用空間109可能太小以至於不允許柵極端蓋縮放。

根據本發明的實施例，形成半導體器件的方法包括：在鰭狀物上、而不是在隔離側壁上選擇性地沉積高k柵極電介質，以最大化可用於沉積柵極電極材料的空間。具體地，該方法利用犧牲性阻擋層來防止高k柵極電介質的沉積在隔離側壁上形成。在實施例中，犧牲性阻擋層是由具有大分子結構的分子組成的自組裝單層(sam)，例如但不限於十八烷基磷酸(odpa)、1-十八烷硫醇(odt)、十八烷基三氯矽烷(odtcs)、以及硬脂酸(odca)。每個分子可以包括由至少12個主鏈原子(backboneatoms)形成的尾部。在特定實施例中，尾部由大約18個主鏈原子形成。然後可以在半導體結構上沉積高k柵極電介質。sam的大分子結構可以防止高k柵極電介質沉積在隔離層的表面上。此後，去除sam，留下高k柵極電介質以保留在半導體結構上，而不是在隔離層上。在實施例中，高k柵極電介質具有大於10的介電常數。

本發明的實施例選擇性地將高k柵極電介質沉積在半導體結構上，而不是在隔離層上。選擇性地將高k柵極電介質沉積在半導體結構上增加了半導體結構與隔離側壁之間的可用空間，並且不增加半導體器件的總體尺寸。作為結果，擴大的可用空間可以實現適當的柵極形成以及柵極端蓋縮放。例如，該方法可以實現較小的柵極端蓋的形成，這增加了半導體晶片的電晶體密度。另外，該方法還實現了具有較小的柵極長度(即源極區和漏極區之間的距離)的電晶體的形成。形成具有較小柵極長度的電晶體還增大了半導體晶片的電晶體密度。增大電晶體密度提高了器件性能。

圖2示出了根據本發明的實施例的僅在半導體結構102上形成的高k柵極電介質108。半導體結構102可以是用於finfet電晶體的鰭狀物。在實施例中，高k柵極電介質108不設置在隔離層106的暴露表面(例如隔離側壁107)上。因為高k柵極電介質108不設置在隔離側壁107上，所以可用空間209大於通過常規方法形成的可用空間109。在實施例中，可用空間209比可用空間109大了高k柵極電介質108的一個厚度t。例如，如果厚度t為大約2nm，則可用空間209比可用空間109大了大約2nm。在實施例中，如本文中將進一步討論的，高k柵極電介質108的端部210可以由於其形成方法而為圓形或錐形。

圖3a-3e示出了通過在半導體結構上選擇性地沉積高k柵極電介質來形成半導體器件的方法。本文中所公開的實施例示出了形成三柵極finfet電晶體的方法。儘管實施例示出了形成finfet電晶體的方法，但是也可以實施該方法以用於其它非平面電晶體，例如柵極全包圍電晶體。

如圖3a中所示，提供了襯底100。襯底100可以是任何適合的半導體襯底。例如，半導體襯底可以是使用體矽或絕緣體上矽子結構形成的晶體襯底。替代地，可以使用可以或可以不與矽組合的替代的材料來形成半導體襯底，該替代的材料包括但不限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、砷化銦鎵、銻化鎵、或者ⅲ-ⅴ族或ⅳ族材料的其它組合。儘管這裡描述了可以用於形成襯底的材料的幾個示例，但是可以用作可以在其上建立半導體器件的基礎的任何材料都落在本發明的精神和範圍內。

在實施例中，鰭狀物102可以從襯底100延伸。例如，鰭狀物102可以從襯底100垂直向上延伸。在實施例中，鰭狀物102和襯底100形成一個單片結構。因此，鰭狀物102可以由與襯底100相同的材料形成。可以使用任何適合的各向異性蝕刻技術(例如幹法蝕刻工藝)來形成鰭狀物102。例如，各向異性幹法蝕刻工藝可以去除襯底100的部分以形成鰭狀物102。

sti104可以設置在襯底100的頂部上並且在鰭狀物102的相對側上。sti104可以將半導體器件與相鄰的半導體器件電隔離。在實施例中，sti104具有位於鰭狀物102的頂表面306下方的頂表面312，以使得可以暴露鰭狀物102的不止一個表面，例如頂表面306以及側壁308和310的部分。可以使用任何適合的絕緣材料來形成sti104。例如，sti104可以由氧化矽、碳化矽、氮化矽、氮氧化矽、碳氧化矽和矽碳氮氧化物的各種組合來形成。可以通過氧化物材料的初始覆蓋式沉積、然後進行平坦化過程以及使sti凹陷到鰭狀物102的頂表面306下方的蝕刻工藝來形成sti104。

另外，隔離層106可以設置在襯底100上方。在實施例中，隔離層106設置在sti104的頂部上。隔離層106可以是半導體器件中的低層級隔離層，例如第一層間電介質(ild0)，以用於將源極/漏極區與較高層級布線線路電隔離。窗口105可以形成在隔離層106內以暴露鰭狀物102和sti104的至少一部分。在實施例中，sti104的頂表面312的一部分被窗口105暴露。隔離層106可以具有隔離側壁107，隔離側壁107被設置成與鰭狀物102的相應側壁308和310相距橫向距離111。可以基於用於最大化半導體晶片上的半導體器件的數量的設計要求來確定距離111。例如，距離111可以小於大約14nm。

隔離層106可以由與鰭狀物102相比具有不同功能的材料形成。在實施例中，隔離層106由諸如氧化矽、碳化矽、氮化矽、氮氧化矽、碳氧化矽和矽碳氮氧化物的各種組成之類的絕緣層形成。根據本發明的實施例，隔離層106可以由金屬氧化物(例如，氧化鉿(hfo2))形成。隔離層106還可以由化學上與sti104不同的材料形成。在特定實施例中，隔離層106由金屬氧化物形成，並且sti104由氧化矽形成。

在實施例中，可以在替換柵極工藝期間沉積隔離層106並且形成窗口105。替換柵極工藝通常是使用犧牲性柵極作為柵極電極的佔位體的工藝。例如，在示例性替換柵極工藝中，初始在半導體結構102上形成諸如多晶矽柵極之類的犧牲性柵極，並且通過例如將摻雜劑注入到半導體結構102上而在柵極電極的相對側上形成源極/漏極區。此後，可以通過覆蓋式沉積隔離材料並隨後使沉積的材料平坦化來圍繞犧牲性柵極形成隔離層106。可以通過諸如化學氣相沉積(cvd)之類的任何適合的沉積工藝來沉積隔離材料。平坦化工藝可以通過化學機械平坦化工藝(cmp)來執行以暴露犧牲性柵極。然後可以通過諸如溼法蝕刻工藝之類的蝕刻工藝來去除犧牲性柵極以形成窗口105。

在本發明的實施例中，窗口105是空腔，犧牲性柵極曾經位於該空腔。窗口105可以限定隨後可以形成柵極電極的位置。在實施例中，隔離層106還包括在隔離側壁107處嵌入在隔離層106內的柵極間隔體305。柵極間隔體305可以是替換柵極工藝的加工品。例如，在形成犧牲性柵極之後，可以圍繞犧牲性柵極形成柵極間隔體305。之後可以使用柵極間隔體305作為注入掩模來注入源極/漏極區。因此，在將隔離層圍繞柵極間隔體305沉積並且去除犧牲性柵極之後，柵極間隔體305可以保留在隔離層106內。

圖3b示出了圖3a的自上而下的視圖。窗口105可以暴露稍後將形成高k柵極電介質和柵極電極的區域。例如，窗口105可以暴露鰭狀物102的溝道區313以及sti104的與溝道區313相鄰的區。因此，源極/漏極區307和309可以是鰭狀物102的被隔離層106覆蓋的部分。源極/漏極區307和309可以電耦合至溝道區313。因此，當柵極電極形成在窗口105內時，柵極電極可以設置在溝道區313之上，以在電晶體導通時形成用於在源極/漏極區307和309之間傳導電流的反型層。隔離側壁107可以是窗口105的橫向側壁，窗口105的橫向側壁被設置為與鰭狀物102的側壁308和310相距距離111。如本文中將進一步討論的，可以將高k柵極電介質、功函數金屬和填充金屬設置在窗口105內。

接下來，在圖3c中，根據本發明的實施例，犧牲性阻擋層302選擇性地沉積在暴露的氧化物表面上。犧牲性阻擋層302可以是防止在暴露的氧化物表面上沉積氧化物材料的保護層。在實施例中，犧牲性阻擋層302是自組裝單層(sam)。sam可以是在暴露的氧化物表面上被組織到有序域(ordereddomains)中的分子組件。sam的每個分子可以包括頭部基團和尾部，其中頭部基團將分子錨定到氧化物表面，並且尾部防止氧化物材料沉積在氧化物表面上。這樣的分子的分子結構將參考圖5a來進一步討論。在實施例中，犧牲性阻擋層302由包含優選地錨定於氧化物表面的頭部基團的分子形成。例如，犧牲性阻擋層302可以由例如但不限於十八烷基磷酸(odpa)、1-十八烷硫醇(odt)、十八烷基三氯矽烷(odtcs)或硬脂酸(odca)的分子形成。這些分子可以由膦酸、硫醇、羧酸、胺、氨基矽烷、氯矽烷或烷氧基矽烷形成。在實施例中，犧牲性阻擋層302由優選地附接到由hfo2形成的隔離層106的odpa形成。

根據本發明的實施例，形成犧牲性阻擋層302的分子具有大的分子尺寸。具體地，分子的尾部由至少12個主鏈原子形成，例如由12個碳形成。在特定實施例中，分子的尾部由大約18個主鏈原子形成。sam的大分子結構可以防止氧化物材料沉積在其表面上。

犧牲性阻擋層302可以通過溶液相工藝或氣相外延來沉積。例如，犧牲性阻擋層302可以通過溶液相工藝在適當的處理環境(例如酸濃度、溶液溫度和鈍化時間的平衡)下沉積。在實施例中，平衡的處理環境包括濃度在1至5mm之間、溶液溫度在室溫至100℃之間和/或鈍化時間在1至24小時之間的odpa、odt、odtcs或odca。

在實施例中，犧牲性阻擋層302設置在隔離層106、隔離側壁107以及sti104的頂表面312上。犧牲性阻擋層302可以形成在隔離層106和sti104兩者上，而不管隔離層106和sti104是否由相同的材料形成。例如，當隔離層106和sti104由相同的氧化物材料形成時，犧牲性阻擋層302可以形成在隔離層106和sti104兩者上。另外，即使隔離層106和sti104由不同的氧化物材料形成，也可以在隔離層106和sti104兩者上形成犧牲性阻擋層302。然而，替代地，在隔離層106由與sti104不同的氧化物材料形成的情況下，犧牲性阻擋層302可以不形成在sti104上，如下文將進一步討論的。

根據形成犧牲性阻擋層302的分子的分子尺寸，犧牲性阻擋層302可以具有大約1-2nm的厚度。在實施例中，犧牲性阻擋層302可以具有獨特結構的端部314。例如，端部314可以是不垂直於sti104的頂表面312的表面。在實施例中，獨特的端部314具有弧形或錐形輪廓。例如，犧牲性阻擋層302可以朝向犧牲性阻擋層302的最遠端逐漸變薄。在實施例中，犧牲性阻擋層302的外表面朝向sti104傾斜以產生逐漸變薄的犧牲性阻擋層302。鰭狀物102和sti104的拐角處的結構限制以及與氧化物表面上的選擇性沉積相關的結構不一致可能導致犧牲性阻擋層302具有獨特結構的端部314。然而，在其它實施例中，端部314不具有獨特的結構，而是具有垂直的平坦端部314。

一旦形成了犧牲性阻擋層302，則可以如圖3d中所示地沉積高k柵極電介質108。可以通過諸如cvd或原子層沉積(ald)之類的任何適合的沉積工藝來沉積高k柵極電介質108。在實施例中，通過與生長工藝相反的沉積工藝來形成高k柵極電介質108，因此當形成高k柵極電介質108時，諸如鰭狀物102之類的下層結構可能不被消耗。在沉積高k柵極電介質108之後，鰭狀物102可以大體上保持完整。在犧牲性阻擋層302由sam形成的實施例中，犧牲性阻擋層302可能對高溫敏感。例如，當暴露於特定溫度(即，分解溫度)時，犧牲性阻擋層302可能會熱分解。因此，可以通過低溫沉積工藝來沉積高k柵極電介質108，低溫沉積工藝在低於犧牲性阻擋層302的分解溫度的溫度下沉積高k柵極電介質108。在實施例中，分解溫度在200℃至400℃之間。因此，在這樣的實施例中，在低於200℃的溫度下沉積高k柵極電介質108。然而，在一些實例中，可以在分解溫度範圍內的溫度下沉積高k柵極電介質108。犧牲性阻擋層302破裂的速率可以取決於分解溫度。與較低的分解溫度相比，較高的分解溫度可能導致較高的分解速率。因此，在較低的分解溫度範圍內沉積高k柵極電介質108可能仍然是實際可行的，而不會顯著地使犧牲性阻擋層302破裂。例如，可以在低於250℃的溫度下沉積高k柵極電介質108，以使得犧牲性阻擋層302的分子分解受到限制，並且保持阻擋能力。

在具體實施例中，通過低溫ald工藝沉積高k柵極電介質108。低溫ald工藝可以在小於250℃的氧化物沉積溫度下執行。低溫ald工藝的一個示例包括將諸如四(甲胺)鉿之類的含金屬前體引入到處理室中。前體可以與期望的表面進行反應，例如，吸收到鰭狀物102的表面中以形成單個原子單層。一旦形成單個原子單層，前體可能不會進行任何進一步的反應。此後，可以用惰性氣體對室進行淨化，並且然後可以引入共反應物前體，例如水。共反應物可以與表面吸收的含金屬前體進行反應以形成新的表面吸收物質。例如，水可以與鉿胺基團進行反應以釋放二甲胺並在鰭狀物102的表面上形成端羥基鉿分子。可以使用任何其它適合的共反應物，例如鋯醯胺或鈦醯胺。另外，還可以使用具有環戊二烯基或金屬醇鹽的有機金屬變體。

接下來，可以對室進行淨化，並且可以再次引入含金屬前體，這次與新形成的表面吸收物質進行反應以形成另一單個原子單層。可以通過使含金屬前體和共反應物的脈衝交替來繼續該過程，並在脈衝之間進行惰性氣體淨化以防止氣相反應，直到達到所需數量的單層以形成具有期望厚度的高k柵極電介質108。高k柵極電介質108可以按照設計被形成到足以用於進行器件操作的任何適合的厚度。例如，高k柵極電介質108可以是1至2nm厚。這些工藝中的每一個可以在大體上維持犧牲性阻擋層302的溫度下執行。在實施例中，每個工藝可以在低於250℃的溫度下執行。因此，在沉積高k柵極電介質108之後，犧牲性阻擋層302大體上保持完整。

在實施例中，高k柵極電介質108可以包括高k電介質材料的一個層或多層的疊置體。高k電介質材料可以包括諸如鉿、矽、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮和鋅之類的元素。可以在柵極電介質層中使用的高k材料的示例，包括但不限於氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭、氧化鋯和鈮酸鉛鋅。在實施例中，高k柵極電介質108由能夠在低(例如，大約250℃)工藝溫度下形成的高k電介質形成。例如，高k柵極電介質108可以由氧化鉿或氧化鋯形成。在一些實施例中，可以在柵極電介質層上執行退火工藝以在使用高k材料時提高其質量。高k柵極電介質可以由介電常數大於8的材料形成。

在沉積高k柵極電介質108期間，犧牲性阻擋層302防止高k柵極電介質108沉積在諸如隔離層106和sti104的表面之類的被覆蓋的氧化物表面上。形成犧牲性阻擋層302的分子的尺寸可以防止高k柵極電介質108形成在犧牲性阻擋層302上。因此，高k柵極電介質108可以選擇性地形成在頂表面306上以及鰭狀物102的側壁308和310的部分上，而不形成在犧牲性阻擋層302上。

如圖3d中所示，高k柵極電介質108可以與犧牲性阻擋層302的獨特端部314接觸。儘管高k柵極電介質108不直接形成在獨特端部314上，但獨特端部314的輪廓可以影響高k柵極電介質108的端部210的所產生的輪廓。例如，端部210可以是弧形的或錐形的。弧形或錐形端部210可以通過靠犧牲性阻擋層302的獨特端部314形成而產生。當高k柵極電介質108形成在表面308和310上時，高k柵極電介質108可以接觸獨特端部314。在形成期間接觸獨特端部314使得高k柵極電介質108的端部210具有不垂直於側壁308和310的對應的獨特輪廓。替代地，在犧牲性阻擋層302的端部314不具有獨特的輪廓(例如，垂直於隔離側壁107)的實施例中，高k柵極電介質108的對應端部210也不具有獨特的輪廓。例如，高k柵極電介質108的端部210可以垂直於側壁308和310。

在沉積高k柵極電介質108之後，如在圖3e中所觀察到的，去除犧牲性阻擋層302。在實施例中，通過熱處理去除犧牲性阻擋層302。例如，犧牲性阻擋層302可以由於暴露於犧牲性阻擋層302的分解溫度而被熱分解。分解溫度可以包括大於200℃的溫度。在實施例中，犧牲性阻擋層302在200到400℃之間的溫度下進行熱分解。熱分解是在形成犧牲性阻擋層302的分子的鍵斷裂時，從而導致犧牲性阻擋層302與它們所附接的氧化物表面破裂並分離。替代地，可以通過化學處理來去除犧牲性阻擋層302。例如，可以通過相對於任何其它層優選地去除犧牲性阻擋層302的化學處理來去除犧牲性阻擋層302。也就是說，化學處理可以大體上去除犧牲性阻擋層302，並且可以大體上不去除任何其它材料和/或層。在實施例中，化學處理包括處理含有四甲基氫氧化銨(tmah)的鹼溶液。在實施例中，鹼溶液含有2％至3％的tmah。在特定實施例中，鹼溶液含有大約2.38％的tmah。

在實施例中，分子片段層311可以保留在先前在其上形成犧牲性阻擋層302的表面上。分子片段層311可以由含有特定原子的懸空鍵形成。在實施例中，分子片段層311包括磷原子。在實施例中，分子片段層311包括碳原子。此外，在實施例中，分子片段層311包括最初不是隔離層106的一部分的氧原子。又進一步地，在實施例中，分子片段層311包括氮、硫、矽和/或氯。在本文中參考圖5b-5d進一步討論了分子片段層311的結構。

在實施例中，高k柵極電介質108可以承受大於犧牲性阻擋層熱分解所處於的溫度。作為結果，在熱處理之後，高k柵電介質108可以保留在鰭狀物102的表面306、308和310上。

高k柵極電介質108的端部210可以具有獨特的輪廓。例如，端部210可以是不垂直於側壁308和310的表面。在實施例中，端部210是弧形的或錐形的。例如，高k柵極電介質108可以朝向高k柵極電介質108的最遠端逐漸變薄。在實施例中，高k柵極電介質108的外表面朝向鰭狀物102傾斜以產生逐漸變薄的高k柵極電介質108。端部210可以形成在鰭狀物102與sti104之間的拐角處或接近該拐角處。因此，端部210可以緊鄰地設置在sti104上方，但物理上與sti104分離。

因為高k柵極電介質108不形成在隔離側壁107上，所以高k柵極電介質108和隔離側壁107之間的空間209僅是一個高k柵極電介質厚度t，空間209小於鰭狀物102和隔離側壁107之間的空間111。因此，與常規方法相比，空間209可以增大一個厚度t，例如大約2nm。額外的空間可以實現柵極端蓋縮放並且允許隨後的工藝，以更容易利用功函數金屬和金屬填充材料來填充空間209，如將在本文中進一步討論的。額外的空間還可以實現柵極長度的減小，以最小化電晶體尺寸並增加電晶體密度。柵極長度可以是垂直於頁面平面的尺寸，即，柵極長度沿著延伸進入和離開頁面的方向移動。

儘管圖3c-3e示出了僅形成在鰭狀物102上的高k柵極電介質108，但實施例不限於此。例如，高k柵極電介質108還可以形成在sti104的頂表面312上，如圖4a-4c中描繪的實施例所示。

圖4a-4c示出了高k柵極電介質108不僅形成在鰭狀物102上，而且形成在sti104的部分上的示例性實施例。圖4a-4c從圖3a繼續形成半導體器件的方法。方法的有關材料和工藝技術的具體細節可以參考已經在本文中相對於圖3c-3e所討論的對應的描述。

圖4a示出了沉積在圖3a中所示的結構上的犧牲性阻擋層302。代替在隔離層106和sti104上形成犧牲性阻擋層302，犧牲性阻擋層302可以僅選擇性地沉積在隔離層106上。因此，犧牲性阻擋層302可以形成在隔離層106上，但不形成在sti104上。這可以在sti104由與隔離層106的材料不同的材料形成時發生，以使得犧牲性阻擋層302僅選擇性地沉積在隔離層106上。因此，犧牲性阻擋層302可以具有設置在隔離層106和sti104之間的拐角處的獨特端部314。

如圖4b中所示，然後將高k柵極電介質108沉積在鰭狀物102的表面306、308和310以及sti104的頂表面312上。高k柵極電介質108形成在頂表面312上，因為犧牲性阻擋層302不形成在頂表面312之上。這樣，不阻擋高k柵極電介質108形成在頂表面312上。

此後，在4c中，犧牲性阻擋層302通過熱處理被熱分解。熱處理可以從隔離層106的表面(例如頂表面304和隔離側壁107)去除犧牲性阻擋層302。在實施例中，高k柵極電介質108的部分可以設置在sti104的部分上。在實施例中，所得到的高k柵極電介質108具有形成在隔離層106和sti104之間的拐角處的端部210。在特定實施例中，端部210與隔離側壁107相鄰。端部210可以具有與獨特端部314的輪廓相對應的獨特輪廓，或者可以具有垂直於sti104的頂表面312的普通輪廓。在實施例中，高k柵極電介質108不與隔離層106的隔離側壁107接觸。犧牲性阻擋層302防止高k柵極電介質108與隔離層106進行接觸。

如本文已經提到的，將犧牲性阻擋層302熱分解使得形成其分子結構的鍵斷裂。分子片斷層311可以保留在先前與犧牲性阻擋層302附接的表面上。在實施例中，分子可以在分子內的不同位置處斷裂，這在本文中參考圖5a-5d來討論。

圖5a-5d示出了被形成為sam的犧牲性阻擋層302的分子圖。具體地，圖5a示出了sam的單個完全完整的分子，並且圖5b-5d示出了形成分子片段層311的懸空鍵的各種布置，所述懸空鍵可以在熱分解後保留在隔離層106的表面(例如，側壁107)上。儘管圖5a-5d示出了側壁107上的懸空鍵，但本文中還設想了保留在先前與犧牲性阻擋層302附接的任何表面上的懸空鍵。例如，表面可以是隔離層106的頂表面304或sti104的頂表面312。

如圖5a中所觀察到的，完整分子500被錨定到隔離層106。應當理解，隔離層106的側壁107被繪製為面朝上以便於說明。本領域技術人員將理解，當分子500在其實際位置中被觀察到時，分子500可以從隔離側壁107橫向延伸。另外，儘管圖5a-5d示出了隔離側壁107上的分子500，但在本文中也考慮了分子被錨定在隔離層106的任何其它表面(例如頂表面304)上的實施例。

在實施例中，分子500包括頭部基團502和尾部504。頭部基團502錨定到隔離側壁107。在實施例中，隔離層106和隔離側壁107由諸如hfo2之類的金屬氧化物形成。因此，頭部基團502可以由能夠附接到金屬氧化物的任何適合的原子結構形成。在實施例中，頭部基團502由附接到起源於隔離層106的氧原子(o)的磷原子(p)形成。o原子可以附接到隔離層106內的金屬原子(未示出)。因此，形成頭部基團502的主鍵可以包含金屬-氧化物-磷(m-o-p)鍵。在實施例中，p原子將o原子與尾部基團504連結。儘管圖5a示出了頭部基團502由包含m-o-p的主鍵形成，但是可以使用任何其它適合的主鍵來優選地將尾部504附接到隔離側壁107。例如，可以使用基於氮(n)的頭部基團，以使得頭部基團502包括n而不是p。另外，在使用odtcs來形成犧牲性阻擋層302的實施例中，頭部基團可以包含矽(si)和/或氯(cl)而不是p。

通常，分子500的尺寸高度依賴於尾部504的尺寸。例如，具有較長尾巴的分子大於具有較短尾部的分子。如圖5a中所示，尾部504可以是由遠離錨定表面延伸的n個量的原子形成的長尾部。例如，尾部504可以由遠離隔離側壁107延伸的至少12個主鏈原子形成。在實施例中，尾部504由大約18個主鏈原子形成。尾部可以由能夠與另一相同原子鍵合以形成大分子的任何適合的原子形成。例如，尾部504可以由碳原子形成。分子500的大尺寸防止氧化物材料沉積在隔離側壁107上。

在熱分解之後，形成完整分子500的鍵可以在分子500內的不同位置斷裂以形成殘留層，例如分子片段層311。如圖5b的示例性實施例中所示，分子500可以在尾部504內的鍵處斷裂，從而產生懸空分子，例如含有與三個氫原子鍵合的碳原子的甲基基團，或含有與兩個氫原子鍵合的碳原子的亞甲基基團(未示出)。因此，碳原子可以設置在隔離側壁107的表面上。替代地，熱分解可以使頭部基團502與尾部504之間的p-c鍵斷裂，如圖5c中所示。在這樣的實例中，隔離側壁107可以具有懸空磷原子p或含有p的分子。如本文中先前提及的，犧牲性阻擋層302由不包含p的其它適合的分子形成的實施例可以替代地包含諸如n、s、si和ci之類的原子。在圖5d中所示的替代的實施例中，頭部基團502內的o-p鍵可以在熱分解後斷裂。作為結果，隔離側壁107可以包括含有氧(o)的懸空分子，例如羥基(oh)。在實施例中，本文中所討論的懸空分子的任何組合可以設置在隔離層106的表面上。例如，在熱分解後，可以在分子片段層311內設置甲基基團、含有磷的分子和/或羥基。

在對犧牲性阻擋層302進行熱分解之後，隨後的柵極層可以沉積到窗口105中以及空間209內，以形成半導體器件，例如圖6中所示的三柵極finfet電晶體600。例如，可以將包括功函數金屬層602和金屬填充層604的柵極電極層沉積到窗口105中。功函數金屬602可以共形地沉積在高k柵極電介質108上以及sti104和隔離層106的暴露區域上。金屬填充層604隨後可以沉積在功函數金屬602的層之上。在實施例中，功函數金屬602直接設置在隔離側壁107上。在一些實施例中，分子片段層311可以設置在功函數金屬602與隔離側壁107之間。因此，功函數金屬602可以直接設置在分子片段層311上。金屬602和604可以通過任何適合的方法沉積，所述方法例如但不限於濺射或ald。此後，電晶體600的頂部可以通過平坦化工藝(例如化學機械平坦化(cmp))被平坦化到隔離層106的頂表面304。

根據電晶體將是pmos還是nmos電晶體，功函數金屬層602可以是p型功函數金屬或n型功函數金屬。對於pmos電晶體，可以用於柵極電極的金屬包括但不限於釕、鈀、鉑、鈷、鎳和導電金屬氧化物，例如氧化釕。p-型金屬層實現了形成具有在大約4.9ev與大約5.2ev之間的功函數的pmos柵極電極。對於nmos電晶體，可以用於柵極電極的金屬包括但不限於鉿、鋯、鈦、鉭、鋁、這些金屬的合金、以及這些金屬的碳化物，例如碳化鉿、碳化鋯、碳化鈦、碳化鉭和碳化鋁。n-型金屬層實現了形成具有在大約3.9ev與大約4.2ev之間的功函數的nmos柵極電極。金屬填充層604可以是任何適合的導電材料，例如鎢。

防止高k柵極電介質108形成在隔離側壁107上使得空間209能夠大於通過本文中先前針對圖1所提及的常規方法形成的空間109。儘管在一些實施例中分子片斷層311可以設置在空間209內，但是其厚度可以是可忽略的並且可能不會顯著地減小空間209。擴大空間209使得金屬602和604能夠更容易地填充窗口604，特別是在窗口105的高縱橫比部分605內。例如，空間209允許更大的橫向空間，沉積材料可以在該空間內行進以形成在sti104的頂表面312上。因此，可以顯著減少夾斷和空隙形成的可能性。擴大空間209還實現了柵極端蓋縮放。額外的空間為將要被形成有不同尺寸的柵極端蓋提供了空間。

除了三柵極finfet電晶體之外，本文中所公開的方法可以應用於其它非平面器件，例如圖7中所示的柵極全包圍納米線電晶體700。納米線電晶體700可以包括設置在襯底100上方並與襯底100物理上分離的半導體結構702。半導體結構702可以是具有頂表面704、底表面708以及側壁706和710的納米線。高k柵極電介質108可以設置在半導體結構702的表面704、706、708和710上。在實施例中，高k柵極電介質108不設置在隔離側壁107上。功函數金屬602可以設置在高k柵極電介質108的暴露表面周圍以及在襯底100和隔離側壁107的暴露表面上。在實施例中，功函數金屬602直接設置在隔離側壁107上。在一些實施例中，分子片段層311可以設置在功函數金屬602與隔離側壁107之間。因此，功函數金屬602可以直接設置在分子片段層311上。金屬填充材料604可以形成在功函件金屬602上並填充窗口105內的剩餘區域。因此，溝道區可以形成為接近半導體結構702的表面704、706、708和710。在實施例中，半導體結構702周圍的額外空間允許柵極電極適當地形成在整個半導體結構702周圍。

圖8示出了包括本發明的一個或多個實施例的內插件800。內插件800是用於將第一襯底802橋接到第二襯底804的中間襯底。第一襯底802例如可以是集成電路管芯。第二襯底804例如可以是存儲器模塊、計算機母板或另一集成電路管芯。通常，內插件800的目的是將連接擴展到較寬間距或將連接重新布線成不同的連接。例如，內插件800可以將集成電路管芯耦合到球柵陣列(bga)806，球柵陣列806接下來可以耦合到第二襯底804。在一些實施例中，第一襯底802和第二襯底804附接到內插件800的相對側。在其它實施例中，第一襯底802和第二襯底804附接到內插件800的同一側。並且在另外的實施例中，通過內插件800來互連三個或更多的襯底。

內插件800可以由環氧樹脂、玻璃纖維加強的環氧樹脂、陶瓷材料或諸如聚醯亞胺之類的聚合物材料形成。在另外的實施方式中，內插件可以由替代的剛性或柔性材料形成，其可以包括與上述的用於半導體襯底中的材料相同的材料，例如矽、鍺以及其它ⅲ-ⅴ族和ⅳ族材料。

內插件可以包括金屬互連件808和通孔810，包括但不限於穿矽通孔(tsv)812。內插件800還可以包括嵌入式器件814，其包括無源和有源器件兩者。這樣的器件包括但不限於電容器、解耦電容器、電阻器、電感器、保險絲、二極體、變壓器、傳感器和靜電放電(esd)器件。還可以在內插件800上形成更複雜的器件，例如射頻(rf)器件、功率放大器、功率管理器件、天線、陣列、傳感器和mems器件。

根據本發明的實施例，本文中所公開的裝置或過程可以用於內插件800的製造中。

圖9示出了根據本發明的一個實施例的計算設備900。計算設備900可以包括若干部件。在一個實施例中，這些部件附接到一個或多個母板。在替代的實施例中，這些部件被製造到單個片上系統(soc)管芯上，而不是母板上。計算設備900中的部件包括但不限於集成電路管芯902和至少一個通信晶片908。在一些實施方式中，通信晶片908被製造為集成電路管芯902的一部分。集成電路管芯902可以包括cpu904以及常常被用作高速緩衝存儲器的管芯上存儲器906，可以通過諸如嵌入式dram(edram)或自旋轉移矩存儲器(sttm或sttm-ram)之類的技術來提供管芯上存儲器906。

計算設備900可以包括可以或可以不物理和電氣地耦合到母板或被製造在soc管芯內的其它部件。這些其它部件包括但不限於易失性存儲器910(例如，dram)、非易失性存儲器912(例如，rom或閃速存儲器)、圖形處理單元914(gpu)、數位訊號處理器916、密碼協處理器942(在硬體內執行加密算法的專用處理器)、晶片組920、天線922、顯示器或觸控螢幕顯示器924、觸控螢幕控制器926、電池928或其他電源、功率放大器(未示出)、全球定位系統(gps)設備928、羅盤930、運動協處理器或傳感器932(其可以包括加速度計、陀螺儀和羅盤)、揚聲器934、照相機936、用戶輸入設備938(例如，鍵盤、滑鼠、手寫筆和觸摸板)、以及大容量存儲設備940(例如，硬碟驅動器、光碟(cd)、數字多功能盤(dvd)等)。

通信晶片908實現了無線通信，以用於將數據傳送到計算設備900並且從計算設備900傳送數據。術語「無線」及其派生詞可以用於描述可以通過使用經調製的電磁輻射來經由非固體介質傳送數據的電路、設備、系統、方法、技術、通信信道等。該術語並不暗示相關聯設備並不包含任何導線，雖然在一些實施例中其可能不包含導線。通信晶片908可以實施多種無線標準或協議中的任一種，該無線標準或協議包括但不限於wi-fi(ieee802.11族)，wimax(ieee802.16族)、ieee802.20、長期演進(lte)、ev-do、hspa+、hsdpa+、hsupa+、edge、gsm、gprs、cdma、tdma、dect、藍牙、其衍生物、以及被指定為3g、4g、5g以及更高代的任何其它無線協議。計算設備900可以包括多個通信晶片908。例如，第一通信晶片908可以專用於較短距離的無線通信，例如wi-fi和藍牙，並且第二通信晶片908可以專用於較長距離的無線通信，例如gps、edge、gprs、cdma、wimax、lte、ev-do以及其它。

計算設備900的處理器904包括根據本發明的實施例的通過利用犧牲性阻擋層形成的一個或多個器件，例如非平面電晶體或柵極全包圍納米線電晶體。術語「處理器」可以指代對來自寄存器和/或存儲器的電子數據進行處理以將該電子數據轉換成可以存儲在寄存器和/或存儲器中的其它電子數據的任何器件或器件的一部分。

通信晶片908還可以包括根據本發明的實施例的通過利用犧牲性阻擋層形成的一個或多個器件，例如非平面電晶體或柵極全包圍納米線電晶體。

在另外的實施例中，容納在計算設備900內的另一部件可以包含根據本發明的實施例的通過利用犧牲性阻擋層形成的一個或多個器件，例如非平面電晶體或柵極全包圍納米線電晶體。

在各種實施例中，計算設備900可以是膝上型計算機、上網本計算機、筆記本計算機、超極本計算機、智慧型電話、平板設備、個人數字助理(pda)、超級移動pc、行動電話、臺式計算機、伺服器、印表機、掃描儀、監視器、機頂盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數字視頻錄像機。在另外的實施方式中，計算設備900可以是處理數據的任何其它電子設備。

對本發明的所示實施方式的上述描述(包括摘要中所述的內容)並非旨在窮舉或將本發明限制為所公開的精確形式。雖然在本文中出於說明性目的描述了本發明的具體實施方式和示例，但如相關領域中的技術人員將認識到的，各種等效修改在本發明的範圍內是可能的。

在實施例中，半導體器件包括設置在半導體襯底上方的半導體結構、設置在半導體結構旁邊以及半導體襯底上方的隔離側壁、以及直接設置在半導體結構的不止一側上並且不設置在隔離側壁上的高k電介質層。半導體器件還可以包括設置在高k電介質層上和隔離側壁的一部分上的柵極電極。另外，半導體器件還可以包括設置在柵極電極與隔離層之間的分子片段層。

分子片斷層可以包括由磷、碳、氧、氮、硫、矽或氯原子的至少其中之一形成的懸空鍵。在實施例中，半導體結構是從半導體襯底向上延伸的鰭狀物。不止一側可以包括鰭狀物的頂表面和鰭狀物的每個側壁的一部分。半導體器件還可以包括直接設置在半導體襯底的頂部上的淺溝槽隔離(sti)。在實施例中，高k電介質層包括緊鄰地設置在sti上方的錐形或圓形端部，高k電介質層不接觸sti。高k電介質層也可以設置在sti上。在實施例中，高k電介質層包括鄰近隔離側壁設置的錐形或圓形端部，高k電介質層不接觸隔離側壁。半導體結構可以是設置在半導體襯底上方的分離結構。在實施例中，不止一側包括分離結構的頂表面、底表面和側表面。

在實施例中，形成半導體器件的方法包括：提供設置在半導體襯底上方的半導體結構，所述半導體結構設置在隔離側壁旁邊；至少在所述隔離側壁上沉積犧牲性阻擋層，暴露所述半導體結構；在所述半導體結構上沉積高k電介質層；以及去除犧牲性阻擋層。

犧牲性阻擋層可以是自組裝的單層(sam)。在實施例中，sam由能夠阻擋在隔離側壁上形成高k電介質層的分子形成。分子可以是選自於由十八烷基磷酸(odpa)、1-十八烷硫醇(odt)、十八烷基三氯矽烷(odtcs)和硬脂酸(odca)組成的組中的分子。去除犧牲性阻擋層可以包括熱處理或化學處理。熱處理可以在大於電介質層的沉積溫度的分解溫度下執行。在實施例中，分解溫度在200到400℃之間。化學處理可以包括暴露於包括四甲基氫氧化銨(tmah)的鹼溶液。在實施例中，去除犧牲性阻擋層產生至少設置在隔離層上的分子片斷層。分子片斷層可以包括選自於由磷、碳、氮、硫、矽和氯組成的組中的原子。沉積高k電介質層可以在氧化物沉積溫度下執行，其中氧化物沉積溫度可以小於犧牲性阻擋層的分解溫度。在實施例中，犧牲性阻擋層的厚度在1至2nm之間。

在實施例中，計算設備包括母板；安裝在母板上的處理器；以及與處理器製造在同一晶片上或安裝在母板上的通信晶片。處理器可以包括設置在半導體襯底上方的半導體結構、直接設置在半導體襯底的頂部上的淺溝槽隔離(sti)、設置在半導體結構旁邊以及sti上的隔離側壁、以及直接設置在半導體結構的不止一側上而不在隔離側壁上的高k電介質層。

半導體結構可以是從半導體襯底向上延伸的鰭狀物。在實施例中，計算設備還包括直接設置在半導體襯底的頂部上的淺溝槽隔離(sti)。高k電介質層可以包括緊鄰地設置在sti上方的錐形或圓形端部，高k電介質層不接觸sti。在實施例中，計算設備還可以包括設置在高k電介質層上和隔離側壁的一部分上的柵極電極。計算設備可以包括設置在柵極電極與隔離層之間的分子片段層。

可以根據以上具體實施方式對本發明做出這些修改。所附權利要求中所使用的術語不應被解釋為將本發明限制為說明書和權利要求中所公開的具體實施方式。相反，本發明的範圍將完全由所附權利要求來確定，所附權利要求應根據已確立的對權利要求進行解釋的原則來進行解釋。