用於4g通信晶片的低功耗基準電壓源電路的製作方法
2023-04-29 14:30:06
用於4g通信晶片的低功耗基準電壓源電路的製作方法
【專利摘要】本發明屬於集成電路【技術領域】，涉及用於4G通信晶片的低功耗基準電壓源電路，該電路包括由增強型管與耗盡型管組成的自偏置電壓基準源電路和啟動電路。其特點是：輸出端VREF的電壓與電源電壓VDD無關，不隨VDD的變化而改變；利用增強型管與耗盡型管的閾值具有相反的溫度特性，使VREF的電壓不隨溫度而變化；利用柵源短接的耗盡型NM0S管的導通電阻極大的特點，使電路的工作電流非常小，具有低的靜態功耗。由此本發明採用耗盡型M0S管和強型管M0S管組合的方式，產生了不隨電源電壓和溫度變化的高精度低功耗的基準電壓源電路。
【專利說明】用於4G通信晶片的低功耗基準電壓源電路
【技術領域】
[0001] 本發明屬於集成電路【技術領域】，涉及用於4G通信晶片的低功耗基準電壓源電路， 適合於內置在各種需要高精度基準電壓源的晶片中，尤其適和應用在對功耗要求極高的各 類移動式設備上，如手機，筆記本電腦等。
[0002]
【背景技術】
[0003] 眾所周知，在所有涉及模擬電路設計的方案中，都會有一個基準電壓源電路，為芯 片中的其他模塊提供不隨電源電壓和溫度變化的穩定的電壓源。目前普遍採樣基準電壓源 是帶隙基準電壓源（Bandgap)結構，但是功耗往往比較大，約幾十個uA，很難滿足低功耗設 計（功耗小於0.5uA)的要求。如果要減小功耗，必須用到高阻值的電阻和大尺寸的M0S管， 勢必會增加晶片面積。
[0004] 參見圖1所示帶隙基準電壓源的電原理圖。該帶隙基準電壓源電路由電阻R1~R4、 三極體PNP1、PNP2和運算放大器組成的環路構成。基準電壓VREF經過R2、PNP1和R3、R4、 PNP2的兩路分壓，連接到運算放大器的正端" + "和負端" 運算放大器的輸出端就是 VREF並反饋到R1端，從而形成了一個負反饋環路，得到一個穩定的基準電壓源。
[0005] 上述帶隙基準電壓源電路的工作原理是：利用三極體基極和發射極之間的電壓 VBE的負溫度係數和熱電壓ντ的正溫度係數，產生一個具有較低溫度係數的穩定的電壓輸 出，VREF的電壓可以表示為 VRE^ = VK \ MVT (式 2) 式1中的Μ表示一個係數，只要選取合適Μ值，就可以得到不隨溫度變化的基準電壓。
[0006] 上述帶隙基準電壓源電路雖然能在提供一個穩定的基準電壓，但是也存在固有的 缺陷： 1. 帶隙基準電壓源中包含有運算放大器，這種結構功耗一般約幾十uA，無法實現低功 耗； 2. 帶隙基準電壓源中的運算放大器以及三極體和高阻值電阻會佔用很大的面積，不利 於高度集成的低成本解決方案。
【發明內容】
[0007] 本發明的目的在於提供用於4G通信晶片的低功耗基準電壓源電路。它能在提供 不隨電源電壓和溫度變化的基準電壓的同時，實現了低於0. 5uA的超低功耗。
[0008] 為解決上述技術問題，本發明的實施例提供技術方案如下： 用於4G通信晶片的低功耗基準電壓源電路包括：由增強型M0S管與耗盡型NM0S管組 成的三級放大器電路以及啟動電路； 所述第一級放大器是第一增強型NM0S共源極放大器電路，柵漏短接的第一 PM0S管和 第三PM0S管串聯並作為放大器負載，第一 PM0S漏極做為輸出端； 所述第二級放大器電路是由第二PMOS管和第四PMOS管組成的共源共柵放大器電路， 第二PM0S管的柵極做輸入並接第一級放大器的輸出，柵源短接的第一耗盡型畫os管作為 放大器負載，第四PMOS漏極為輸出端； 所述第三級放大器電路是由第五PMOS管和第六PMOS管組成的共源共柵放大器電路， 第五PMOS管柵極做輸入並接第二級放大器的輸出，柵源短接的第二耗盡型nm〇S管作為放 大器負載，第二耗盡型NM0S漏極為電路輸出端VREF並且接到第一級放大器的輸入端，輸出 端VREF連接對GND的補償和濾波第一電容。
[0009]啟動電路為三級放大器提供啟動電流，由第七PMOS管和第八PMOS管以及第三耗 盡型NM0S管組成；第七PMOS管柵極為輸入端，它接到第一級放大器輸出端，柵源短接的第 三耗盡型NM0S管作為第七PMOS管的負載，第八PMOS管柵極連接到第七PMOS管的漏極，第 八PMOS管源極接VDD，漏極連接到第一級放大器輸入端，為第一級放大器提供一個上拉的 啟動電流。
[0010] 具體的，第一耗盡型NM0S管和第一增強型NM0S管的寬長比滿足式1的要求，
【權利要求】
1. 用於4G通信晶片的低功耗基準電壓源電路，包括：由增強型魔)5管與耗盡型圈〇s管 組成的三級放大器電路以及啟動電路；所述三級放大器電路包括：第一級放大器電路、第 二級放大器電路和第三級放大器電路； 所述第一級放大器是第一增強型NM0S共源極放大器電路，柵漏短接的第一 PM0S管和 第三PM0S管串聯並作為放大器負載，第一 PM0S漏極做為輸出端； 所述第二級放大器電路是由第二PM0S管和第四PM0S管組成的共源共柵放大器電路， 第二PM0S管的柵極做輸入並接第一級放大器的輸出，柵源短接的第一耗盡型nm〇s管作為 放大器負載，第四PM0S漏極為輸出端； 所述第三級放大器電路是由第五PM0S管和第六PM0S管組成的共源共柵放大器電路， 第五PM0S管柵極做輸入並接第二級放大器的輸出，柵源短接的第二耗盡型nm〇S管作為放 大器負載，第二耗盡型NM0S漏極為電路輸出端VREF並且接到第一級放大器的輸入端，輸出 端VREF連接對GND的補償和濾波第一電容。
2. 權利要求1所述用於4G通信晶片的低功耗基準電壓源電路，其特徵在於，所述啟動 電路為所述三級放大器提供啟動電流，由第七PM0S管和第八PM0S管以及第三耗盡型NM0S 管組成；第七PM0S管柵極為輸入端，它接到第一級放大器輸出端，柵源短接的第三耗盡型 NM0S管作為第七PM0S管的負載，第八PM0S管柵極連接到第七PM0S管的漏極，第八PM0S管 源極接VDD，漏極連接到第一級放大器輸入端，為第一級放大器提供一個上拉的啟動電流。
3. 權利要求1所述的用於4G通信晶片的低功耗基準電壓源電路，其特徵在於：第一耗 盡型NM0S管和第一增強型NM0S管的寬長比滿足式1的要求，
式1屮，為第一耗盡型NM0S管的寬長比，為第一增強型NM0S管的寬 長比，Vthdl是耗盡型NM0S管的閾值電壓，Vthnl是增強型NM0S管的閾值電壓，T表示溫 度。
【文檔編號】G05F1/56GK104216455SQ201410420602
【公開日】2014年12月17日 申請日期:2014年8月25日 優先權日:2014年8月25日
【發明者】劉銀 申請人:劉銀