一種基於fpga的機抖雷射陀螺抖動解調裝置及解調方法
2023-05-25 11:56:26
專利名稱：一種基於fpga的機抖雷射陀螺抖動解調裝置及解調方法
技術領域：
本發明涉及雷射陀螺的控制裝置及控制方法，具體地說是一種機抖雷射陀螺 的抖動解調裝置及解調方法。(二) 背景技術雷射陀螺是迄今為止在慣性技術領域唯一真正獲得卓有成效的實際應用的 非機電式中高精度慣性敏感儀表。雷射陀螺是利用環形光路的Sagnac效應，即 在任意幾何形狀的環形光路中，沿順、逆時針方向相對運行著的兩束光的相位差 (或光程差)的大小與該環形光路相對於慣性空間的轉動速率成線性關係。進人實 用的雷射陀螺主要採用機械抖動偏頻方案來解決閉鎖效應問題。對於二頻機抖雷射陀螺，由於機械抖動的存在，必須對雷射陀螺輸出的原始 數據中抖動引起的高頻振動進行補償，雷射陀螺抖動解調一般使用的方法是整周 期採樣法，通過採樣周期為整數倍偏頻周期進行計數，可以消掉偏頻轉速所致的 頻差的積分值。但是整周期採樣^有以下缺點1、 採樣周期很難做到與雷射陀螺的實際偏頻換向周期嚴格一致，從而導致 採樣計數誤差；2、 在捷聯慣導系統中，需要定時採樣和導航計算，但是定時採樣周期與激 光陀螺的實際抖動換向周期不可能完全同步，即使採用遞推差值算法，也同樣存 在計數誤差；3、 不能有效的消除抖動偏頻雷射陀螺中引人的隨機抖動信號和其它因素引 起的噪聲。(三) 發明內容本發明的目的在於提供一種定時採樣非常方便，可以有效消除機抖陀螺隨機 抖動及其他因素引起的高頻測量噪聲，也為數位訊號處理提供了一種新的實現方案的一種基於FPGA的機抖雷射陀螺抖動解調裝置。本發明的目的還在於提供一種基於FPGA的機抖雷射陀螺抖動解調裝置的解調方法。本發明的目的是這樣實現的本發明的基於FPGA的機抖雷射陀螺抖動解調裝置是由FPGA，分別與 FPGA連接的PC/104和施密特觸發器以及FPGA的配置組成的；在FPGA中由 可逆計數和數字濾波兩部分構成數據採集電路，雷射陀螺輸出的兩束信號SIN、 COS輸入可逆計數單元進行可逆計數後，送寄存器存儲，然後以lkHz採樣，送 FIR低通濾波器'，濾波後的信號再送抗混疊濾波器進行降採樣。本發明的基於FPGA的機抖雷射陀螺抖動解調裝置還可以包括1、 所述的施密特觸發器是74HCT系列施密特觸發器晶片。2、 FPGA的配置包括兩種配置方式，即被動串行模式配置和邊界掃描模式， 通過跳線來選擇配置方式。本發明的基於FPGA的機抖雷射陀螺抖動解調方法為採用數字濾波方法來 進行雷射陀螺的抖動解調，並將整個解調方案在FPGA內實現，所述的解調方案 主要包括兩個模塊，即可逆計數模塊和FIR濾波模塊。本發明的方法還可以包括所述的可逆計數模塊包括定時計數寄存和減法 器，定時計數器包括採樣頻率的lkHz時鐘、導航解算要求的77Hz、採集系統的 4MHz頻率外加時鐘；完成l/lk秒的計數後，將計數結果存儲後轉送減法器；數 據從減法器出來後繼續送寄存器存儲。圖1為本抖動解調裝置的結構框圖，它主要由FPGA、 PC/104、施密特觸發 器和FPGA的配置方式等組成。具體的原理圖見圖2—圖6，主要包括5個部分， 其中圖2為陀螺等的信號輸入模塊，12路慣導系統的輸出信號首先經過施密特 觸發器進行整形，本發明採用74HCT系列施密特觸發器晶片；圖3為FPGA的 配置模塊，在本設計中，對FPGA進行了兩種配置方式，PS (被動串行模式) 配置和JTAG (邊界掃描模式)，通過跳線來選擇配置方式，EPC2是20個管腳 PLCC封裝，是E2PR0M，可以用電信號多次擦除和寫入的可編程只讀存儲器； 圖4是電源與時鐘模塊；圖5是FPGA與其它晶片的連接關係，本原理圖的連接 關係一般都是採用網絡標號來完成的；圖6是PC104總線與FPGA的接口關係 圖，在PC104總線的104個引腳中，本系統只用到了20位的地址總線，8位的 數據總線，讀寫、復位和中斷信號，接口比較簡單。本發明採用數字濾波方法來進行雷射陀螺的抖動解調，並將整個解調方案在 FPGA內實現，本解調方案主要包括兩個模塊，即可逆計數模塊和FIR濾波模塊。首先對可逆計數模塊進行詳細描述，本模塊包括兩大部分，即定時計數寄存 和減法器。其組成框圖見圖8所示首先說一下定時計數器，由於本採集程序涉及到不止一個時鐘，包括採樣頻率的lkHz時鐘，還有導航解算要求的77Hz，本採集系統的外加時鐘頻率是4MHz。我們採用了時鐘使能的方法來進行上述時鐘的設計，通過使用時鐘使能，可以避免時鐘"滿天飛"的情況，進而避免了不必要的亞穩態發生，在降低設計複雜度的同時也提高了設計的可靠性。完成1/lk秒的計數後，將計數結果存儲後轉送減法器。數據從減法器出來後繼續送寄存器存儲，至此可逆計數模塊就全部實現了，整個系統中共有6個可逆計數模塊，每個模塊中含有兩個計數器和一個減法器。可以由固定的一個計數器的值減去另一個計數器的值，結果可正可負，可由數據的符號來判別陀螺的旋轉方向。FIR濾波模塊是本發明的關鍵，只有濾波的效果好，才能消除機械抖動對雷射陀螺輸出的影響，並還可以抑制一些隨機噪聲的幹擾。本系統中設計的FIR濾波器是一個28階的線性濾波器，它主要是通過狀態機以分布式(DA)算法實現的，圖9是濾波模塊的組成框圖。FIR濾波器的實現是本模塊的核心，為了兼顧硬體資源與速度，我們採用優化的分布式算法，分割査找表的方式來完成。
圖l解調裝置的結構框圖。圖2解調裝置的原理圖——信號輸入模塊。圖3解調裝置的原理圖——FPGA的配置模塊。圖4解調裝置的原理圖——時鐘與電源模塊。圖5解調裝置的原理圖——FPGA模塊。圖6解調裝置的原理圖——PC/104模塊。圖7整體方案結構框圖。圖8可逆計數模塊組成框圖。圖9FIR濾波模塊組成框圖。圖IO改進的分布式算法結構圖。圖11狀態機的VHDL程序實現流程圖。圖12FIR濾波器仿真圖。圖13濾波前後陀螺計數值與功率譜密度；其中(a)和(b)分別為濾波前 的某路陀螺計數值和功率譜密度，(c)和(d)濾波後的該陀螺的計數值和功率i曰/又。圖14輸出頻率為77Hz的3路陀螺計數值與頻譜；其中(a)和(b)分別為第一路陀螺的計數值和功率譜密度圖，(C)和(d)分別為第二路陀螺的計數值 和功率譜密度圖，(e)和(f)分別為第三路陀螺的計數值和功率譜密度圖。 具體實施方式
下面結合附圖舉例對本發明做更詳細地描述本發明是基於FPGA的數字濾波方法，並將這種解調方法應用到具體的解調 裝置中，在本發明中濾波器的實現是整個解調方案的關鍵，最後進行了具體的靜 態實驗，並對實驗數據進行分析，下面將結合附圖分三部分對其做進一步的詳細 說明。一、解調方法的FPGA實現整個雷射陀螺的數據採集電路包括可逆計數和數字濾波兩部分，如圖7所 示。雷射陀螺輸出的兩束信號SIN、 COS經過可逆計數單元進行可逆計數後，送 寄存器存儲，然後以lkHz採樣，送FIR低通濾波器，成功濾波後再送抗混疊濾 波器進行降採樣，使其採樣頻率滿足導航解算的要求。下面對各模塊單元進行詳 細描述。1、 可逆計數模塊首先對可逆計數模塊進行詳細描述，本模塊包括兩大部分，即定時計數寄存 和減法器。其組成框圖見圖8所示首先說一下定時計數器，由於本採集程序涉 及到不止一個時鐘，包括採樣頻率的lkHz時鐘，還有導航解算要求的77Hz，本 採集系統的外加時鐘頻率是4MHz。在數字電路中，常常是通過對高頻的時鐘信 號進行分頻來獲得低頻的信號，用做需要低頻時鐘的模塊，但這種方法會引入新 的時鐘域，處理上需要採取多時鐘域處理方式，因而在設計複雜度提高的同時系 統的可靠性也將降低，為了避免上述問題，我們採用了時鐘使能以減小設計的復 雜度。通過使用時鐘使能，我們可以避免時鐘"滿天飛"的情況，進而避免了不 必要的亞穩態發生，在降低設計複雜度的同時也提高了設計的可靠性。完成1/lk秒的計數後，將計數結果存儲後轉送減法器。數據從減法器出來 後繼續送寄存器存儲，至此可逆計數模塊就全部實現了，整個系統中共有6個可 逆計數模塊，每個慣性器件各一個，每個模塊中含有兩個計數器和一個減法器。 可以由固定的一個計數器的值減去另一個計數器的值，結果可正可負，可由數據 的符號來判別陀螺的旋轉方向。2、 FIR濾波模塊FIR濾波模塊是本發明的關鍵，只有濾波的效果好，才能消除機械抖動對激 光陀螺輸出的影響，並還可以抑制一些隨機噪聲的幹擾。由於機抖陀螺的抖動頻 率為154Hz，高速採樣頻率選為lKHz，可以滿足採樣定理的要求，lKHz的定 時採樣信號在FPGA內對時鐘使能得到。數字低通濾波器採用FIR中的等波紋逼近法進行設計，採樣頻率為lKHz,通帶下限截止頻率為100Hz，阻帶上限截止 頻率為150Hz。採用MATLAB的濾波器設計與分析工具箱(Filter Design & AnalysisTool)可以很方便地設計出符合上述要求的濾波器。本系統中設計的FIR 濾波器是一個28階的線性濾波器，它主要是通過狀態機以分布式(DA)算法實 現的。圖9是濾波模塊的組成框圖。FIR頂層實體主要是對所包含的子模塊器件的例化。其中串行輸入模塊的功 能是串行輸入28個周期(lms)的數據，此模塊依舊採用時鐘使能的方法來產生 lkHz的時鐘，並通過循環的方式來對28個數串行輸出。現在說本模塊的核心，FIR濾波器的實現，為了兼顧硬體資源與速度，我們 採用優化的分布式算法，分割查找表的方式來完成。由於一般FPGA元器件的 LC是2、1位的DA表，可以實現4個係數，需要的LC數量隨著階數呈指數增 加，通常，LC的數量要比EAB多，如果要實現的設計採用了更大的表和2bxb的 CASE聲明，可能導致無效的設計。即使選擇了面積優化，還是會生成一個比期 望大得多的設計。典型的合成器都會儘量優化邏輯方程，但是不能識別結構，通 常利用CASE聲明實現附帶一個(總線)多路復用器的4輸入表是更為有效的。 為了獲得最大速度，必須在每個2選1多路復用器後引入一個寄存器，當然與用 2個LC實現一個4選1多路復用器相比還是需要更多LC的。所以我們就選用4 輸入査找表，這樣共需4個LUT表，本設計的具體DA結構圖見圖10。輸入數 據是16位，因為本設計的濾波器是28階，所以第四個査找表只要有兩個係數即 可，將分割的査完表的數據累加後，在通過寄存器緩存後輸出。為了方便和縮短開發周期，定義成CASE組件的LC表可由實用程序 dagen.exe生成，其中dagen.exe是由開發商集成的軟體，dagen.exe程序寫入一個 名為caseX.vhd的VHDL文件。我們選用了moore型狀態機，它的輸出信號只與當前狀態有關，而與輸入信 號無關。編碼方式選擇最簡單常用的枚舉類型的狀態編碼方式，根據所需要的狀 態，定義新的枚舉類型，並使用枚舉類型定義狀態變量，在本系統中，狀態變量 只有兩個S0和S1，其中SO是初始狀態，Sl實現算法並輸出結果。本濾波器 是有符號的DA FIR濾波器，狀態機的VHDL程序實現流程圖如圖11所示，對 以上的程序算法進行仿真，本FIR濾波器是基於4輸入査找表的，濾波器的4 個係數就是本系統的第一個子濾波器的係數，即-4、 -9、 17、 37，如圖12，當輸 入埠分別為l， 2， 1， 3時，輸出埠為106，通過乘累加計算也正是此結果， 且通過以上算法自行演算也可得出此結果，通過仿真也進一步驗證了本濾波器設 計的正確性。3、頂層實體接口模塊本發明的具體實現採用PC/104作為控制模塊，FPGA與PC/104之間的數據 傳輸是通過數據總線、地址總線和控制總線來進行的。因此，FPGA中關於PC/104 接口設計部分的邏輯不是很複雜，僅佔用FPGA中的很小一部分邏輯單元。實現 的功能為16位數據信號的輸出；20位地址信號的輸入；定時中斷申請信號的 輸出和讀寫信號的控制等。中斷信號通過時鐘使能的方式設置的77Hz的邊沿觸 發信號，接到PC/104系統的IRQn號中斷。由於輸出數據是16位的，而採集卡 採用8位數據總線，所以這就要求將數據分成高位跟低位分別傳送，使用的地址 為(00300H 0030BH)，其中每兩個地址對應一個數據。通過添加約束和靜態時序分析可知，本系統的實際工作頻率是50.76Hz。且 根據建立時間、保持時間等的詳細分析，可知本系統設計良好，並沒有亞穩態等 現象發生。二、 解調裝置的設計利用QuartusII軟體對以上設計的VHDL程序進行編譯，可知本系統共需要 的邏輯門數是4萬多，所以選用EPF10k50SQC208，它能提供5萬門，共有208 個引腳，是Altera公司的FLEX10k系列晶片的一。具體的原理圖見圖2—圖6， 主要包括5個部分，其中圖2為陀螺等的信號輸入模塊，12路慣導系統的輸出 信號首先經過施密特觸發器進行整形，本發明採用74HCT系列施密特觸發器芯 片；圖3為FPGA的配置模塊，在本設計中，對FPGA進行了兩種配置方式， PS (被動串行模式)配置和JTAG (邊界掃描模式)，通過跳線來選擇配置方式， EPC2是20個管腳PLCC封裝，是E2PROM，可以用電信號多次擦除和寫入的 可編程只讀存儲i;圖4是電源與時鐘模塊；圖5是FPGA與其它晶片的連接關 系，本原理圖的連接關係一般都是採用網絡標號來完成的；圖6是PC104總線 與FPGA的接口關係圖，在PC104總線的104個引腳中，本系統只用到了20位 的地址總線，8位的數據總線，讀寫、復位和中斷信號，接口比較簡單。三、 實驗與結果分析為了驗證本數據採集系統的性能，我們對其進行了靜態實驗。將雷射陀螺捷 聯慣導系統置於平臺上，X、 Y、 Z三軸按照東一天一南方位放置，並將採集卡 連接到PC/104系統，進行了多次靜態測試，得到數據採集電路輸出的原始數據。圖13中，(a)和(b)分別為濾波前的某路陀螺計數值和功率譜密度，圖(c) 和(d)濾波後的該陀螺的計數值和功率譜密度，兩圖所採的數據範圍相同，採 樣頻率為lkHz，由(b)可以看出本雷射陀螺的抖動頻率正好為154Hz，將其與 (d)圖對比可知，機抖信號被有效的濾除掉了。由於導航解算的時鐘頻率要求為77Hz，所以濾波結果還需進行降採樣，圖14為輸出頻率為77Hz的3路陀螺 的計數值和功率譜密度圖，雷射陀螺測量數據的頻帶成分比較單一，也即在0Hz 附近，與實驗條件相符，可見高頻噪聲幹擾也被有效地濾出。總之，從本發明的實驗結果看，通過數字濾波方法對雷射陀螺進行抖動解調， 可以有效地彌補整周期採樣的不足，經過降採樣後可以使定時採樣周期與導航解 算周期完全一致，又有效地消除了抖動偏頻雷射陀螺中引入的隨機抖動信號和其 它因素引起的噪聲。而且本發明完全通過FPGA來實現，這樣的設計便於調試和 更改，可以大大節約硬體的體積和成本，也為設計人員節省了許多寶貴的設計時 間。
權利要求
1. 一種基於FPGA的機抖雷射陀螺抖動解調裝置，其特徵是是由FPGA，分別與FPGA連接的PC/104和施密特觸發器以及FPGA的配置組成的；在FPGA中由可逆計數和數字濾波兩部分構成數據採集電路，雷射陀螺輸出的兩束信號SIN、COS輸入可逆計數單元進行可逆計數後，送寄存器存儲，然後以1kHz採樣，送FIR低通濾波器，濾波後的信號再送抗混疊濾波器進行降採樣。
2、 根據權利要求1所述的基於FPGA的機抖雷射陀螺抖動解調裝置，其特 徵是所述的施密特觸發器是74HCT系列施密特觸發器晶片。
3、 根據權利要求2所述的基於FPGA的機抖雷射陀螺抖動解調裝置，其特 徵是FPGA的配置包括兩種配置方式，即被動串行模式配置和邊界掃描模式， 通過跳線來選擇配置方式。
4、 一種基於FPGA的機抖雷射陀螺抖動解調方法，其特徵是採用數字濾 波方法來進行雷射陀螺的抖動解調，並將整個解調方案在FPGA內實現，所述 的解調方案主要包括兩個模塊，即可逆計數模塊和FIR濾波模塊。
5、 根據權利要求4所述的基於FPGA的機抖雷射陀螺抖動解調方法，其特 徵是所述的可逆計數模塊包括定時計數寄存和減法器，定時計數器包括採樣 頻率的lkHz時鐘、導航解算要求的77Hz、採集系統的4MHz頻率外加時鐘；完成l/lk秒的計數後，將計數結果存儲後轉送減法器；數據從減法器出來後繼續送寄存器存儲。
全文摘要
本發明提供的是一種基於FPGA的機抖雷射陀螺抖動解調裝置。是由FPGA，分別與FPGA連接的PC/104和施密特觸發器以及FPGA的配置組成的；在FPGA中由可逆計數和數字濾波兩部分構成數據採集電路，雷射陀螺輸出的兩束信號SIN、COS輸入可逆計數單元進行可逆計數後，送寄存器存儲，然後以1kHz採樣，送FIR低通濾波器，濾波後的信號再送抗混疊濾波器進行降採樣。本發明通過數字濾波方法對雷射陀螺進行抖動解調，可以有效地彌補整周期採樣的不足，經過降採樣後可以使定時採樣周期與導航解算周期完全一致，又有效地消除了抖動偏頻雷射陀螺中引入的隨機抖動信號和其它因素引起的噪聲。完全通過FPGA來實現，便於調試和更改，可以大大節約硬體的體積和成本，也節省了許多寶貴的設計時間。
文檔編號G01C19/70GK101281036SQ20081006450
公開日2008年10月8日 申請日期2008年5月15日 優先權日2008年5月15日
發明者強 於, 磊 吳, 周廣濤, 奔粵陽, 楓 孫, 博 徐, 程建華, 陳世同, 偉 高, 高洪濤 申請人:哈爾濱工程大學