具有積分非線性度校正的逐次逼近寄存器模擬/數字轉換器的製作方法

2023-05-25 23:04:21

專利名稱：具有積分非線性度校正的逐次逼近寄存器模擬/數字轉換器的製作方法
技術領域：
本發明涉及用於校正使用逐次逼近寄存器(SAR)邏輯的模擬/數字轉換器(ADC)中的積分非線性度(INL)誤差的電路及方法。
背景技術：
逐次逼近寄存器(SAR)模擬/數字轉換器(ADC)通過ニ進位算法將模擬信號轉變成數位訊號，所述ニ進位算法在輸入電壓被取樣到電容器數字/摸擬轉換器(CDAC)上之後 執行ニ進位逐位比較。此取樣在CDAC中存儲電荷，操縱所述電荷且將其與參考進行比較以確定最接近地表示模擬輸入電壓的數字輸出代碼。電容器固有地具有ニ階電壓係數，所述ニ階電壓係數使存儲在電容器上的電荷量相對於跨越所述電容器的電壓是非線性的。此些電壓係數在ADC的輸出中引起積分非線性度(INL)誤差。隨著正在ADC中被取樣的模擬輸入電壓増大，歸因於CDAC電容器的ニ階係數的INL誤差増大。由電容器電壓係數引起的實際SARADC傳遞曲線與「理想」直線階梯傳遞函數之間的差異被認為是INL誤差。ADC中的INL誤差的量值隨著輸入信號的量值增大而増大。此INL誤差的增大是由於歸因於CDAC電容器的電容器電壓係數的INL誤差與跨越所述電容器的電壓之間的特有ニ階或「平方律」關係。因此，輸入電壓範圍的加倍將導致四倍的INL誤差。舉例來說，如果將5伏峰峰輸入信號施加到SAR ADC且這導致I個最低有效位(LSB)的INL誤差的產生,那麼10伏峰峰輸入信號將在輸入信號峰值處產生4LSB的誤差。基於CDAC中的各個電容器的匹配且還基於輸入是單極還是雙極的(且還固有地基於電壓係數，因為它們是INL誤差的原因的一部分)，INL誤差的圖表的中心點可向左或向右移位。可取決於用於轉換輸入信號的算法來使SARADC的INL曲線的特有S形狀顛倒。現有方式描述於美國專利第7，501，965號及第7，196，645號中。圖I及2為掲示基本的INL校正技術的第7，501，965號美國專利的圖6及7的複製圖。圖2展示圖I的CDAC 630的細節。比較器610將中間信號(其由CDAC 630響應於Vin及輔助DAC 640而產生)與中級參考電壓進行比較，以產生到SAR邏輯626的輸入。輔助DAC 640接收由誤差計算塊625計算的數字INL誤差信號且產生INL誤差信號的模擬表示作為到CDAC 630的輸入。INL誤差信號的模擬表示用於校正由CDAC 630產生的模擬輸出電壓。SAR邏輯626執行典型的SAR算法來控制計算塊625及CDAC 630。『965專利的技術使用轉換操作的最初幾個SAR ADC位決策來確定SAR ADC傳遞函數的正發生當前轉換過程的部分。因此，由CDAC電容器的電容性電壓係數產生的典型誤差在SAR ADC轉換結束之前被校正。在第7，501，965號美國專利中的誤差計算塊625中執行的INL誤差校正由複雜的「數學引擎」執行，所述「數學引擎」根據所述專利中描述的複雜過程及相關聯的方程來計算確定INL誤差校正所需的各種係數，且由此為每ー單個SARADC晶片提供非常精確的校正。然而，所述數學引擎的使用導致所掲示的SAR ADC不合意地複雜、緩慢且昂貴。在ー些已知的CDAC中，提供動態誤差校正電容器來校正由信號電壓穩定問題引起的動態誤差。需要低成本地實現由SARADC中的電容器電壓係數引起的INL誤差的快速校正，且需要避免用於實現此校正的複雜數學引擎
發明內容
根據ー個實施例，通過提供各自具有連接到導體(13)(其還連接到CDAC(IlA)的電容器的ー個端子且連接到SAR ADC的比較器(5)的輸入)的第一端子的校正電容器(IlB)，本發明提供一種通過用來降低SAR ADC(IO)中的INL誤差的電路及方法。所存儲的INL誤差信息(18A)用於控制耦合到所述校正電容器的第二端子的開關(32)響應於所存儲的INL誤差信息而選擇性地將第二端子耦合到接地電壓或參考電壓(Vkef)，以降低INL誤差。在一個實施例中，本發明提供包括第一 CDAC(IlA)的SAR ADC(IO)，所述第一CDAC(IlA)接收第一模擬輸入信號(Vin+)且包括各自具有稱合到第一導體(13)的第一端子的多個CDAC電容器。第一校正電容器電路(IlB)包括具有稱合到第一導體(13)的第一端子的校正電容器。比較器(5)具有I禹合到第一導體(13)的第一輸入(+)。SAR邏輯電路(18)具有耦合到比較器(5)的輸出￠)的輸入且還具有第一輸出總線(16)，所述第一輸出總線(16)經耦合以分別控制耦合到第一 CDAC(IlA)的電容器的第二端子的多個開關
(32)，以選擇性將第二端子耦合到第一參考電壓(GND)或第二參考電壓(Vkef)。SAR邏輯電路(18)產生表不第一模擬輸入信號(Vin+)的數位訊號(25)。解碼器電路(18A)具有第一輸出總線(24)，所述第一輸出總線(24)經耦合以控制耦合到校正電容器(IlB)的第二端子的開關(32)響應於所存儲的INL誤差信息而選擇性地將校正電容器的第二端子耦合到第ー參考電壓(GND)或第三參考電壓(圖8中的Vkef或Vkefi)，以校正SAR ADC的傳遞特性中的INL誤差。在所描述的實施例中，第一校正電容器電路(IlB)包括多個校正電容器(IlB)。解碼器電路(18A)的第一輸出總線(24)經耦合以控制分別耦合到第一校正電容器電路(IlB)的校正電容器的第二端子的多個開關(32)。第二 CDAC(7A)接收第二模擬輸入信號(VIN_)且包括多個CDAC電容器，所述電容器各自具有耦合到一個耦合到比較器(5)的第二輸入(-)的第二導體(12)的第一端子。SAR ADC(IO)還包括第二校正電容器電路(7B)，其包括各自具有耦合到第二導體(12)的第一端子的多個校正電容器。SAR邏輯電路(18)具有第ニ輸出總線(14)，所述第二輸出總線(14)經耦合以分別控制耦合到第二 CDAC(7A)的電容器的第二端子的多個開關(32)，以選擇性地將第二 CDAC(7A)的電容器的第二端子耦合到第一參考電壓(GND)或第二參考電壓(Vkef)。解碼器電路(18A)具有第二輸出總線(22)，所述第二輸出總線(22)經耦合以控制耦合到第二校正電容器電路(7B)的校正電容器的第ニ端子的多個開關(32)響應於所存儲的INL誤差信息而選擇性地將第二校正電容器電路(7B)的校正電容器的第二端子耦合到第一參考電壓(GND)或第三參考電壓(圖8中的Vkef或vmq)，其中SAR邏輯電路(18)產生數位訊號(25)以表不第一(Vin+)模擬輸入信號與第ニ(VIN_)模擬輸入信號之間的差異(Vm-Vm)。解碼器(18A)為SAR邏輯電路(18)的一部分。輸出邏輯電路(27)接收數位訊號(25)以將數位訊號(25)格式化為SAR ADC(IO)的數字輸出信號(DOUT)。在所描述的實施例中，第一(IlA)及第ニ(7A)CDAC的電容器以ニ進位方式加權，且第一(IlB)及第ニ(7B)校正電容器電路的校正電容器也以ニ進位方式加權。在一個實施例中，第一導體(13)通過第三導體(13A)及耦合在第一(13)導體與第三(13A)導體之間的第一縮放電容器(圖7中的Csqm)來稱合到第一校正電容器電路(IlB)的電容器的第一端子及比較器(5)的第一⑴輸入，且其中第二導體(12)通過第四導體(12A)及耦合在第二(12)導體與第四(12A)導體之間的第二縮放電容器(圖7中的Cscale)來耦合到第二校正電容器電路(7B)的電容器的第一端子及比較器(5)的第二㈠輸入。在一個實施例中，數字/摸擬轉換器(15)具有輸入(17)，所述輸入(17)經耦合以接收數字輸入信號(縮放代碼)以用於產生第三參考電壓(Vkefi)。
在所描述的實施例中，INL誤差主要由第一(IlA)及第ニ(7A)CDAC的電容器的電壓係數引起。在所描述的實施例中，由SAR邏輯(18)做出的預定數目個初始位決策的結果被解碼器(18A)用來存取查找表(表I)，以確定校正電容器中的哪ー個將被選擇性地耦合到第三參考電壓(Vkef或Vkefi)。在一個實施例中，查找表(表I)存儲用於SAR ADC的以統計方式確定的INL校正信息。在一個實施例中，本發明提供一種用於降低SARADC(IO)中的INL誤差的方法，所述SAR ADC(IO)包括CDAC (IlA)，其接收模擬輸入信號(Vra)，包括各自具有耦合到第一導體(13)的第一端子的多個CDAC電容器；比較器(5)，其具有耦合到第一導體(13)的第一輸入⑴；及SAR邏輯電路(18)，其具有耦合到比較器(5)的輸出(6)的輸入且還具有第一輸出總線(16)，所述第一輸出總線(16)經耦合以分別控制稱合到CDAC(IlA)的電容器的第ニ端子的多個開關(32)，以選擇性地將第二端子耦合到第一參考電壓(GND)或第二參考電壓(Vkef)，所述SAR邏輯電路(18)產生表示輸入信號(Vm)的數位訊號(25)，其中所述方法包括提供所存儲的INL誤差信息；將校正電容器電路(IlB)中的多個校正電容器中的每ー者的第一端子耦合到第一導體(13);及控制耦合到所述校正電容器中的每ー者的第二端子的開關(32)響應於所存儲的INL誤差信息而選擇性地將校正電容器的第二端子分別耦合到第一參考電壓(GND)或第三參考電壓(圖8中的Vkef或Vkefi)，以校正SAR ADC(IO)的傳遞函數中的INL誤差。在所描述的實施例中，所述方法包括使用由SAR邏輯電路(18)做出的預定數目個初始位決策的結果來存取查找表(表I)，以確定校正電容器中的哪ー些將被選擇性地耦合到第三參考電壓(Vkef或Vkefi)。在所描述的實施例中，所述方法包括在查找表(表I)中存儲用於SAR ADC的以統計方式確定的INL校正信息。所述方法還包括通過從用於SARADC(IO)的理想傳遞函數減去用於所述SARADC的實際傳遞函數來確定INL誤差。在一個實施例中，所述方法包括通過數字/摸擬轉換器(15)來產生第三參考電壓(VKEF1)，所述數字/模擬轉換器(15)具有經耦合以接收數字輸入信號(縮放代碼)的輸入(17)。在一個實施例中，所述方法包括用於降低SAR ADC(IO)中的INL誤差的電路，所述SAR ADC(IO)包括CDAC (IlA)，其接收模擬輸入信號(Vra)，包括各自具有耦合到第一導體(13)的第一端子的多個CDAC電容器；比較器(5)，其具有耦合到第一導體(13)的第一輸入⑴；及SAR邏輯電路(18)，其具有耦合到比較器(5)的輸出(6)的輸入且還具有第一輸出總線(16)，所述第一輸出總線(16)經耦合以分別控制耦合到CDAC(IlA)的電容器的第二端子的多個開關(32)，以選擇性地將第二端子耦合到第一參考電壓(GND)或第二參考電壓(Vkef)，SAR邏輯電路(18)產生表示輸出信號(Vra)的數位訊號(25)，所述電路包括第一校正電容器構件(IlB),其用於將校正電容器電路(IlB)中的多個校正電容器中的姆一者的第一端子稱合到第一導體(13);構件(表1，18A),其用於存儲INL誤差信息；及構件(18A)，其用於控制耦合到所述校正電容器中的每ー者的第二端子的開關(32)響應於所存儲的INL誤差信息而選擇性地將所述校正電容器的第二端子分別耦合到第一參考電壓(GND)或第三參考電壓(Vkef或Vkefi)，以校正SAR ADC(IO)的傳遞函數中的INL誤差。


參考附圖描述實例實施例，其中
圖I為包括現有技術INL誤差校正電路的數字/模擬轉換器的示意圖。圖2為圖I中的塊620的示意圖。圖3為說明根據本發明的典型INL特性曲線及INL校正曲線的圖表。圖4為根據本發明的包括INL誤差校正電容器及相關聯電路的SAR ADC的框圖。圖5為包括4個INL校正電容器的圖4的SAR ADC的實施方案的示意圖。圖6為包括12個INL校正電容器的圖4的SAR ADC的實施方案的示意圖。圖7為包括12個INL校正電容器及2個縮放電容器的圖4的SAR ADC的實施方案的示意圖。圖8為包括12個INL校正電容器及DAC (數字/模擬轉換器)的圖4的SAR ADC的實施方案的示意圖，所述DAC用於響應於縮放代碼而產生用於參考CDAC及縮放電容器的參考電壓。
具體實施例方式理想的SAR ADC傳遞函數為使SAR ADC的模擬輸入電壓與其數字表示相關的直線或線性階梯函數。傳遞函數中歸因於SAR ADC中的CDAC的電容器電壓係數的INL誤差(積分非線性度誤差)引起其實際傳遞函數與其理想傳遞函數不同。來自理想傳遞函數的差異可由特有S形狀INL誤差曲線指示，如圖3中所展示。INL曲線具有針對SARADC歸因於其CDAC電容器的電壓係數的積分非線性度而觀察到的特有S形狀。INL誤差曲線通過從實際傳遞曲線中減去理想線性傳遞曲線來獲得。INL誤差曲線的特有S形狀由ニ階電容器電壓係數引起。INL誤差曲線實際上通過從實際SAR ADC傳遞函數的端點描繪直線且接著從理想直線傳遞函數中減去實際傳遞函數來獲得。所述線的描繪使最初及最後線段中的任何變化對於最終結果是透明的。三階多項式方程曾用於提供對圖3中展示的INL曲線的簡單表示，但可替代地使用更複雜且因此更精確的方程。在任何情形下，待由所述方程表示的所需的INL校正量首先必須通過分割INL曲線來確定。校正的限制來自最初及最後線段中的最大誤差，因為在這些線段中不能進行校正。在圖3的圖表中，表示為「INL」的模擬S形曲線表示由SAR ADC的CDAC中的電容器的電壓係數引起的積分非線性度誤差。圖3的圖表中的垂直軸指示以LSB(最低有效位)表示(且因此隱含地以伏特表示)的經正規化的INL誤差。每ー LSB具有相關聯的「 LSB大小」，其等於引起數字輸出信號DOUT (圖4)的最低有效位從「0」切換到「 I 」或從「 I 」切換到「0」所需的輸入電壓變化量。最大INL誤差電壓的值取決於正被使用的參考電壓及所施加的輸入電壓的範圍。「LSB大小」取決於CDAC的配置及架構。使圖3中的INL曲線的垂直軸正規化，使得最大誤差正好等於ー個LSB。在圖3中的水平軸上指示的「經正規化的輸入電壓範圍」指示SAR ADC的雙極輸入電壓的範圍。注意，在圖3的水平軸上，未指示實際ニ進位代碼，因為其已被正規化為± I伏持。圖3中的「 INL調整(經正規化)曲線」為圖4及5中展示的SARADC的模擬「經校正」 INL誤差，其是因針對其中針對圖4中的塊5、7及11提供圖5中的CDAC電路10-1的情形將INL校正電容器切換到Vkef而產生。本發明的INL校正電容器用於提供以模擬INL調整(經正規化)曲線指示的經降低的INL誤差。 INL調整(經正規化)曲線指示由於使用了本發明的INL校正電容器技術在SARADC傳遞函數中相比於未經校正的(即，S形)INL誤差量而大大降低的INL誤差量。在圖3中，INL調整(經正規化)曲線從INL調整(實際)曲線及理想傳遞函數曲線獲得。注意，INL調整(經正規化)曲線的左端點及右端點兩者均在垂直軸上的OLSB處。當通過從實際SAR ADC傳遞函數減去SAR ADC的對應的實際理想線性傳遞函數來獲得實際經校正INL誤差曲線時(當使用圖4及5的實例中展示的INL校正電路時)，結果是在圖3中展示的INL調整(實際)曲線。注意，其計算出的端點不在OLSB處。因此，理想傳遞函數曲線實際上通過穿過理想傳遞函數曲線的左端點及右端點描繪直線來獲得。接著，實際傳遞函數及INL調整(實際)實際上通過將理想傳遞函數的左端點升高到OLSB且將右端點下降到OLSB來「正規化」。理想傳遞函數曲線的每一點的移位量用於相等地使INL調整(實際)曲線的對應點移位，且所述移位產生INL調整(經正規化)曲線。在圖4中，SAR ADC 10包括CDAC 11，其包括CDAC IIA及塊IlB中的多個INL校正電容器兩者。將輸入電壓Vin+施加到CDAC IlA的輸入。CDAC 11的輸出13連接到比較器5的⑴輸入，所述比較器5的輸出連接到SAR邏輯18的輸入。SAR ADC 10還包括CDAC7，其包括CDAC 7A及塊7B中的多個INL校正電容器兩者。將輸入電壓VIN_施加到CDAC 7A的輸入。CDAC 7的輸出12連接到比較器5的(-)輸入。(注意，Vin+與V『相對於比較器5的⑴及㈠輸入的連接性的關係可在SAR邏輯18內被顛倒及補償。)從其模擬圖3的INL及INL調整(經正規化)曲線的CDAC 7及11的實施方案的細節展示在圖5中。參考圖5，電路10-1可用於實施圖4中的CDAC 7A及IlA及INL校正電容器塊7B及11B。(圖4中的INL校正電容器7B及IlB可被認為分別是CDAC 7及11的一部分)。在圖5的CDAC IlA中，分別具有電容C、2C、4C、80"xC、yC及zC的多個以ニ進位方式加權的CDAC電容器中的每ー者使其上端子由導體13連接到比較器5的(+)輸入。那些CDAC電容器中的每ー者的下端子連接到對應開關32的滑動片(wiper)，所述開關32使ー個端子被連接到接地(GND)且使另ー個端子被連接到VKEF。類似地，在CDAC 7A中，分另Ij具有電容C、2C、4C、80"xC、yC及zC的多個以ニ進位方式加權的CDAC電容器中的每ー者使其下端子由導體12連接到比較器5的㈠輸入。CDAC 7A中的每ー CDAC電容器的上端子連接到對應開關32的滑動片，所述開關32使ー個端子被連接到接地且使另ー個端子被連接到VKEF。CDAC IlA中的開關32中的控制電極連接到圖4中的總線16的對應導體，且CDAC 7A中的開關32的控制電極連接到圖4中的總線14的對應導體。圖5還展示用於圖4的塊7B及IlB中的INL校正電容器的電路。在圖5的塊7B中，具有電容C/4及C/2的兩個INL校正電容器中的每ー者使其上端子連接到導體12且使其下端子連接到對應的開關32的滑動片，所述開關32使ー個端子被連接到接地且使另一個端子被連接到VKEF。類似地，在圖5的塊IlB中，具有電容C/4及C/2的兩個INL校正電容器中的每ー者使其下端子連接到導體13且使其上端子連接到對應的開關32的滑動片，所述開關32使ー個端子被連接到接地且使另ー個端子被連接到VKEF。塊IlB中的開關32的控制電極連接到來自INL解碼器18A(圖4)的總線24的對應導體，且類似地，塊7B中的開關32的控制電極連接到總線22(圖4)的對應導體。在此實例中，圖5中的校正電容器值經縮放以具有對應於0. 5及0. 25LSB的值。這允許三個INL 校正值0. 25,0. 5及0. 75LSB被提供到比較器5的(+)或(-)輸入(其中將LSB界定為具有對應於ー個電容值C的值)。圖4及5中展示的配置用於針對12位SAR ADC的情形而產生圖3中的模擬INL及INL調整(經正規化)曲線。(圖3中的圖表經正規化，且實際上可適用於8位以上的任何SAR ADC。)圖3中的INL調整(經正規化)曲線指示當在本SAR ADC轉換的過程中做出初始數目個位決策(例如，5位決策)時，所選擇數量的分段INL校正可如何用於實際上通過將所選擇量的INL校正電容添加到CDAC 7A及CDAC IlA的電容來校正INL誤差。由此確定對應的校正值且將其疊加到圖5的CDAC 7A的導體12或CDAC IlA的導體13上，以校正所期望的統計INL誤差。在圖4及5的實例中，在已做出最初5個決策之後，將校正施加到導體12或導體13。(然而，注意，使用更多初始位決策的結果來確定需要多少INL誤差校正產生更精確的INL校正結果。)使用5位來評估樣本所處的傳遞函數的「位置」提供32個可能的INL誤差校正值。INL校正電容器IlA的「接通」(例如，如稍後描述的表I中所指示)通過將所述電容器經由對應開關32連接到Vkef且經由導體13連接到比較器5的(+)輸入來實現。這引起CDAC 11中的有效存儲電荷增加，因此增加總線25上的SARADC輸出代碼值(其除了數據格式之外與總線30上的DOUT完全相同。類似地，通過將電容器7A經由對應開關32及導體12連接到比較器5的(-)輸入來「接通」 INL校正電容器7A引起CDACll中的有效存儲電荷減少，因此降低SARADC輸出代碼值。在取樣差動輸入電壓VIN+-VIN_以在CDAC IlA及7A的電容器中存儲對應量的電荷期間，將INL校正電容器耦合到接地參考電壓(GND)。隨後，將所選擇的校正電容器切換到Veef,以便在導體13或導體12上進行適當的INL校正。(注意，可顛倒此過程，即，可將校正電容器取樣到Vkef且切換到接地以進行調整。然而，將必須調整查找表以允許這樣做。)因為SAR ADC 10相繼地做出位決策，所以最高有效位或上位決策的結果可用於確定SAR ADC傳遞函數的其中正發生當前轉換的部分或位置。使用此信息，塊7B中的校正電容器與CDAC7A中的電容器一起被連接到導體12或塊IlB中的校正電容器與CDAC IlA的電容器一起被連接到導體13，且因此實際上分別被添加到或疊加到CDAC IlA或CDAC 7A上，以達到以由隨後描述的INL解碼器18A及隨後描述的表I的其相關聯的實施方案確定的方式來校正INL誤差的目的。INL校正的大小根據以統計方式期望的INL誤差而作為許多LSB或「LSB大小」出現，且相對於輸入信號範圍而得到調整。在圖4中，SAR邏輯18包括常規SAR邏輯及寄存器電路，且還包括INL解碼器18A以控制在轉換過程期間接通(即，連接到參考電壓Vkef)哪ー個INL校正電容器。SAR邏輯18的一個輸出由一組導體或數字總線14耦合到CDAC 7A的各種開關的控制端子，所述控制端子操作以根據由SAR邏輯18執行的常規SAR算法的執行而將塊7A中的各種以ニ進位方式加權的電容器連接到接地或VKEF。類似地，SAR邏輯18的另ー輸出通過ー組導體或總線16耦合到CDAC IlA的各種開關的控制端子，所述控制端子操作以根據SAR算法而將塊IlA中的各種以ニ進位方式加權的電容器連接到接地或VKEF。INL解碼器18A的一個輸出通過ー組導體22連接到各種開關的控制端子，所述控制端子操作以根據本發明的INL誤差校正過程而將塊7B中的各個校正電容器連接到接地或VKEF。類似地，INL解碼器18A的另ー輸出通過ー組導體24連接到各種開關的控制端子，所述控制端子根據本發明的INL誤差校正過程而將塊IlB中的各個校正電容器連接到接地
或 Vref。SAR邏輯18的輸出由數字總線25耦合到輸出邏輯27的輸入，所述輸出邏輯27將SAR邏輯18中的SAR寄存器的內容轉換成串行或並行數字輸出字D0UT。可使用INL解碼器18A的各種實施方案。舉例來說，可結合多路復用器來使用簡單的硬接線查找表。基於由SAR邏輯18做出的最初5個最高有效位決策的結果，INL解碼器18A選擇將哪些INL校正電容器IlB或7B接通。最初位決策指示SAR ADC轉換過程是在圖3中的S形INL誤差曲線的正部分還是負部分中操作，且因此指示要接通(通過將校正電容器連接到Vkef)塊7B還是塊IlB中的校正電容器以降低INL誤差。接下來的4個位決策指示CDAC電路的所述側(S卩，(+)側或㈠側)上的INL校正電容器中的哪ー個將把遞增量的INL誤差校正電荷及電壓疊加在比較器5的輸入(導體12或導體13)上。對於SAR ADC傳遞函數的對應於圖3的左側的第一半部來說，減去INL誤差以校正實際INL誤差，且對於INL傳遞函數的對應於圖3的右側的另一半部來說，添加誤差量以校正實際INL誤差。(注意，可顛倒INL曲線的S形的極性，在這種情況下還將必須顛倒上文提及的INL誤差的減去及添加)。在SAR邏輯18已做出最初5位決策之後，INL解碼器18A被激活且解碼(舉例來說)5個最高有效位決策的MSB位結果，且使用所述信息來確定需要響應於來自由表I表示的查找表的信息而做出的INL誤差校正的極性及量。接著，INL解碼器18A實際上相應地接通各種校正電容器，以便將適當量的遞增INL誤差電荷(及電壓)疊加在導體12或導體13上。因此，在允許導體12或導體13上的所得電壓穩定之後，SAR邏輯18繼續執行SARADC轉換算法。輸出邏輯電路27接收來自SAR邏輯18的數字輸出代碼信號25且將其轉換成所要的格式，例如，串行格式、並行格式等等。如先前所提及，在ー些CDAC中使用「動態誤差校正電容器」來校正由信號電壓穩定問題引起的動態誤差。(動態誤差可在位決策中的任一者期間被引入。通常，最高有效位是引入最多動態誤差且需要最多穩定時間的地方。)如果此類動態誤差校正電容器存在，那麼應在SAR邏輯18中利用此類動態誤差校正電容器中的最後ー者之前應用本發明的INL校正。應在本發明的至少ー個誤差校正位操作之前執行動態誤差校正操作，使得如果在轉換期間引入任何額外誤差，那麼可補償所述誤差。如先前提及，INL解碼器18A可包括硬接線查找表(其包括在以下展示的表I中指示的信息)，且可包括用於存取查找表I的常規多路復用或尋址電路。在表I中，最初5個MSB決策位是最初5個MSB位決策的結果(從結果00000開始)。位決策結果00000表示圖3中展示的水平軸上的「輸入電壓範圍」值的經正規化-1. 0000經正規化值。類似地，位決策結果11111表示圖3中的水平軸上的「輸入電壓範圍」的經正規化I. 0000值。
可通過簡單地調整查找表以選擇塊IlB與7B中的INL校正電容器的各種組合來提供用於各種輸入電壓範圍的INL調整(經正規化)校正水平。可提供額外的INL校正電容器(即，圖5中展示的4個以上的校正電容器)以允許對較大範圍的參考電壓的較大INL誤差進行校正。當較大的輸入電壓被施加到ADC SAR 10的輸入時，這是有幫助的。通常，輸入電壓越高，INL誤差將越大，因為INL誤差的量值是輸入電壓的平方律函數。舉例來說，如果輸入信號範圍為±10伏特，那麼用於所述SAR ADC的最大INL誤差將為8LSB。使用圖6中展示的12個INL校正電容器的配置可校正多達8LSB的INL誤差。然而，如果輸入信號的範圍減小到±5伏特(輸入範圍已減小一半)，那麼這具有使INL誤差範圍減小為原來的四分之一的作用。接著，8LSB的INL誤差範圍減小到2LSB。在所述情形中，圖6中展示的具有電容4C及2C的校正電容器對於INL校正是不需要的。因此，在此情形中，可調整表I以僅使用較低值INL校正電容器。然而，優選地，將較高值的INL校正電容器包括在塊IlB及7B中，以允許針對最差的可能的所期望INL誤差而調整表I。
權利要求
1.ー種包括逐次逼近寄存器SAR模擬/數字轉換器ADC的裝置，所述逐次逼近寄存器SAR模擬/數字轉換器ADC包含 第一電容器數字/模擬轉換器CDAC，其經連接以接收第一模擬輸入信號且包括各自具有耦合到第一導體的第一端子的多個電容器； 第一校正電容器電路，其包括具有稱合到所述第一導體的第一端子的校正電容器； 比較器，其具有耦合到所述第一導體的第一輸入； 逐次逼近寄存器邏輯電路，其具有耦合到所述比較器的輸出的輸入且還具有第一輸出總線，所述第一輸出總線經耦合以分別控制耦合到所述第一電容器數字/模擬轉換器的所述電容器的第二端子的多個開關，以選擇性地將所述第一電容器數字/模擬轉換器的所述電容器的所述第二端子耦合到第一參考電壓或第二參考電壓，所述逐次逼近寄存器邏輯電路產生表示所述第一模擬輸入信號的數位訊號；及 解碼器電路，其具有第一輸出總線，所述第一輸出總線經耦合以控制耦合到所述校正電容器的第二端子的開關響應於所存儲的積分非線性度INL誤差信息而選擇性地將所述校正電容器的所述第二端子耦合到所述第一參考電壓或第三參考電壓，以便校正所述模擬/數字轉換器的傳遞特性中的積分非線性度誤差。
2.根據權利要求I所述的裝置，其中所述第一校正電容器電路包括多個所述校正電容器，且其中所述解碼器電路的所述第一輸出總線經耦合以控制分別耦合到所述第一校正電容器電路的所述校正電容器的第二端子的多個開關。
3.根據權利要求2所述的裝置，其包括第二電容器數字/模擬轉換器，所述第二電容器數字/摸擬轉換器接收第二模擬輸入信號且包括各自具有耦合到第二導體的第一端子的多個電容器，所述第二導體耦合到所述比較器的第二輸入，所述轉換器還包括第二校正電容器電路，所述第二校正電容器電路包括各自具有耦合到所述第二導體的第一端子的多個校正電容器，其中所述逐次逼近寄存器邏輯電路具有第二輸出總線，所述第二輸出總線經耦合以分別控制耦合到所述第二電容器數字/摸擬轉換器的所述電容器的第二端子的多個開關，以選擇性地將所述第二電容器數字/模擬轉換器的所述電容器的所述第二端子耦合到所述第一參考電壓或所述第二參考電壓，其中所述解碼器電路具有第二輸出總線，所述第二輸出總線經耦合以控制耦合到所述第二校正電容器電路的所述校正電容器的所述第二端子的多個開關響應於所述所存儲的積分非線性度誤差信息而選擇性地將所述第二校正電容器電路的所述校正電容器的所述第二端子耦合到所述第一參考電壓或所述第三參考電壓，其中所述逐次逼近寄存器邏輯電路產生用於表示所述第一模擬輸入信號與所述第二模擬輸入信號之間的差異的所述數位訊號。
4.根據權利要求3所述的裝置，其中所述第一及第ニ校正電容器電路中的每ー者包括6個校正電容器。
5.根據權利要求4所述的裝置，其中所述第一導體通過第三導體及耦合在所述第一導體與所述第三導體之間的第一縮放電容器來耦合到所述第一校正電容器電路的所述電容器的所述第一端子及所述比較器的所述第一輸入，且其中所述第二導體通過第四導體及耦合在所述第二導體與所述第四導體之間的第二縮放電容器來耦合到所述第二校正電容器電路的所述電容器的所述第一端子及所述比較器的所述第二輸入。
6.根據權利要求I所述的裝置，其中由所述逐次逼近寄存器邏輯做出的預定數目個初始位決策的結果被所述解碼器用來存取查找表，以確定所述校正電容器中的哪ー些將被選擇性地耦合到所述第三參考電壓。
7.根據權利要求6所述的裝置，其中所述查找表存儲以統計方式確定的積分非線性度校正信息。
8.一種用於降低逐次逼近寄存器SAR模擬/數字轉換器ADC中的積分非線性度誤差的 方法，所述逐次逼近寄存器SAR模擬/數字轉換器ADC包括 電容器數字/模擬轉換器CDAC，其接收模擬輸入信號，包括各自具有耦合到第一導體的第一端子的多個電容器， 比較器，其具有耦合到所述第一導體的第一輸入；及 逐次逼近寄存器SAR邏輯電路，其具有耦合到所述比較器的輸出的輸入且還具有第一輸出總線，所述第一輸出總線經耦合以分別控制耦合到所述電容器數字/模擬轉換器的所述電容器的第二端子的多個開關，以選擇性地將所述第二端子耦合到第一參考電壓或第二參考電壓，所述逐次逼近寄存器邏輯電路產生表示所述輸入信號的數位訊號； 所述方法包含 提供所存儲的積分非線性度誤差信息； 將校正電容器電路中的多個校正電容器中的姆ー者的第一端子稱合到所述第一導體；及 控制耦合到所述校正電容器中的每ー者的第二端子的開關響應於所述所存儲的非線性度校正誤差信息而選擇性地將所述校正電容器的第二端子分別耦合到所述第一參考電壓或第三參考電壓，以校正所述逐次逼近寄存器模擬/數字轉換器的傳遞函數中的非線性度誤差。
9.根據權利要求8所述的方法，其包括利用由所述逐次逼近寄存器邏輯電路做出的預定數目個初始位決策的結果來存取查找表，以確定所述校正電容器中的哪ー些將被選擇性地耦合到所述第三參考電壓。
10.根據權利要求9所述的方法，其包括在所述查找表中存儲以統計方式確定的積分非線性度誤差信息。
11.根據權利要求10所述的方法，其中所述積分非線性度誤差主要由所述電容器數字/模擬轉換器的所述電容器的電壓係數引起，所述方法包括通過從用於所述逐次逼近寄存器模擬/數字轉換器的理想傳遞函數中減去用於所述逐次逼近寄存器模擬/數字轉換器的實際傳遞函數來確定所述積分非線性度誤差。
12.根據權利要求11所述的方法，其包括通過具有經耦合以接收數字縮放信號的輸入的數字/模擬轉換器來產生所述第三參考電壓。
13.一種用於降低逐次逼近寄存器SAR模擬/數字轉換器ADC中的積分非線性度誤差的電路，所述逐次逼近寄存器SAR模擬/數字轉換器ADC包括 電容器數字/模擬轉換器CDAC，其接收模擬輸入信號，包括各自具有耦合到第一導體的第一端子的多個電容器， 比較器，其具有耦合到所述第一導體的第一輸入，及 逐次逼近寄存器SAR邏輯電路，其具有耦合到所述比較器的輸出的輸入且還具有第一輸出總線，所述第一輸出總線經耦合以分別控制耦合到所述電容器數字/模擬轉換器的所述電容器的第二端子的多個開關，以選擇性地將所述第二端子耦合到第一參考電壓或第二參考電壓，所述逐次逼近寄存器邏輯電路產生表示所述輸入信號的數位訊號； 所述電路包含 第一校正電容器構件，其用於將校正電容器電路中的多個校正電容器中的姆ー者的第一端子耦合到所述第一導體； 用於存儲積分非線性度誤差信息的構件；及 用於控制耦合到所述校正電容器中的每ー者的第二端子的開關響應於所述所存儲的積分非線性度誤差信息而選擇性地將所述校正電容器的第二端子分別耦合到所述第一參 考電壓或第三參考電壓以校正所述逐次逼近寄存器模擬/數字轉換器的傳遞函數中的積分非線性誤差的構件。
全文摘要
通過提供各自具有連接到導體(13)的第一端子的校正電容器(HB)來降低逐次逼近寄存器SAR模擬/數字轉換器ADC(10)中的積分非線性度INL誤差，所述導體(13)還連接到CDAC(HA)的電容器的一個端子且連接到所述SAR ADC的比較器(5)的輸入。利用所存儲的INL誤差信息(18A)來控制耦合到所述校正電容器的第二端子的開關以響應於所述所存儲的INL誤差信息而選擇性地將所述第二端子耦合到接地電壓(GND)或參考電壓(VREF)，以便降低所述INL誤差。
文檔編號H03M1/38GK102859882SQ201080066077
公開日2013年1月2日 申請日期2010年12月23日 優先權日2010年4月22日
發明者麥可·D·斯內德克 申請人:德州儀器公司