佔空比調整電路的製作方法

2023-05-25 04:17:16

佔空比調整電路的製作方法
【專利摘要】一種佔空比調整電路包括：時鐘信號輸入節點；時鐘信號輸出節點；與時鐘信號輸入節點耦合的控制電壓電路；以及第一反相器，其被配置為接收包括在時鐘信號輸入節點處接收的輸入時鐘信號和從控制電壓產生電路接收的控制電壓的總和的反相器輸入信號，並在時鐘信號輸出節點處將輸出時鐘信號輸出，其中，控制電壓的變化被配置為改變輸出時鐘信號的佔空比。
【專利說明】佔空比調整電路

【技術領域】
[0001] 本發明一般涉及計算機硬體的領域，更具體地，涉及用於在計算機硬體系統中調 整時鐘信號的佔空比的電路。

【背景技術】
[0002] 電子和計算系統採用時鐘信號來控制該系統的各種組件的定時，諸如數據發送 器。現代電子系統要求以非常高的速度運轉的時鐘電路。例如，計算機之間的高速輸入/輸 出鏈路必須符合發送器速度超過每秒20吉比特的標準。以這樣的速度，控制電子系統的組 件的時鐘信號的佔空比是非常重要的。時鐘信號的佔空比是指時鐘信號呈現例如邏輯高的 第一邏輯狀態的時間量與該時鐘信號呈現例如邏輯低的第二邏輯狀態的時間量的比值。如 果時鐘信號呈現第一邏輯狀態的時間量與該時鐘信號呈現第二邏輯狀態的時間量相等，則 時鐘信號呈現50%的佔空比。佔空比失真是特定時鐘信號呈現的相對期望佔空比的變化。 時鐘信號的佔空比失真可導致高速電子系統的性能衰退，因為許多現代電子系統要求精確 的時鐘信號以用於正常運行。例如，在高速數據傳輸系統中，如果數據在時鐘的兩個半周期 上都傳輸，則任何時鐘佔空比失真都會直接影響數據眼擴展度（data eye opening)，並因 此影響整個系統的可靠性。
[0003] 對於使用時鐘信號的上升沿和下降沿兩者用於定時的系統，非最優的時鐘信號佔 空比可能要求將時鐘信號設置在更低的時鐘頻率，降低系統性能。例如，僅5%的佔空比誤 差（例如，從50%到45% )可能要求系統時鐘以降低多達10%的最大速度運行，造成對系 統性能的重大影響。多相時鐘系統通常要求對稱波形，其典型地被期望以50%的佔空比運 行。然而，其它應用可能要求不同於50%的佔空比。非50%佔空比的一個使用是在使用脈 衝模式鎖存而不是邊沿鎖存的數字時鐘中，以便減少與鎖存器相關聯的建立-保持開銷。 實際的佔空比通常不具有精確的期望值。即使時鐘信號在系統中的某些點具有所要求的佔 空比（例如，在片上壓控振蕩器的輸出處），佔空比也會偏離所要求的百分比，因為時鐘信 號被緩存並分布在整個晶片上。


【發明內容】

[0004] 在一個方面，一種佔空比調整電路包括：時鐘信號輸入節點；時鐘信號輸出節點； 與時鐘信號輸入節點耦合的控制電壓產生電路；以及第一反相器，所述第一反相器被配置 為接收包括在時鐘信號輸入節點處接收的輸入時鐘信號和從控制電壓產生電路接收的控 制電壓的總和的反相器輸入信號，並在時鐘信號輸出節點處將輸出時鐘信號輸出，其中控 制電壓的變化被配置為改變輸出時鐘信號的佔空比。
[0005] 在另一個方面，一種用於由包括第一反相器的佔空比調整電路調整時鐘信號的佔 空比的方法包括：在時鐘信號輸入處接收輸入時鐘信號；從控制電壓產生電路接收控制電 壓；將輸入時鐘信號和控制電壓的總和輸入到第一反相器的輸入；在第一反相器的時鐘信 號輸出處將輸出時鐘信號輸出；以及由控制電壓產生電路改變控制電壓以改變輸出時鐘信 號的佔空比。
[0006] 其它特徵通過本示例性實施例的技術來實現。其它實施例在此被詳細描述並被認 為是權利要求的一部分。為了更好地理解示例性實施例的特徵，參照說明書和附圖。

【專利附圖】

【附圖說明】
[0007] 現在參照附圖，其中，圖中的相同元件的編號相同：
[0008] 圖1是不出佔空比調整電路的實施例的電路圖；
[0009] 圖2是示出具有差分增量（δ )電壓產生器的差分佔空比調整電路的實施例的電 路圖；
[0010] 圖3是示出用於時鐘佔空比的閉環調整的方法的實施例的流程圖；
[0011] 圖4是不出對於不例佔空比調整電路，佔空比隨著時間變化的實施例的圖；
[0012] 圖5是示出對於示例佔空比調整電路，佔空比失真相對輸入電流設置的實施例的 圖。

【具體實施方式】
[0013] 提供了佔空比調整電路和操作佔空比調整電路的方法的實施例，以下詳細討論示 例性實施例。時鐘信號可被輸入到用於佔空比恢復和清零的電路中，該電路基於具有電阻 反饋的交流（AC)耦合反相器。電阻反饋將反相器偏置在反相器的分界點（trip point) (VMP)，該分界點是用於在反相器輸出處輸出具有大約50%佔空比的時鐘信號的平衡狀 態。佔空比的進一步控制和調整通過在反相器輸入處將控制電壓（V_ tMl)添加到時鐘信號 上實現。V_tMl等於Vtaip加上增量電壓（δ V)。δ V的變化允許在反相器輸出處的時鐘信 號的佔空比在一定範圍內變化，以使得佔空比可根據需要進行調整以滿足系統要求。佔空 比調整電路是閉環系統；即，δV可以基於在反相器輸出處的時鐘信號的佔空比的測量來 改變，以便將輸出時鐘信號的佔空比維持在用於系統的目標佔空比。
[0014] V_tMl (即，Vtaip+ δ V)可使用任何適當的電路來產生和改變。在某些實施例中，Vtaip 可源自與佔空比調整電路中的主反相器基本相同的控制電壓反相器。控制電壓反相器可被 偏置在vtaip，以便在控制電壓輸入處將V tHp提供給主反相器。δ V包括被添加到νωρ上的 可編程偏移電壓。在某些實施例中，SV可由可編程電流源/電流吸收器產生。在其它實 施例中，δV產生器可包括在某些實施例中與電阻器串聯的可變電流源（諸如電流數模轉 換器）；可變電流源輸出的調整產生橫跨電阻器的SV。進一步地，在包括差分佔空比調整 電路的實施例中，可產生兩個v_ trol電壓：Vtaip+ δ V和νωρ- δ V。
[0015] 圖1是不出佔空比調整電路100的實施例的電路圖。佔空比調整電路100包括時 鍾輸入101、控制電壓輸入102、控制電壓電阻器103、電容器104、反相器輸入節點105、反 相器106、反饋電阻器107以及時鐘輸出108。控制電壓輸入102向反相器輸入節點105提 供等於V tHp+ δ V的V_tMl，其中V_tMl被添加到從時鐘輸入101接收的時鐘信號上，並被提 供給反相器106。在時鐘輸出108處的輸出時鐘信號的佔空比可被V_ tMl的變化改變，這 通過δ V的變化完成。任何適當的電路可用於改變δ V。δ V的變化可通過閉環控制執行； 艮Ρ，δν可基於所觀測的在時鐘輸出108處的輸出時鐘信號的佔空比改變，以將輸出時鐘信 號維持在包括佔空比調整電路100的系統所要求的目標佔空比上。該SV的閉環調整可通 過任何適當的邏輯執行。
[0016] 圖2是示出包括差分δν產生器的差分佔空比調整電路200的實施例的電路 圖。佔空比調整電路在時鐘輸出229和231處輸出差分時鐘信號。佔空比調整電路200 從可變電流源201接收輸入電流。來自可變電流源201的輸入電流經由ρ型場效應晶體 管（pFET) 202和η型場效應電晶體219提供給一對差分δ V產生器。第一 δ V產生器包 括pFET 206和207、電阻器210和η型場效應電晶體（nFET) 208和209,並經由nFET 216 接地，經由pFET 204連接到Vdd電源203。第二δν產生器包括PFET 211和212、電阻器 215和η型場效應電晶體（nFET) 213和214,並經由nFET 217接地，經由pFET 205連接到 Vdd電源203。pFET 206/207和nFET 208/209用作第一 δ V產生器的符號選擇電晶體。類 似地，pFET 211/212和nFET213/214用作第二δ V產生器的符號選擇電晶體。如果電晶體 206/211和209/214導通，而電晶體207/212和208/213截止，則橫跨電阻器210的電壓等 於+ δ V，橫跨電阻器215的電壓等於-δ V。同樣，如果電晶體207/212和208/213導通，而 電晶體206/211和209/214截止，則橫跨電阻器210的電壓等於-δ V，橫跨電阻器215的 電壓等於+ δ V。VtHp由控制電壓反相器218提供，該控制電壓反相器218是被選擇以使得 其具有與反相器223和225基本相同的V tHp的反相器。如上所述取決於各種電晶體的狀態 而等於VtHp+ δ V或VtHp- δ V的第一 V_tMl經由電阻器220被提供給反相器223的輸入，其 中，第一 V_tMl被添加到經由電容器226提供的第一時鐘輸入信號228上。如上所述也取 決於各種電晶體的狀態而等於V tHp- δ V或VtHp+ δ V的第二V_tMl經由電阻器221被提供 給反相器225的輸入，其中，第二V_tMl被添加到經由電容器227提供的第二時鐘輸入信號 230上。反饋電阻器222跨接在反相器223上，反饋電阻器224跨接在反相器225上。由反 相器223和225在時鐘輸出229和231處輸出的時鐘信號是差分輸出時鐘信號。可變電流 源201可根據所觀測的在時鐘輸出229和231處的差分輸出時鐘信號的佔空比來控制，以 滿足用於包括佔空比調整電路200的系統的目標佔空比；差分輸出時鐘信號的佔空比可同 時被調整以具有基本上相同的佔空比。用於基於所觀測的在時鐘輸出229和231處的佔空 比的+ δ V和一δ V的閉環調整的可變電流源201的控制可通過任何適當的邏輯執行。
[0017] 圖3是示出用於時鐘佔空比的閉環調整的方法300的實施例的流程圖。方法300 可在任何適當的邏輯中結合諸如圖1的佔空比調整電路100或圖2的佔空比調整電路200 的佔空比調整電路實施。首先，在方框301，等於V tHp+ δ V的V_tMl被添加到在具有電阻反 饋環路（例如，圖1的反饋電阻107或者圖2的反饋電阻222或224)的反相器（例如，圖 1的反相器106或者圖2的反相器223或225)的輸入處的輸入時鐘信號上。然後，在圖3 的方框302,確定在反相器的輸出處的輸出時鐘信號的佔空比。然後，在方框303中，該輸出 時鐘信號的佔空比與用於包括佔空比調整電路的系統的目標時鐘佔空比進行比較。然後， 流程進行到方框304,其中，δν被改變以滿足在反相器輸出處的目標時鐘佔空比。δν可 通過任何適當的電路以任何適當的方式改變。
[0018] 圖4是不出佔空比隨著時間變化的實例的圖400,其不出了佔空比可被不例佔空 比調整電路改變的有效範圍。線401示出了上升的佔空比調整的範圍，線402示出了向下 的佔空比調整的範圍。雖然整個範圍的佔空比調整（即，從0%到100%)可能不能通過 S V的調整來進行，但是在某些實施例中，佔空比可有效地從大約45%調整到大約55%，這 足以滿足用於許多計算系統的目標佔空比要求。圖5示出了表示對於示例佔空比調整電 路，佔空比失真（DCD，以微微秒）相對輸入電流（S卩，為產生δ V而提供的電流）的例子的 圖500。佔空比失真是特定的時鐘信號相對目標佔空比表現出的變化。如圖5所示，DCD可 通過提供適當的輸入電流而被設置為零，從而在佔空比調整電路的反相器輸出處實現目標 佔空比。
[0019] 示例性實施例的技術效果和益處包括時鐘佔空比在一定取值範圍內的變化以實 現和維持用於電子系統的目標佔空比。
[0020] 在此使用的術語僅僅為了描述特定實施例的目的，而並不意圖限制本發明。如在 此所使用的，單數形式"一"、"一個"和"該"也意圖包括複數形式，除非上下文清楚地指示 相反的情況。將進一步理解的是術語"包括"和/或"包含"在本說明書中使用時指明存在 所陳述的特徵、整數、步驟、操作、元件和/或部件，但不排除存在或增加一個或多個其它特 徵、整數、步驟、操作、元件、部件和/或其組合。
[0021] 在下面的權利要求中的所有裝置或步驟加功能元件的相應結構、材料、動作和等 同意圖包括任何用於結合其它明確要求保護的元件執行功能的結構、材料或動作。已提供 本發明的描述以用於說明和描述的目的，但並不意味著窮盡或者以所公開的形式來限制本 發明。在不脫離本發明的範圍和精神的情況下，許多修改和變形對於本領域技術人員將是 明顯的。為了最好地解釋本發明的原理和實際應用，已選擇並描述了實施例，這些實施例使 得本領域技術人員能夠理解本發明以用於具有與所考慮的特定應用相適宜的各種修改的 各種實施例。
【權利要求】
1. 一種佔空比調整電路，包括： 時鐘信號輸入節點； 時鐘信號輸出節點； 與所述時鐘信號輸入節點耦合的控制電壓產生電路；以及 第一反相器，其被配置為接收反相器輸入信號，其中所述反相器輸入信號包括在所述 時鐘信號輸入節點處接收的輸入時鐘信號和從所述控制電壓產生電路接收的控制電壓的 總和，並被配置為在所述時鐘信號輸出節點將輸出時鐘信號輸出，其中，所述控制電壓的變 化被配置為改變所述輸出時鐘信號的佔空比。
2. 根據權利要求1所述的佔空比調整電路，還包括：與所述第一反相器並聯連接的反 饋電阻器。
3. 根據權利要求1所述的佔空比調整電路，還包括：在時鐘信號輸入和所述第一反相 器之間串聯的電容器。
4. 根據權利要求1所述的佔空比調整電路，其中，所述控制電壓等於所述第一反相器 的分界電壓加上增量電壓，所述控制電壓的變化包括所述增量電壓的變化。
5. 根據權利要求4所述的佔空比調整電路，其中，所述控制電壓產生電路包括被偏置 在所述分界電壓的第二反相器。
6. 根據權利要求4所述的佔空比調整電路，其中，所述控制電壓產生電路包括與電阻 器串聯的可變電流源，所述增量電壓由所述可變電流源改變。
7. 根據權利要求6所述的佔空比調整電路，其中，所述可變電流源包括電流數模轉換 器。
8. 根據權利要求4所述的佔空比調整電路，其中，所述控制電壓產生電路包括可編程 電流源/電流吸收器，其被配置為輸出所述增量電壓。
9. 根據權利要求4所述的佔空比調整電路，其中，所述佔空比調整電路包括差分佔空 比調整電路，其中，所述控制電壓產生電路被配置為產生正的增量電壓和負的增量電壓，並 還被配置為向所述第一反相器輸出等於所述分界電壓加上所述增量電壓的第一控制電壓， 以及向第三反相器輸出等於所述分界電壓減去所述增量電壓的第二控制電壓。
10. 根據權利要求1所述的佔空比調整電路，其中，所述控制電壓的變化包括基於所述 輸出時鐘信號的佔空比的所述控制電壓的閉環調整，以滿足目標佔空比。
11. 一種用於由佔空比調整電路調整時鐘信號的佔空比的方法，其中所述佔空比調整 電路包括第一反相器，所述方法包括： 在時鐘信號輸入處接收輸入時鐘信號； 從控制電壓產生電路接收控制電壓； 將所述輸入時鐘信號和所述控制電壓的總和輸入到所述第一反相器的輸入； 在所述第一反相器的時鐘信號輸出處將輸出時鐘信號輸出；以及 由所述控制電壓產生電路改變所述控制電壓以改變所述輸出時鐘信號的佔空比。
12. 根據權利要求11所述的方法，其中，所述佔空比調整電路還包括：與所述第一反相 器並聯連接的反饋電阻器。
13. 根據權利要求11所述的方法，其中，所述佔空比調整電路還包括：在所述時鐘信號 輸入和所述第一反相器之間串聯的電容器。
14. 根據權利要求11所述的方法，其中，所述控制電壓等於所述第一反相器的分界電 壓加上增量電壓，所述控制電壓的變化包括所述增量電壓的變化。
15. 根據權利要求14所述的方法，其中，所述控制電壓產生電路包括被偏置在所述分 界電壓的第二反相器。
16. 根據權利要求14所述的方法，其中，所述控制電壓產生電路包括與電阻器串聯的 可變電流源，所述增量電壓由所述可變電流源改變。
17. 根據權利要求16所述的方法，其中，所述可變電流源包括電流數模轉換器。
18. 根據權利要求14所述的方法，其中，所述控制電壓產生電路包括可編程電流源/電 流吸收器，其被配置為輸出所述增量電壓。
19. 根據權利要求14所述的方法，其中，所述佔空比調整電路包括差分佔空比調整電 路，所述方法還包括： 由所述控制電壓產生電路產生正的增量電壓和負的增量電壓；向所述第一反相器輸出 等於所述分界電壓加上所述增量電壓的第一控制電壓；以及向第三反相器輸出等於所述分 界電壓減去所述增量電壓的第二控制電壓。
20. 根據權利要求11所述的方法，其中，改變所述控制電壓包括：基於所述輸出時鐘信 號的佔空比，閉環調整所述控制電壓，以滿足目標佔空比。
【文檔編號】H03K3/017GK104094524SQ201380008073
【公開日】2014年10月8日 申請日期:2013年1月15日 優先權日:2012年2月7日
【發明者】J·赫特勒, C·I·曼諾菲, T·H·託伊福爾 申請人:國際商業機器公司