高解析度小面積數模轉換電路的製作方法

2023-05-13 21:04:56

專利名稱：高解析度小面積數模轉換電路的製作方法
技術領域：
本發明涉及一種數模轉換電路，尤其涉及一種高解析度小面積數模轉 換電路。
背景技術：
在通用數模轉換電路設計中電阻串是一種常用的方式，無論如何隨著
數模轉換位數(即解析度)增加，電阻串的電阻數目以2N ( N是數模轉 換電路的位數)的比率增加。這不僅將消耗大量的半導體面積，也要求 非常小的電流源。因此傳統的電阻串僅適應於最高10位的數模轉換電路。 為解決這一問題，有一些新型數模轉換電路結構被發明，例如兩級電 阻串和放大器分別為高位和低位的數模轉換電路。這種結構的數模轉換電 路能大幅減少所需的電阻串電阻數到2*2N/2個，也因此能對高解析度應用 獲得小的半導體面積。但是由於放大器固有的匹配誤差，這種結構有嚴重 的INL/DNL (積分非線性"效分非線性)性能惡化。事實上一個12位的這 種結構的數模轉換電路只能得到十幾LSB (Least Significant bit，最低比 特位)的INL/DNL。並且由於這種結構需要兩個或更多的放大器，因而實 際的半導體面積也會受到限制。

發明內容
本發明所要解決的技術問題是提供一種高解析度、小面積的數模轉換 電路。
本發明為解決上述技術問題而採用的技術方案是提供一種高解析度 小面積數模轉換電路，用以輸入N(N為大於零的整數)位數字碼以獲得 一模擬電壓，其包括電流源，提供一電流；高位電阻串，其第一端連接 於該電流源，該高位電阻串包括依次串聯的2M (M為大於零的整數)個
4單元電阻器，並輸出2M個電壓信號；高位解碼單元，以M位數字碼對該 高位電阻串所輸出的電壓信號解碼，以輸出一模擬電壓；低位電阻網絡， 其第一端連接於該高位電阻串的第二端，低位電阻網絡的第二端接地，該 低位電阻網絡包括(N-M+2)個並聯的一系列電阻器，該系列電阻器的阻 值成等比例遞增，其中第2個電阻至第(N-M+2 )個電阻分別串聯一開關， 共計(N-M+1)個開關；低位解碼單元，其接收(N-M)位數字碼，根據 (N-M)位數字碼控制低位電阻網絡中的(N-M+1 )個開關的導通和斷開， 使該低位電阻網絡具有不同的阻值；以及一放大器，用以放大該模擬電壓。
上述的高解析度小面積數模轉換電路中，低位解碼單元包括一線性化 轉換表，該低位解碼單元根據該線性化轉換表將所述(N-M)位數字碼轉 換為控制所述(N-M+1)個開關的一組線性化開關碼。
上述的高解析度小面積數模轉換電路中，(N-M+1 )個開關的原始開 關碼對應一階數為2^M+"原始電阻序列，而該線性化轉換表中，該組線 性化開關碼對應一階數為2'w-M'的線性化電阻序列，其中該線性化電阻序 列是由該原始電阻序列經線性化而獲得的。
上述的高解析度小面積數模轉換電路中，單元電阻器的阻值為R，而 在該低位電阻網絡中的該系列電阻器的阻值分別2R，22R, 24R 2(關+2)R
上述的高解析度小面積數模轉換電路中，該高位電阻串的2M個單元
電阻器分別組成2m個子電阻串，每個子電阻串包括2M-m個單元電阻器，
並輸出2M-m個電壓信號，其中m為大於零的整數。
上述的高解析度小面積數模轉換電路中，該高位解碼單元包括2m個
子解碼電路、以及一主解碼電路；各子解碼電路以(M-m)位數字碼對各 子電阻串所輸出的電壓信號解碼，並分別輸出一模擬分壓，各主解碼電路 以m位數字碼對各模擬分壓解碼，並輸出所述模擬電壓。
上述的高解析度小面積數模轉換電路中，當N為奇數時， M=((N+1)/2+1)，當N為偶數時，M=N/2+2。
上述的高解析度小面積數模轉換電路中，N=12~24。
本發明由於釆用以上技術方案，使之相比目前現有的數模轉換電路結構，具有如下優點
1、相比傳統的電阻串，在相同的解析度下，本發明需要更少的單元 電阻(2N vs2M+(2+4+8+...+2(N-M+2)))，因此有更小的半導體面積；並且 本發明能夠達到更高的解析度(高於12位)；
2 、相比已有的兩級電阻串和放大器分別為高位和低位的數模轉換 電路十幾LSB的INL/DNL誤差，本發明無疑具有更好的INL/DNL(+/-1 LSB)性能。


為讓本發明的上述目的、特徵和優點能更明顯易懂，以下結合附圖對 本發明的具體實施方式
作詳細說明，其中
圖1是本發明數模轉換電路的整體結構示意圖。
圖2是圖1中高位電阻串及主解碼電路一個實施例的結構示意圖。
圖3是圖1中高位電阻串的子電阻串及子解碼電路一個實施例的電路 示意圖。
圖4是圖1中低位電阻網絡一個實施例的電路圖。 圖5是圖1中低位解碼單元一個實施例的結構框圖。 圖6是表示本發明的低位解碼單元的線性化轉換原理的編碼及對應電 阻數值列表。
具體實施例方式
首先請參閱圖1所示，本發明的高解析度小面積數模轉換電路100 適於構成高解析度(例如12位以上)的數模轉換器，此數模轉換電路100 包括電流源10、高位電阻串20、高位解碼單元30、低位電阻網絡40、 低位解碼單元50及放大器60。電流源10例如是一恆流源，其提供一約 為10uA的電流l。高位電阻串20的第一端連接於電流源10，低位電阻 網絡40的第一端連接於該高位電阻串20的第二端，低位電阻網絡的第 二端接地(Gnd)。在後面的敘述中，設數模轉換器的位數為N,高位電 阻串的位數為M， N，M均為大於零的整數。低位電阻網絡的位數為(N畫M+1 )。
高位電阻串20包括依次串聯的2M個單元電阻器，其阻值為R,因此 從高位電阻串20可輸出2M階的電壓信號，亦即，此高位電阻串20具有 M位數字解析度。高位解碼單元30連接於高位電阻串20，並以M位高 位數字碼對高位電阻串20所輸出的電壓信號解碼，以輸出一模擬電壓 Vo，具體地說，以M位高位數字碼產生2M種排列，以從高位電阻串20 所提供2M階的電壓中選擇一個，作為模擬電壓Vo。舉例來說，N=15， M=9， 2M=512，因此高位數字碼共計9位。考慮到位數較多，將此高位 電阻串的2M個單元電阻器分別組成2m個子電阻串，其中m為大於零的 整數。每個子電阻串包括2M-m個單元電阻器，當M=9時，m可介於3~6 之間。在本實施例中，m=4。
圖2是高位電阻串及主解碼電路一個實施例的結構示意圖。圖3是高 位電阻串的子電阻串及子解碼電路一個實施例的電路示意圖。請參閱圖 2~3所示，高位電阻串20包含24=16個依次串聯的子電阻串21，各子 電阻串21與其對應的一子解碼電路32 (參見圖3)配合，可輸出模擬分 壓Vout15 VoutO。這些模擬分壓Vout15 VoutO輸入至主解碼電路31。 在主解碼電路31中，以m=4位數字碼D14-D11對模擬分壓 Vout15 VoutO解碼，即從中選擇一模擬分壓作為模擬電壓Vout輸出。 請參閱圖3所示，各子電阻串21又分別包含29/4=32個單元電阻器，自 每個單元電阻器的一端引出一電壓輸入至其對應的一子解碼電路32。在 子解碼電路32中，以(M-m)-5位數字碼D10~ D6對電壓V31 V0解碼， 從中選擇一電壓作為模擬分壓Voutn輸出。
請回到圖1所示，模擬電壓Vout輸出至放大器60,用以放大此模擬 電壓Vout。
低位電阻網絡40包括(N-M+2)個並聯的一系列電阻，該系列電阻 器的阻值成等比例遞增，其中第2個電阻器至第(N-M+2)個電阻器分別 串聯一開關，共計(N-M+1 )個開關。在一個實施例中，該系列電阻器的 阻值分別2R，22R， 24R...2(N—M+2)R。這些開關用以控制各阻值的電阻器是 否並聯入低位電阻網絡中。根據這些開關的變化，低位電阻網絡40可產生共2^M+"階的等效電阻，在此稱之為原始電阻序列。如果我們把這
2^-M+"階線性化處理成2(",階， 一個等效的2(N—M)階的阻值在R到2R 的電阻序列將被得到，在此稱之為線性化電阻序列。低位電阻網絡40被 作為M位高位數模轉換的偏置，這樣我們在放大器60的輸入端得到一 個N=M+(N-M)位的數模轉換電壓值。低位解碼單元50,將接收(N-M) 位數字碼，根據(N-M)位數字碼控制低位電阻網絡中的(N-M+1 )個開 關的導通和斷開，使該低位電阻網絡具有不同的阻值。具體地說，該低位 解碼單元50包括一線性化轉換表51,低位解碼單元50根據線性化轉換 表51將(N-M)位數字碼轉換為控制(N-M+1 )個開關的一組線性化開 關碼。其中若將(N-M+1 )個開關的狀態視為一組原始開關碼，該原始開 關碼對應上述階數為2^-M+"原始電阻序列，而該線性化轉換表中，該組 線性化開關碼對應上述階數為2 (N—M)的線性化電阻序列。
下面舉一實際的例子詳細描述上述低位電阻網絡40及低位解碼單元 50的結構及原理。圖4是低位電阻網絡一個實施例的電路圖。圖5是圖 1中低位解碼單元一個實施例的結構框圖。請參閱圖4及圖5所示，低位 電阻網絡40包括(N-M+2) =15-9+2=8個並聯的一系列電阻器，阻值分 別為2R,4R,8R，…，256R。而阻值為4R，8R，...，256R的電阻器分別串聯一 開關，因此共計(N-M+1戶7個開關j艮據控制這些開關的一組開關碼C6-CO的變化，將可產生2(N-M+1)=128階電阻序列，圖6示出其中的128階 歸一化((R 2R)/R)的原始電阻序列R0~ R127，分別對應從"OOOOOOO"
到"iiiiiir的連續的原始開關碼，為簡化起見，圖6並未列出全部的數
值。另外，圖6示出介於1 ~2之間的歸一化的理想電阻序列S0-S63, 其包含64個等差的線性電阻值，對照此理想電阻序列S0 S63，便可從 原始電阻序列R0-R127中選取其中線性化程度最佳的線性化電阻序列 L0~L63,它們與相同序號的理想電阻序列S0-S63接近，僅存在一系 列微小誤差Error。此外，這些線性化電阻序列LO~ L63對應至原始開關 碼"0000000"到"1111111"中的一組編碼(64個)，在此稱之為線性化開 關碼。因此，若以一組數字碼D5-D0作為輸入，經過轉換後將可得到一 組線性化開關碼，作為低位電阻網絡4 0的各開關的控制控制碼。上述數字碼D5 D0與線性化開關碼的對應關係表稱為線性化轉換 表51,其保存在低位解碼單元50中，當接收到數字碼D5 D0時，低位 解碼單元50根據線性化轉換表51將6位數字碼轉換為控制7個開關的 一組線性化開關碼。
以下參照圖6說明低位電阻網絡40的INL/DNL誤差，圖6中一系列 誤差值Error表示實際獲得的線性化阻值L與其理想值S之間的差值，以 計算式INL/DNL二ErrorM28，可得一系列以LSB為單位的INL/DNL誤差， 如圖6所示，這些誤差的絕對值均不超過1LSB，因此在理論上存在線性 化處理誤差的情況下，低位電阻網絡40的INL/DNL誤差是+Z-1LSB。
本發明並不限定以(N-M+2)個並聯電阻來構成低位電阻網絡40， 當並聯電阻的個數增多時，例如在圖4中增加一 512R電阻，上述線性化 處理誤差將進一步減小，從而可獲得更小的INL/DNL誤差。在沒有線性 處理誤差的情況下，採用本發明的數模轉換電路理論INL/DNL誤差是 +/-0.5LSB，實際晶片能達到+M LSB。
上述數模轉換電路中所採用的單元電阻的個數n以如下公式計算
n=2M+(2+4+8+...+2(關+2))
以N:15，M-9為例，所需的單元電阻為1022個。
此外，考慮到單元電阻數量與INL/DNL誤差的平衡，N，M之間較佳 地滿足以下關係當N為奇數時，M=((N+1)/2+1);當N為偶數時， M=N/2+2。例如15位數模轉換電路中，M=((15+1)/2+1)=9。
數模轉換電路的位數N還受到以下關係的制約在實踐中，INL/DNL 誤差僅取決於單元電阻的匹配精度，目前的工藝匹配精度能達到千分之 一，這表示低位並聯電阻不能超過10個。因此本發明的數模轉換電路的 位數N較佳地是介於12-24之間。
綜上所述，本發明的數模轉換電路由於採用了經過線性化處理的低位 電阻網絡，使其相比目前現有的數模轉換電路結構，具有如下優點
1、相比傳統的電阻串，在相同的解析度下，本發明需要更少的電阻 (2N vs2M+(2+4+8+...+2(N—M+2)))，因此有更小的半導體面積；並且本發 明能夠達到更高的解析度(高於12位)；
92、相比已有的兩級電阻串和放大器分別為高位和低位的數模轉換 電路十幾LSB的INL/DNL誤差，本發明無疑具有更好的INL/DNL(+/-1 LSB)性能。
雖然本發明已以較佳實施例揭示如上，然其並非用以限定本發明，任 何本領域技術人員，在不脫離本發明的精神和範圍內，當可作些許的修改 和完善，因此本發明的保護範圍當以權利要求書所界定的為準。
權利要求
1、高解析度小面積數模轉換電路，用以輸入N位數字碼以獲得一模擬電壓，其中N為大於零的整數，其特徵在於包括電流源，提供一電流；高位電阻串，其第一端連接於該電流源，該高位電阻串包括依次串聯的2M個單元電阻器，並分別輸出2M個電壓信號，其中M為大於零的整數；高位解碼單元，以M位數字碼對該高位電阻串所輸出的電壓解碼，以輸出該模擬電壓；低位電阻網絡，其第一端連接於該高位電阻串的第二端，低位電阻網絡的第二端接地，該低位電阻網絡包括(N-M+2)個並聯的一系列電阻器，該系列電阻器的阻值成等比例遞增，其中第2個電阻器至第(N-M+2)個電阻器分別串聯一開關，共計(N-M+1)個開關；低位解碼單元，其接收(N-M)位數字碼，根據(N-M)位數字碼控制低位電阻網絡中的(N-M+1)個開關的導通和斷開，使該低位電阻網絡具有不同的阻值；以及一放大器，用以放大該模擬電壓。
2、 如權利要求1所述的高解析度小面積數模轉換電路，其特徵在於， 該低位解碼單元包括一線性化轉換表，該低位解碼單元根據該線性化轉換 表將所述(N-M )位數字碼轉換為控制所述(N-M+1 )個開關的一組線性 化開關碼。
3、 如權利要求2所述的高解析度小面積數模轉換電路，其特徵在於， 所述(N-M+1 )個開關的原始開關碼對應一階數為2(N-M+"原始電阻序列， 而該線性化轉換表中，該組線性化開關碼對應一階數為2"-M'的線性化電 阻序列，其中該線性化電阻序列是由該原始電阻序列經線性化而獲得的。
4、 如權利要求1 ~3任一項所述的高解析度小面積數模轉換電路， 其特徵在於，該單元電阻器的阻值為R,該低位電阻網絡中，該系列電阻 器的阻值分別2R，22R， 24R...2(N—M+2〉R。
5、 如權利要求1所述的高解析度小面積數模轉換電路，其特徵在於，該高位電阻串的2M個單元電阻器分別組成2m個子電阻串，每個子電阻串包括2M—m個單元電阻器，並分別輸出2M-m個電壓信號，其中m為大於零的整數。
6、 如權利要求5所述的高解析度小面積數模轉換電路，其特徵在於， 該高位解碼單元包括2m個子解碼電路以及一主解碼電路；各子解碼電路 以(M-m)位數字碼對各子電阻串所輸出的電壓信號解碼，並分別輸出一 模擬分壓，各主解碼電路以m位數字碼對各模擬分壓解碼，並輸出所述 模擬電壓。
7、 如權利要求1所述的高解析度小面積數模轉換電路，其特徵在於， 當N為奇數時，M=((N+1)/2+1),當N為偶數時，M=N/2+2。
8、 如權利要求1所述的高解析度小面積數模轉換電路，其特徵在於， N=12~24。
全文摘要
本發明公開一種數模轉換電路，適於以N位數字碼轉換為一模擬電壓，其包括串聯在電流源與地之間的高位電阻串和低位電阻網絡，該高位電阻串包括依次串聯的2M個單元電阻R，且通過一高位解碼單元的M位數字碼解碼，以輸出一模擬電壓；該低位電阻網絡包括(N-M+2)個並聯的一系列電阻器，該系列電阻器的阻值成等比例遞增，其中第2個電阻器至第(N-M+2)個電阻器分別串聯一開關；通過一低位解碼單元的(N-M)位數字碼控制低位電阻網絡中的(N-M+1)個開關的導通和斷開，使該低位電阻網絡具有(N-M)階阻值，作為高位電阻串的偏置。由此，本發明可產生N位解析度的模擬電壓。本發明適合構成高解析度、小面積的數模轉換電路。
文檔編號H03M1/80GK101425805SQ20071004763
公開日2009年5月6日 申請日期2007年10月31日 優先權日2007年10月31日
發明者晉 冀, 璆 沙, 肖廣明 申請人:展訊通信(上海)有限公司