一種低失調的預放大鎖存比較器的製造方法
2023-05-13 11:59:21
一種低失調的預放大鎖存比較器的製造方法
【專利摘要】本發明公開了一種低失調的預放大鎖存比較器，包括基礎預放大鎖存比較器、失調補償對管、失調校準開關和失調校準控制電路，所述基礎預放大鎖存比較器包括第一級的預放大器、第二級的鎖存器，所述失調補償對管包括失調調整管，所述失調調整管並聯在預放大器的輸出端，通過改變失調調整管的柵壓來調整整個比較器的失調電壓；所述失調校準控制電路採用數字雙向移位器存儲失調信息並控制失調補償電路進行失調校準。本發明提供的低失調的預放大鎖存比較器，在現有的預放大鎖存比較器的基礎上加入了基於數字存儲和控制的失調校準控制電路，能夠將預放大鎖存比較器的失調減小到原來的1/N，經過校準後的比較器大幅度地減小了失調。
【專利說明】—種低失調的預放大鎖存比較器
【技術領域】
[0001]本發明涉及一種低失調的預放大鎖存比較器，屬於比較器技術。
【背景技術】
[0002]比較器將輸入模擬信號轉化為數位訊號，是模擬到數字的一個重要接口，廣泛運用於模數轉換器，數模轉換器等電路。其中預放大鎖存比較器由於預放大器能夠放大輸入模擬信號、隔離輸出數字對輸入信號影響，以及鎖存器的快速比較鎖存，相對於精度高速度慢的放大器型比較器，能夠很好的發揮鎖存型比較器的速度優勢，並在精度上有一定的提高。因而預放大鎖存比較器在實際工程實踐中得到廣泛應用。但是隨著數字電路的飛速發展，對模數轉換器，數模轉換器等電路的速度、精度要求不斷提高，利用傳統的預放大鎖存比較器很難滿足高精度要求，因此對預放大鎖存比較器的失調校準在高速高精度的應用中發揮著重要的作用。
[0003]傳統的失調校準技術是在比較器工作的時候用電容存儲失調，再對預放大器進行失調校準。這種方法會限制比較器的速度，並且只能校準預放大器的失調，並沒有對鎖存器進行失調校準。
【發明內容】
[0004]發明目的:為了克服現有技術中存在的不足，本發明提供一種低失調的預放大鎖存比較器，提高比較器的精度。
[0005]技術方案:為實現上述目的，本發明採用的技術方案為:`[0006]一種低失調的預放大鎖存比較器，包括基礎預放大鎖存比較器、失調補償對管、失調校準開關和失調校準控制電路，所述基礎預放大鎖存比較器包括第一級的預放大器、第二級的鎖存器，所述失調補償對管包括失調調整管，所述失調調整管並聯在預放大器的輸出端，作為比較器失調補償的載體，通過改變失調調整管的差分柵壓來補償比較器的失調電壓；所述失調校準開關作為失調校準控制電路是否進行失調校準操作的使能開關；所述失調校準控制電路採用雙向移位寄存器，用於存儲失調信息並調整失調調整管的柵壓以補償比較器的失調。失調校準控制電路採用有源器件，能夠保證校準後的失調補償對管的偏置電壓VMlv\al—κ保持不變，避免了用電容作為存儲失調的器件時，電路中MOS漏電流使得電容漏電的情況。
[0007]所述失調校準控制電路包括失調補償對管偏置電路、偏置調整電路、偏置調整選通開關和偏置調整控制模塊；所述失調補償對管偏置電路用於將電流源產生的電流轉化為偏置電壓；所述偏置調整電路用於產生調整電流，通過失調補償對管偏置電路調整失調補償對管的柵壓；所述偏置調整選通開關用於將偏置調整電路產生的調整電流源選通至失調補償對管偏置電路進行偏置；所述偏置調整控制模塊主要由雙向移位寄存器構成，對偏置調整電路的電流源開關進行控制。
[0008]所述失調補償對管偏置電路主要由第二十PMOS管Μ20、二十一 PMOS管M21、第二十二 PMOS管M22、第二十五NMOS管M25和第二十六NMOS管M26構成；第二十PMOS管M20與第二十一 PMOS管M21和第二十二 PMOS管M22構成電流鏡；第二十五NMOS管M25和第二十六NMOS管M26連接成二極體形式作為MOS管電阻，將由電流源鏡像而來的電流Iri疊加上由失調調整電路產生的補償電流Ια/Ι?轉化為失調補償對管的偏置電壓VMlV\al—κ。
[0009]所述偏置調整電路包括一組並聯的調整電流源，每個調整電流源串聯一個電流源開關；每個調整電流源為一個PMOS管，每個電流源開關為一個PMOS管；所述第二十PMOS管Μ20與調整電流源構成電流鏡。本發明所採取的失調校準方法能夠將失調電壓降低為校準前的1/Ν，其中N為調整電流源的數量。調整電流源的數量取決於所要達到的精度，增加調整電流源的個數能夠提高失調校準的精度，而相應減少調整電流源的個數則會減小失調校正的效果；電流源開關的狀態決定了所串聯的調整電流源的是否有效。設計所有作為調整電流源的PMOS管是帶有權重的，權重體現在PMOS管的寬長比；加入權重可以使得每一步調整的比較器失調電壓相同，即輸入失調電壓調整步長相同。
[0010]所述偏置調整選通開關包括選通開關控制電路和選通開關主體；所述選通開關控制電路包括第一 SR觸發器SR1、第二 RS觸發器SR2、第一反相器N1、第五十一 NMOS管M51和第五十二 NMOS管M52，第一 SR觸發器SRl由第一或非門NORl和第二或非門N0R2組成，第二 RS觸發器SR2由第三或非門N0R3和第四或非門N0R4組成；所述選通開關主體包括一個二選一數據選擇器，所述數據選擇器主要由第五十三NMOS管M53和第五十五NMOS管M55構成，在數據選擇器中串聯第五十四NMOS管M54和第五十六NMOS管M56，所述第五十四NMOS管M54和第五十六NMOS管M56作為數據選擇器的復位端。
[0011]所述偏置調整控制模塊主要由雙向移位寄存器及其控制電路構成，雙向移位寄存器的數目與偏置調整電路中電流源開關的個數相等，表示失調校正的精度(設N個雙向移位寄存器的比較器校準後的失調為a，只有I個雙向移位寄存器的比較器校準後的失調為b，a=lb/N)，每個雙向移位 寄存器控制一個電流源開關，雙向移位寄存器的輸出信號接入電流源開關的柵極；所述雙向移位寄存器主要由二選一數據選擇器(可以設計與偏置調整選通開關中的數據選擇器結構相同)和邊緣D觸發器構成，通過偏置調整選通開關的輸出CONT控制第一傳輸門TGl和第二傳輸門TG2選通0P3或者0N3作為二選一數據選擇器的選擇信號。一般設計:雙向移位寄存器最低位的數據選擇器正端(I端)連接電流源開關的閉合電平，由於使用PMOS開關，閉合電平為低電平；雙向移位寄存器最低位的數據選擇器負端(O端)連接電流源開關的斷開電平，即高電平。
[0012]有益效果:本發明提供的低失調的預放大鎖存比較器，在現有的預放大鎖存比較器的基礎上加入了基於數字存儲和控制的失調校準控制電路，能夠將預放大鎖存比較器的失調減小到原來的1/N，N為移位寄存器的位數；經過校準後的比較器大幅度地減小了失調，並且能夠根據應用場合靈活的調整校準位數N;不同於傳統的失調校準控制電路，本發明在加入了失調校準控制電路之後並不影響比較器的速度，在比較器校準結束之後，由數字電路構成的調整控制模塊並不產生靜態功耗；本發明的調整屬於復位型調整，在比較器正常工作的時候，失調校準控制電路保持著失調校準後的狀態，因此本發明還可以與比較器工作過程進行失調校準的技術兼容，從而進一步提高比較器的精度。
【專利附圖】
【附圖說明】[0013]圖1為基於本發明的一種預放大鎖存比較器失調校準電路拓撲結構圖；
[0014]圖2為基於本發明的一種偏置調整電路拓撲結構圖；
[0015]圖3為基於本發明的一種偏置調整選通開關拓撲結構圖；
[0016]圖4為基於本發明的一種偏置調整控制模塊拓撲結構圖；
[0017]圖5為比較器失調電壓等效示意圖；
[0018]圖6為預放大鎖存比較器失調校準電路關鍵節點電壓波形圖。
【具體實施方式】
[0019]下面結合附圖對本發明作更進一步的說明。
[0020]如圖1所示為一種低失調的預放大鎖存比較器，包括基礎預放大鎖存比較器1、失調補償對管2、失調校準開關3和失調校準控制電路4，所述基礎預放大鎖存比較器I包括第一級的預放大器、第二級的鎖存器，所述失調補償對管2包括失調調整管，所述失調調整管並聯在預放大器的輸出端，作為比較器失調補償的載體，通過改變失調調整管的柵壓來調整比較器的失調電壓；所述失調校準開關3作為失調校準控制電路4是否進行失調校準操作的使能開關；所述失調校準控制電路4採用雙向移位寄存器，用於存儲失調信息並調整失調調整管的柵壓以補償比較器的失調。
[0021]如圖1所示，所述基礎預放大鎖存比較器I 一種屬於現有電路，包括第一級的預放大器、第二級的鎖存器和反相器。
[0022]所述預放大器主要由第一 NMOS管Ml、`第二 NMOS管M2、第六NMOS管M6、以及第七PMOS管M0S7至第十PMOS管MlO構成；其中，第一 NMOS管Ml和第二 NMOS管M2為預放大器的輸入對管，第六NMOS管M6是預放大器的尾電流，第七PMOS管M7至第十PMOS管MlO構成預放大器的負載；預放大器的輸入對管同時作為基礎預放大鎖存比較器I的差分輸入端，第一 NMOS管Ml的輸入信號為IPl，第二 NMOS管M2的輸入信號為INl，預放大器的輸出信號為OPl和ONl。
[0023]所述鎖存器主要由第十一 NMOS管Mll至第十四NMOS管M14、第十五PMOS管M15至第十八PMOS管M18、以及第十九NMOS管M19構成；其中，第十一 NMOS管Mll和第十二NMOS管Ml2為鎖存器的輸入端，第十一 NMOS管Mll的柵極輸入信號為OPl，第十二 NMOS管M12的柵極輸入信號為ONl ;第十三NMOS管M13、第十四NMOS管M14、第十五PMOS管M15和第十六PMOS管M16構成鎖存器的正反饋；鎖存器通過第十七PMOS管M17、第十八PMOS管M18和第十九NMOS管M19接時鐘信號實現復位；鎖存器的輸出信號為0P2和0N2。
[0024]所述鎖存器的輸出信號0P2和0N2經過反向器形成基礎預防大鎖存比較器I的輸出信號0P3，0N3。經過反相器能夠增強輸出的驅動能力，並將輸出信號轉化為復位電平為O的輸出格式。
[0025]如圖1所示，所述失調補償對管2包括第三NMOS管M3、第四NMOS管M4和第五NMOS管M5，第三NMOS管M3和第四NMOS管M4並聯在預放大器的輸出端，第三NMOS管M3的輸入信號為0P1，第四NMOS管M4的輸入信號為ONl ;第五NMOS管M5作為第三NMOS管M3和第四NMOS管M4的尾電流，控制流過第三NMOS管M3和第四NMOS管M4的總電流，避免由於第三NMOS管M3和第四NMOS管M4的共模電平過大進入深線性區而影響預放大器的正常工作；第三NMOS管M3的柵極接校準控制電路4的輸出信號Veau，第四NMOS管M4的柵極接校準控制電路4的輸出信號VMl κ。
[0026]如圖1所示，所述失調校準開關3主要由第一與門ANDl和第二與門AND2構成，第一與門ANDl的輸入信號為0Ρ3和失調校準使能信號ΕΝ、輸出信號為0Ρ4，第二與門AND2的輸入信號為0Ν3和失調校準使能信號ΕΝ、輸出信號為0Ν4。失調校準開關3的功能是在基礎預放大鎖存比較器I輸出結果的基礎上加入使能信號:如輸入的EN為高電平，輸出信號0Ρ4.0Ν4分別和輸入0Ρ3、0Ν3相同，失調校準控制電路4工作；如果輸入的EN為低電平，輸出信號0Ρ4、0Ν4始終為低電平，失調校準控制電路4不工作，保持著最近一次調整的狀態不變。
[0027]所述失調校準控制電路4包括失調補償對管偏置電路4.1、偏置調整電路4.2、偏置調整選通開關4.3和偏置調整控制模塊4.4 ;所述失調補償對管偏置電路4.1用於將電流源產生的電流轉化為偏置電壓；所述偏置調整電路4.2用於產生調整電流，通過失調補償對管偏置電路4.1調整失調補償對管2的柵壓；所述偏置調整選通開關4.3用於將偏置調整電路4.2產生的調整電流源選通至失調補償對管偏置電路4.1進行偏置；所述偏置調整控制模塊4.4主要由雙向移位寄存器構成，對偏置調整電路4.2的電流源開關進行控制。
[0028]如圖1所示，所述失調補償對管偏置電路4.1主要由第二十PMOS管Μ20、二十一PMOS管M21、第二十二 PMOS管M22、第二十三PMOS管M23、第二十四PMOS管M2、第二十五NMOS管M26和第二十六NMOS管M26構成；第二十PMOS管M20與第二十一 PMOS管M21和第二十二 PMOS管M22構成電流鏡；保持開啟的第二十三PMOS管M23和第二十四PMOS管M24用於調節失調補償對管偏置電路4.1的結構，使得失調補償對管偏置電路4.1和偏置調整電路4.2的結構一致；第二十五NMOS管M25和第二十六NMOS管M26連接成二極體形式作為MOS管電阻，將由電流源鏡像而來的電流Iri疊加上由失調調整電路4.2產生的補償電流Icl/Ice轉化為失調補償對管2的偏置電壓VMl—yVMl—κ ；
[0029]如圖2所示，所述偏置調整電路4.2包括第三十一 PMOS管M31至第三十八PMOS管M38、第四^^一 PMOS管M41至第四十八PMOS管M48，所述第四十一 PMOS管M41至第四十八PMOS管M48分別和第三十一 PMOS管M31至第三十八PMOS管M38相串聯，所述第二十PMOS管M20與第三十一 PMOS管M31至第三十八PMOS管M38構成電流鏡；第三十一 PMOS管M31至第三十八PMOS管M38作為八個調整電流源，產生調整電流Il~18 ;四^^一 PMOS管M41至第四十八PMOS管M48作為控制電流鏡的電流Il~18是否有效的電流源開關，控制偏置電流接入失調補償對管偏置電路4.1 ;通過調整電流源Il~18的權重，可以使得逐個接入的調整電流源Il~18所調整的失調量相同，即調整第三十一 PMOS管M31至第三十八PMOS管M38的尺寸，使得輸入失調電壓調整步長相同。
[0030]偏置調整選通開關4.3的存在是由於僅使用了一組調整電流源，必須選通需要調整的偏置；如圖3所示，所述偏置調整選通開關4.3包括選通開關控制電路和選通開關主體；所述選通開關控制電路包括第一 SR觸發器SRl、第二 RS觸發器SR2、第一反相器N1、第五十一 NMOS管M51和第五十二 NMOS管M52，第一 SR觸發器SRl由第一或非門NORl和第二或非門N0R2組成，第二 RS觸發器SR2由第三或非門N0R3和第四或非門N0R4組成，第一反相器N1、第五十一 NMOS管M51和第五十二 NMOS管M52連接在第一 SR觸發器SRl和第二SR觸發器SR2之 間；所述選通開關主體包括一個二選一數據選擇器，所述數據選擇器主要由第五十三NMOS管M53和第五十五NMOS管M55構成，在數據選擇器中串聯第五十四NMOS管M54和第五十六NMOS管M56，所述第五十四NMOS管M54和第五十六NMOS管M56作為上述數據選擇器的復位端；由於選通開關的控制信號是由SR觸發器構成的，一旦復位結束，偏置調整選通開關4.3將保持該選通狀態，直到下一個復位信號到來。
[0031]如圖4所示，所述偏置調整控制模塊4.4主要由雙向移位寄存器構成，所述雙向移位寄存器的數目與偏置調整電路4.2中電流源開關的個數相等，即與偏置調整電路4.2的尾電流個數相等，表示失調校準的精度；八個雙向移位寄存器的輸出信號分別為Ql至Q8，所述Ql至Q8分別連接第四十一 PMOS管M41至第四十八PMOS管M48的柵極輸入，即控制偏置調整電路4.2的電流源開關；所述雙向移位寄存器主要由二選一數據選擇器和邊緣D觸發器構成，通過偏置調整選通開關4.3的輸出CONT控制第一傳輸門TGl和第二傳輸門TG2選通0P3或者0N3作為二選一數據選擇器的控制信號；第一數據選擇器MUXl至第八數據選擇器MUX8分別對應第四十一 PMOS管M41至第四十八PMOS管M48。通過chose信號來控制雙向移位寄存器是從低位到高移位動或者從高位到低移位動:雙向移位寄存器最低位正輸入端固定在電流源開關的閉合電位，即在圖4中的第一數據選擇器MUXl正端(I端)連接的是低電平，對應圖2中第四十一 PMOS管M41閉合；雙向移位寄存器最高位負輸入端固定在電流源開關的斷開電位，即在圖4中的第八數據選擇器MUX8負端(O端)連接的是高電平，對應圖2中第四十八PMOS管M48斷開；因此當時鐘信號從低電平跳變為高電平，如果雙向移位寄存器由低位向高移位動，偏置調整電路4.2多接入一路調整電流源到偏置中；如果雙向移位寄存器由高位向低移位動，偏置調整電路4.2會斷開已閉合的當前最高位調整電流源開關，即偏置調整電路4.2會減小一路調整電路。0P4和0N4經過或非門作為第一 D觸發器DFl至第八D觸發器DF8的時鐘信號ck。
[0032]如圖5所示，在開始進行失調校準的時候，輸入的使能信號EN、復位信號RST皆為高電平，將基礎預放大鎖存比較器I的差分輸入信號IP和IN都接入基礎預放大鎖存比較器I的輸入共模電平ν ωΜ，並將基礎預放大鎖存比較器I的失調電壓等效到輸入端，表示成輸入失調電壓Vtjs,如圖5所不。
[0033]假設Vtjs為正(Vtjs為負的情況與Vtjs為正的情況比較器校準電路的操作類似，不再重複說明)，當時鐘信號CLK為低電平時，基礎預放大鎖存比較器I復位，輸出信號0Ρ2、0Ν2被第十七PMOS管Μ17和第十八PMOS管Μ18拉到高電平，經反相器後輸出信號為低電平的0Ρ3、0Ν3，偏置調整選通開關4.3斷開與偏Vcal s的連接，並復位到電源電壓。當時鐘信號CLK為高電平的時候，失調電壓經過基礎預放大鎖存比較器1，得到輸出結果為:0Ρ2為高電平，0Ν2為低電平；經過反相器後輸出信號為:0Ρ3為低電平，0Ν3為高電平；由於使能信號EN為高電平，0Ρ4、0Ν4分別與0Ρ3、0Ν3的值相同；此時復位信號依舊為高，第一數據選擇器MUXl至第八數據選擇器MUX8的輸出為復位輸出，即高電平；第一 D觸發器DFl至第八D觸發器DF8的輸入端全部為復位高電平山觸發器的時鐘由0Ν4、0Ρ4經過第五或非門N0R5構成；因此，在CLK高電平結束後，第一 D觸發器DFl至第八D觸發器DF8全部復位，使得第四十一 PMOS管M41至第四十八PMOS管M48全部截至；此時調整電路完成了對數字電路部分的復位；當復位輸入RST保持高的時候，電路一直保持在復位狀態。
[0034]當復位信號RST從高電平跳變到低電平，且使能信號EN保持為高電平。在下一個CLK時鐘從低電平跳變到高電平之前，比較器輸出保持0P3低電平，0N3高電平。經過失調校準開關3後0P4，0N4分別與0P3，0N3的值相同。在偏置調整選通開關4.3，由於0P4為低電平，0N4為高電平，因此在復位信號RST跳變為低電平之後，選通控制信號CONT為維持低電平，對應的二選一數據選擇器選通V,端，連接第四NMOS管M4對應的柵壓Vcalji的偏置電路。選通之後，偏置調整選通開關4.3將保持這個選通狀態直到下一個復位信號RST為高電平。
[0035]當CLK時鐘從低電平跳變到高電平，由於還沒有進行校準，基礎預防大鎖存比較器的輸出依然為0P3低電平，0N3高電平。因此0P4、0N4分別為低電平、高電平。偏置調整控制模塊4.4的數據選擇器控制端chose經過傳輸門一 TGl和傳輸門二 TG2為高電平。雙向移位寄存器中的數據選擇器選擇I端的信號因而在這個移位寄存器的時鐘ck上升沿跳變，雙向移位寄存器正向移一位，即第一雙向移位寄存器DFl至第八雙向移位寄存器DF8從地位到高位移一位，由於數據選擇器MUXl的I輸入端接低電平，因此第一寄存器DFl的輸出Ql跳變為低電平，而Q7~Q8的保持為高電平。因此Ql的控制的開關第四十一 PMOS管M41為導通，流入到第二十六NMOS管M26的電流為第二十二 PMOS管M22的電流加上第
PMOS管M31的電流。Veal li的電壓增加了第三十一 PMOS管M31的電流乘上第二十六NMOS管M26的電阻。
[0036]此後，時鐘CLK從低電平跳變到高電平，基礎預放大鎖存比較器I的輸出將可能出現兩種情況。第一種情況為0P3低電平，0N3高電平；第二種情況為0P3高電平，0N3低電平。
[0037]在第一種情況，假設前一個狀態的雙向移位寄存器輸出Ql至Qk-1為低電平(k在I至8之間，當出現Q0，則Ql至Q8全部為低電平)，那麼偏置調整控制模塊4.4的雙向移位寄存器將再次從低位到高移位一位，雙向移位寄存器輸出高電平中的最低位跳變低電平即Qk為跳變為低電平，其他雙向移位寄存器的輸出保持前一個狀態，此時Ql到Qk為低電平，Qk+1到Q8為高電平(當出現`Q9，則Ql至Q8全部為高電平)。Qk所控制的調整電流源開關第四十加k的PM0S(M40+k)導通，流入到第二十六NMOS管M26的電流為第二十二 PMOS管M22的電流加上第三十一 PMOS管M31至第三十加k的PMOS管(M30+k)的電流。相對於前一個狀態，Vealji的電壓增加了第三十加k PMOS管(M30+k)的電流乘上第二十六NMOS管M26的電阻。
[0038]在第二種情況，假設前一個狀態的雙向移位寄存器輸出Ql至Qk為低電平，那麼偏置調整控制模塊4.4的雙向移位寄存器將從高位到低移位一位，雙向移位寄存器輸出低電平中的最高位跳變高電平，即Qk跳變為高電平，其他移位寄存器的輸出保持前一個狀態，此時Ql到Qk-1 (當出現QO的時候即全部Ql~Q8全部為高電平)為低電平，Qk到Q8為高電平。Qk所控制的調整電流源開關第四十加k的PMOS (M40+k)截至，流入到第二十六NMOS管M26的電流為第二十二 PMOS管M22的電流加上第三十一 PMOS管M31至第三十加k_l的PMOS管(M30+k-l)的電流。因此相對於前一個狀態，Veal li的電壓減小了第三十加k PMOS管(M30+k)的電流乘上第二十六NMOS管M26的電阻。
[0039]當輸入使能信號EN跳變為低電平，對基礎預放大鎖存比較器I的失調校準結束，失調校準控制電路4將保持使能端跳變為低電平時刻的調整狀態，基礎預放大鎖存比較器I開始正常工作。
[0040]圖6為所示本發明各關鍵節點電壓隨著時間的變化曲線。在調整過程中比較器的輸入端IPUINl接入基礎預放大鎖存比較器I的輸入共模電SVot中。從曲線可以看出基礎預放大鎖存比較器I的輸出信號0P3、0N3從校準之前分別維持的輸出低電平，高電平到校準完成後比較器輸出0P3、0N3交織輸出為高電平。通過失調補償對管2的柵壓(VealL, VcaLE)的相對值變化，基礎預放大鎖存比較器I的失調得到校準。
[0041]以上所述僅是本發明的優選實施方式，應當指出:對於本【技術領域】的普通技術人員來說，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護範圍。
【權利要求】
1.一種低失調的預放大鎖存比較器，包括基礎預放大鎖存比較器(I)、失調補償對管(2)、失調校準開關(3)和失調校準控制電路(4)，所述基礎預放大鎖存比較器(I)包括第一級的預放大器、第二級的鎖存器，其特徵在於:所述失調補償對管(2)包括失調調整管，所述失調調整管並聯在預放大器的輸出端，作為比較器失調補償的載體，通過改變失調調整管的差分柵壓來補償比較器的失調電壓；所述失調校準開關(3)作為失調校準控制電路(4)是否進行失調校準操作的使能開關；所述失調校準控制電路(4)採用雙向移位寄存器，用於存儲失調信息並調整失調調整管的柵壓以補償比較器的失調。
2.根據權利要求1所述的低失調的預放大鎖存比較器，其特徵在於:所述失調校準控制電路(4)包括失調補償對管偏置電路(4.1)、偏置調整電路(4.2)、偏置調整選通開關(4.3)和偏置調整控制模塊(4.4);所述失調補償對管偏置電路(4.1)用於將電流源產生的電流轉化為偏置電壓；所述偏置調整電路(4.2)用於產生調整電流，通過失調補償對管偏置電路(4.1)調整失調補償對管(2)的柵壓；所述偏置調整選通開關(4.3)用於將偏置調整電路(4.2)產生的調整電流源選通至失調補償對管偏置電路(4.1)進行偏置；所述偏置調整控制模塊(4.4)主要由雙向移位寄存器構成，對偏置調整電路(4.2)的電流源開關進行控制。
3.根據權利要求2所述的低失調的預放大鎖存比較器，其特徵在於:所述失調補償對管偏置電路(4.1)主要由第二十PMOS管M20、二十一 PMOS管M21、第二十二 PMOS管M22、第二十五NMOS管M25和第二十六NMOS管M26構成；第二十PMOS管M20與第二十一 PMOS管M21和第二十二 PMOS管M22構成電流鏡；第二十五NMOS管M25和第二十六NMOS管M26連接成二極體形式作為MOS管電阻，將由電流源鏡像而來的電流Irt疊加上由失調調整電路(4.2)產生的補償電流Ia/ICK轉化為失調補償對管(2)的偏置電壓VMl—yVMl—κ。
4.根據權利要求3所述的低失調的預放大鎖存比較器，其特徵在於:所述偏置調整電路(4.2)包括一組並聯的調整電流源，每個調整電流源串聯一個電流源開關；每個調整電流源為一個PMOS管，每個電流源開關為一個PMOS管；所述第二十PMOS管Μ20與調整電流源構成電流鏡。
5.根據權利要求4所述的低失調的預放大鎖存比較器，其特徵在於:所述偏置調整選通開關(4.3)包括選通開關控制電路和選通開關主體；所述選通開關控制電路包括第一 SR觸發器SRl、第二 RS觸發器SR2、第一反相器N1、第五十一 NMOS管M51和第五十二 NMOS管M52，第一 SR觸發器SRl由第一或非門NORl和第二或非門N0R2組成，第二 RS觸發器SR2由第三或非門N0R3和第四或非門N0R4組成；所述選通開關主體包括一個二選一數據選擇器，所述數據選擇器主要由第五十三NMOS管M53和第五十五NMOS管M55構成，在數據選擇器中串聯第五十四NMOS管M54和第五十六NMOS管M56，所述第五十四NMOS管M54和第五十六NMOS管M56作為數據選擇器的復位端。
6.根據權利要求5所述的低失調的預放大鎖存比較器，其特徵在於:所述偏置調整控制模塊(4.4)中，雙向移位寄存器的數目與偏置調整電路(4.2)中電流源開關的個數相等，每個雙向移位寄存器控制一個電流源開關，雙向移位寄存器的輸出信號接入電流源開關的柵極；所述雙向移位寄存器主要由二選一數據選擇器和邊緣D觸發器構成，通過偏置調整選通開關(4.3)C0NT輸出控制的第一傳輸門TGl和第二傳輸門TG2選通二選一數據選擇器的控制信號。
【文檔編號】H03K5/22GK103762962SQ201410001389
【公開日】2014年4月30日 申請日期:2014年1月3日 優先權日:2014年1月3日
【發明者】吳建輝, 林志倫, 李紅, 湯旭婷, 薛金偉, 田茜 申請人:東南大學