發送定時調整電路和方法
2023-05-13 23:52:21 1
專利名稱：發送定時調整電路和方法
技術領域：
本發明涉及發送定時調整電路和方法，更特別地，涉及一種發送定時調整電路，它包括一個相位比較電路，用於接收一個接收時鐘和一個自運行時鐘並且比較接收時鐘與發送時鐘的相位，以及一個相位校正電路，用於接收該自運行時鐘和該相位比較電路的輸出並且輸出該發送時鐘和該自運行時鐘的分頻時鐘。
在現有技術中，當打算直接地使用接收時鐘作為發送時鐘時，需要對發送時鐘的相位進行同步，以便處理由於延遲引起的相位偏移和突然的相位偏移。為此目的，通常從所接收的信號中提取一個時鐘以便識別幀同步、存儲數位訊號和調整讀出定時。
但是，在作為數字系統汽車電話標準的RCR(無線電系統研究開發中心電波開發中心)-27F中，應該控制發送時鐘，以便在一個時隙中它的偏差將不大於1/8符號(symbol)，並且已經在考慮這麼做的方法。
因此，本發明的一個目的是防止在接收時鐘相位偏移的情況下發送時鐘相位的突然偏移以及還保持時隙間的發送定時在1/8符號之內，而與在該時隙中接收定時的1/8符號或者更多即發送時鐘的兩個時鐘周期的偏移無關。
根據本發明的一個方面，提供一種發送定時調整電路，它包括一個相位比較電路，用於接收一個接收時鐘、一個發送時鐘和一個自運行時鐘並且比較接收時鐘與發送時鐘的相位，和一個相位校正電路，用於接收自運行時鐘和相位比較電路的輸出並且輸出發送時鐘以及自運行時鐘的一個分頻時鐘；自運行時鐘的頻率設置為高於接收時鐘的頻率；相位比較電路根據自運行時鐘、分頻時鐘和發送時鐘進行相位比較，並且輸出比較的結果；相位校正電路根據相位比較電路的輸出而控制發送時鐘的相位。
相位比較電路包括一個第一觸發器，用於接收接收時鐘和自運行時鐘並且輸出一個第一內部時鐘，一個第二觸發器，用於接收第一內部時鐘和分頻時鐘並且輸出一個第二內部時鐘，和一個相位比較解碼器，用於第一和第二內部時鐘以及發送時鐘並且進行相位比較；判斷接收時鐘是否相位超前、同相或者相位滯後於發送時鐘，從而提供一個三值比較結果信號，表示三個值的其中之一，即超前、同相和滯後狀態。
相位校正電路包括一個第一分頻電路，用於接收自運行時鐘並且輸出一個第一分頻時鐘，一個第二分頻電路，用於接收自運行時鐘並且輸出一個第二分頻時鐘，一個觸發器組，用於根據第一和第二分頻電路的輸出而產生多個頻率彼此相等且相位彼此不同的相位調整時鐘，和一個選擇器，用於接收多個相位調整時鐘並且有選擇地輸出其中之一；第一和第二分頻時鐘在頻率上彼此設置；相位調整時鐘之一被選擇作為相位比較的結果並且將其作為發送時鐘而輸出。
第一和第二分頻時鐘為分頻時鐘的頻率的兩倍。
相位校正電路根據一個觸發信號開始其控制。
相位校正電路包括一個可逆計數器，用於接收相位比較結果、觸發信號和發送時鐘，和一個延遲裝置，用於延遲可逆計數器的輸出；當該結果是提前相位數據時就使可逆計數器遞增計數相位比較結果，當該結果是滯後相位數據時遞減計數該結果，並且當該結果是同相數據時保持不操作；選擇器根據延遲裝置的輸出有選擇地提供相位調整時鐘之一作為發送時鐘。
延遲裝置是一個觸發器。
根據本發明的另一方面，提供一種發送定時調整方法，它包括步驟根據一個接收時鐘、一個發送時鐘和具有高於接收時鐘的頻率的頻率的一個自運行時鐘來比較接收時鐘和發送時鐘的相位；並且根據相位比較電路來控制發送時鐘的相位，用於輸出受控的發送時鐘和自運行時鐘的一個分頻時鐘。
其它的目的和特徵將參照附圖在下列敘述中闡明。
圖1示出根據本發明的一個實施例的發送定時調整電路的方框圖；圖2示出圖1中所示的相位比較電路1的方框圖；圖3示出圖1中所示的相位校正電路2的方框圖；圖4是用於描述圖1中所示的相位比較電路1的操作的時序圖；和圖5是用於描述圖1中所示的相位校正電路2的操作的時序圖。
現在參照附圖描述本發明的最佳實施例。在以下說明中，假設自運行時鐘的頻率是64倍的發送時鐘的頻率。
圖1示出根據本發明的一種發送定時調整電路的方框圖。相位比較電路1對接收時鐘4和來自相位校正電路2的發送時鐘的相位進行比較。此相位比較是採用兩個其它時鐘來進行的。其它的時鐘之一是一個自運行時鐘，它是從與接收時鐘不同的時鐘源並且以高於接收和發送時鐘的頻率提供的，並能夠分頻成為發送時鐘頻率，其它的時鐘的另一個是自運行時鐘3的1/16分頻時鐘9。
相位校正電路2根據相位比較電路1中的相位比較的結果7進行相位校正。更具體地，相位校正電路2以自運行時鐘3的發送時鐘和觸發信號6進行相位校正，並且輸出相位校正後的發送時鐘5。
圖2示出相位比較電路1的一個方框圖。相位比較電路1從接收時鐘4和自運行時鐘3產生一個內部時鐘10。相位比較電路1還從內部時鐘10和1/16分頻時鐘9產生一個內部時鐘11。內部時鐘10和11以及相位校正後的發送時鐘5輸入給相位比較解碼器50，它因此輸出一個相位比較結果7。
圖3示出相位校正電路2的一個方框圖。一個1/8分頻電路12從自運行時鐘3產生一個1/8分頻時鐘8。一個1/8分頻電路13從該1/8分頻時鐘8產生一個1/64分頻時鐘17至24。一個可逆計數器14以相位校正觸發信號6的輸入定時來對相位比較結果7進行遞增或遞減計數，並且輸出一個8至1選擇器控制信號26。一個8至1選擇器15有選擇地輸出一個相位校正後的時鐘作為八個不同的64分頻時鐘中的發送時鐘5。
圖4是用於描述相位比較電路1的操作的時序圖。相位比較電路1在發送時鐘5的每個上升沿的定時檢查內部時鐘10和11的狀態，並且它從已檢查狀態中判斷發送時鐘5對於接收時鐘4的相位關係。
具體地，當內部時鐘10和11二者均是「L」時，發送時鐘5相位超前該接收時鐘4，並且相位比較電路1正是如此地判斷。當內部時鐘10和11分別地是「H」和「L」時，該發送時鐘是與接收時鐘4同相或者同步，於是電路1如此地判斷。當內部時鐘10和11二者均是「H」時，發送時鐘11相位滯後接收時鐘4，於是電路1如此地判斷。當內部時鐘10和11分別地是「L」和「H」時，發送時鐘5的相位再滯後該接收時鐘，於是電路1象如此地判斷。
如此所判斷的超前、同相和滯後相位數據作為相位比較結果7輸出至相位校正電路2。
圖5是用於描述相位校正電路2的操作的時序圖。如圖所示，當自運行時鐘3是發送時鐘5的頻率的64倍時，1/8分頻電路12產生1/8分頻時鐘8。隨後的電路從這個1/8分頻時鐘8產生8個不同的1/64分頻時鐘。一個1/2分頻電路27還產生一個1/16分頻時鐘9。1/8分頻電路13以8分頻該1/8分頻時鐘來產生1/64分頻時鐘17，而且從1/8分頻時鐘8產生不同相位的八個1/64分頻時鐘18至24。8至1選擇器15根據8至1選擇器控制信號26的設置而有選擇地輸出8個不同的1/64分頻時鐘之一作為發送時鐘。8至1選擇器控制信號26是根據相位比較結果7在觸發信號6的控制之下在可逆計數器14中產生的。1/64分頻信號24相位滯後1/64分頻時鐘17。
當相位比較結果7是超前相位數據時，發送時鐘的相位通過使得可逆計數器14遞增計數而延遲。當相位比較結果7是滯後相位數據時，發送時鐘5的相位通過使得該計數器遞減計數而提前。當相位比較結果7是同相數據時，該計數器不運作，發送時鐘5的相位也不改變。
例如，使用前面的時鐘的上升沿由觸發器(FF)60和61使該相位轉換，並且是在1/8分頻時鐘的兩個時鐘脈衝之後發生以防止尖峰脈衝產生。
如上所示，採用64倍發送時鐘頻率的一個自運行時鐘，可能獲得具有1/8分頻時鐘的精度的相位校正。
雖然已經描述了本發明的最佳實施例，但是這決不是限定的，而且通過增加不同相位的數量可能獲得更精細的單位的相位校正，這些不同相位是以更高時鐘頻率的自運行時鐘作為圖3中的發送時鐘而準備的。
更高頻率的自運行時鐘的使用也允許降低內部時鐘10和接收時鐘4的上升沿之間的時間差。同時，這減小了1/16分頻時鐘的周期，所以允許降低時間間隔，這被判斷為同相間隔。利用這些優點，有可能獲得具有更高精度的相位比較。
如前所述，通過在各給定的校正定時或相位跟蹤，以1/8分頻時鐘周期校正接收時鐘的可能的偏移，可防止該發送時鐘的突然偏移。這意味著即使接收定時的偏移的發生時間超出一個時隙的1/8符號，也可能在1/8符號內保持時隙間的發送定時，正如在RCR-27F即數字系統汽車電話標準中所規定的。一個符號表示兩個發送時鐘周期，根據本發明，有可能獲得具有1/16符號精度的相位校正。這是因為發送時鐘相對於接收時鐘的相位校正是通過採用來自分開的時鐘源的一個時鐘從接收時鐘的外部所設置的定時而進行的。另一個原因是，一個校正操作中的校正量能夠保持在具有1/8符號或者高於1/8符號為一個單位的相位校正精度的1/8符號之內。
在不偏離本發明的範圍的情況下，本領域的技術人員可以改變結構並且顯然地可以實現各種不同的修改與實施例。前述和附圖中的主題只是利用實例而提供的。因此前述應認為是說明性的而非限制性的。
權利要求
1.一種發送定時調整電路，它包括一個相位比較電路，用於接收一個接收時鐘、一個發送時鐘和一個自運行時鐘並且比較所述接收時鐘與所述發送時鐘的相位，和一個相位校正電路，用於接收所述自運行時鐘和所述相位比較電路的輸出並且輸出所述發送時鐘以及所述自運行時鐘的一個分頻時鐘；所述自運行時鐘的頻率設置為高於所述接收時鐘的頻率；所述相位比較電路根據所述自運行時鐘、分頻時鐘和發送時鐘進行相位比較，並且輸出比較的結果；所述相位校正電路根據所述相位比較電路的輸出而控制所述發送時鐘的相位。
2.根據權利要求1所述的發送定時調整電路，其特徵在於，所述相位比較電路包括一個第一觸發器，用於接收所述接收時鐘和所述自運行時鐘並且輸出一個第一內部時鐘，一個第二觸發器，用於接收所述第一內部時鐘和所述分頻時鐘並且輸出一個第二內部時鐘，和一個相位比較解碼器，用於所述第一和第二內部時鐘以及發送時鐘並且進行相位比較；判斷所述接收時鐘是否相位超前、同相或者相位滯後於所述發送時鐘，從而提供一個三值比較結果信號，表示三個值的其中之一，即超前、同相和滯後狀態。
3.根據權利要求1所述的發送定時調整電路，其特徵在於，相位校正電路包括一個第一分頻電路，用於接收所述自運行時鐘並且輸出一個第一分頻時鐘，一個第二分頻電路，用於接收所述自運行時鐘並且輸出一個第二分頻時鐘，一個觸發器組，用於根據所述第一和第二分頻電路的輸出而產生多個頻率彼此相等且相位彼此不同的相位調整時鐘，和一個選擇器，用於接收所述多個相位調整時鐘並且有選擇地輸出其中之一；所述第一和第二分頻時鐘在頻率上彼此設置；所述相位調整時鐘之一被選擇作為所述相位比較的結果並且將其作為所述發送時鐘而輸出。
4.根據權利要求3所述的發送定時調整電路，其特徵在於，所述第一和第二分頻時鐘為分頻時鐘的頻率的兩倍。
5.根據權利要求1所述的發送定時調整電路，其特徵在於，所述相位校正電路根據一個觸發信號開始其控制。
6.根據權利要求4所述的發送定時調整電路，其特徵在於，所述相位校正電路包括一個可逆計數器，用於接收所述相位比較結果、所述觸發信號和所述發送時鐘，和一個延遲裝置，用於延遲所述可逆計數器的輸出；當所述結果是提前相位數據時就使所述可逆計數器遞增計數所述相位比較結果，當所述結果是滯後相位數據時遞減計數所述結果，並且當所述結果是同相數據時保持不操作；所述選擇器根據所述延遲裝置的輸出有選擇地提供所述相位調整時鐘之一作為發送時鐘。
7.根據權利要求6所述的發送定時調整電路，其特徵在於，所述延遲裝置是一個觸發器。
8.一種發送定時調整方法，它包括步驟根據一個接收時鐘、一個發送時鐘和具有高於接收時鐘的頻率的頻率的一個自運行時鐘來比較所述接收時鐘和所述發送時鐘的相位；根據所述相位比較電路來控制所述發送時鐘的相位，用於輸出受控的發送時鐘和所述自運行時鐘的一個分頻時鐘。
全文摘要
根據接收時鐘、發送時鐘和具有高於接收時鐘的頻率的頻率的自運行時鐘,比較接收時鐘和發送時鐘的相位。根據相位比較電路來控制發送時鐘的相位,用於輸出受控的發送時鐘和自運行時鐘的分頻時鐘。
文檔編號H04L7/033GK1267137SQ0010454
公開日2000年9月20日 申請日期2000年1月28日 優先權日1999年1月28日
發明者安齋毅 申請人:日本電氣株式會社