集成音頻混合器的製作方法

2023-05-14 00:06:26

專利名稱：集成音頻混合器的製作方法
技術領域：
本發明涉及數字式混合多個模擬輸入信號的集成音頻混合器。
背景技術：
電子技術領域有兩種基本類型的混合電路。第一種是外差混合電路，該電路通過將2個輸入信號的瞬時電壓相乘組合其能量，以產生具有新頻率分量的輸出信號。第二種常稱為音頻混合器，該混合器產生多個輸入信號的線性和。音頻混合器常用於組合多個話音和音樂源。
參閱

圖1，基本音頻混合器9具有分別加到各自獨立的增益級11～15的多個輸入Ain1～Ain3。增益級11～15調節各輸入的權重，一般做成固定或可變的模擬放大器。增益級11～15的輸出加到產生模擬輸入Ain1～Ain3的加權線性和的模擬加法器17。ARRL手冊(74版，1997年，第15.1～15.3頁)中有對音頻混合器的進一步討論。如果需要，可將模擬輸出Aout加到模/數變換器(A/D變換器)21，以產生數字輸出Dout。美國專利5589830號(Linz等人)中也有相同的音頻混合器。
圖2的結構按圖1的結構建立，而且與圖1中各單元相同的圖2中各單元具有與其相同的參考符號。音頻混合器9的輸入(諸如Din1～Din3)為數位訊號時，該輸入一般先提供給相應的數/模(D/A)變換器25～29後，再加到模擬音頻混合器9。美國專利5647008號(Farhangi等人)提供這種音頻混合器的一個例子。通過在進行混合前將數字輸入Din1～Din3變換到模擬域，能避免具有多個獨立數字輸入Din1～Din3所連帶的一些複雜性。這些複雜性來自必須使數字輸入同步或者某些特定環境，諸如數字輸入沒有相同的採樣率、量化電平或公共系統時鐘。
然而，在數字域工作肯定在一致性和處理靈活性方面具有優點。由於通過能在編碼電路或數字電路實現的一系列處理算法涉及數字處理，數字處理不需要像模擬電路時那樣，因環境改變或老化而調諧元件。此外，還能以數字電路變化量少或沒有變化實現處理算法的改變。因此，用數字域處理並混合模擬輸入信號，令人滿意。
圖3示出在數字域處理模擬輸入的一例音頻混合器。圖3中與圖2的元件相同的所有元件均標註相同的參考標號並按上文定義。首先在音頻混合器控制下，將模擬輸入Ain1～Ain3加給相應的模/數(A/D)變換器31～35。所得每一A/D變換器31～35的多比特輸出字可具有由各乘法器37～41和各增益係數G1～G3數字調節的各種權重。例如，乘法器37接收來自A/D變換器31的多比特字，並將所接收的字乘以其相應的多比特增益係數G1。可將可乘法器37～41相乘所得輸出字直接加給各自的數/模變換器43～47、或者也可選擇通過各自的附加處理步驟51～55後，再分別加給D/A變換器43～47。每一D/A變換器43～47的輸出加到模擬加法器17，並後續與圖1中模擬混合器9相同的輸出級。
圖3中避免了混合獨立數字輸入信號所連帶的上述參照圖2討論的困難。這是因為在音頻混合器9控制下，對所有模擬輸入Ain1～Ain3進行量化和數位化，因而所得數位訊號沒有未知特性。然而，圖3的結構仍將相乘並處理後的數位訊號變回到模擬域後，才在加法器17進行混合。本技術領域中(電路規模不成問題)通常就是這樣進行，以利用模擬加法器比較簡單且穩固的結構。美國專利5438623號(屬於Begault)中有相同的音頻混合器。
雖然與本發明關係不大，但為了提供對音頻混合器較全面的觀察，圖4示出一例對多個獨立數位化輸入進行混合的數字音頻混合器。此例中，示出第1數字輸入D1具有比第2數字輸入D2低的採樣頻率。數字音頻混合器49還接收模擬輸入Ain1。為了補償各獨立數位化輸入D1和D2關聯的未知數位化因數，進行處理和混合前，數字輸入必須同步。本例中，將D1的低採樣頻率插入(即上變頻)到選擇的公共因數頻率。同樣，對D2的高頻進行抽取(下變頻)，使其為相同的所選公共因數頻率。
有各種插入和抽取數位訊號的方法，圖4中示出一種典型的方法。首先，將A/D變換器61的採樣時鐘CLK1選為公共因數頻率，用於使D1和D2同步。將CLK1提供給接收D1的內插器57，並提供給接收D2的抽取器59。內插器57在輸入的D1採樣之間加入新採樣值，以便以CLK1支配的頻率在線56上產生輸出採樣率。有各種算法用於選擇新採樣值，但這對討論並不重要。抽取器59同樣也以CLK1決定的頻率在線58上產生輸出採樣率。本例中，抽取器59完成上述過程的方法是將每隔一個輸入D2的採樣加以忽略(即捨去)。ARRL手冊(74版，1997年，第18.1～18.18)中能找到抽取器和內插器的進一步討論。
因此，使第1數字輸入D1、第2數字輸入D2和模擬輸入Ain1的數字表示同步，準備進行處理。D1、D2和A/D變換器61的輸出在提供給數字加法器69前，具有由各自的乘法器電路63～67和增益因數G1～G3獨立調節的權重。數字加法器69以CLK1的頻率產生混合音頻輸出。如果此混合音頻頻率CLK1對後續處理級太高，則會需要利用第2抽取器70將加法器69的輸出頻率下變頻。美國專利5647008號(Farhangi等人)和美國專利5729225號(屬於Ledzius)中進一步討論數字混合多個數位化輸入的這種方法和其他方法。
圖5轉到注意該申請，即多個模擬輸入的數字混合。圖5中所有與圖3中相同的單元標有相同的符號且按上文定義。與圖3一樣，圖5的結構示出分別加到A/D變換器31～35的模擬輸出Ain1～Ain3，並且各A/D變換器31～35的輸出分別加到乘法器電路37～41。然而，與圖3不同，圖5中乘法器37～41所得輸出加到數字加法器71(累加器)在數字域進行混合。因為不存在未知數位化因數，不需要對數字輸入進行同步的專用電路。其原因在於模擬輸入Ain1～Ain3已在音頻混合器9控制下直接量化並數位化。如果後級還要進行數字處理，相乘所得信號不象圖3所示那樣在相加前受到D/A變換則特另有利。這是因為信號每次受到D/A和A/D變換都劣化。然而，供任選的是可將Dout加到D/A變換器73，以便也提供模擬輸出Aout。美國專利5483528號(屬於Christensen)中示出一種相同的結構。
圖5的結構由於複雜且模擬子電路的集成需要大面積，按慣例僅限用於電路板級。此外，數字乘法器37～41也同樣是需要大量IC晶片面積的大批數字電路。因此，為每一輸入Ain1～Ain3提供分開的A/D變換器31～35和分開的乘法器37～41使圖5的結構不能集成為單IC晶片。
便於在一塊IC集成A/D變換器的一種途徑是限制模擬電路的級數。這樣做的一種方法是藉助升頻採樣技術，其中以集成數字電路的高頻性能換取減少量化電平，因而減少模擬子電路。
一種很適合電路集成的有效升頻採樣模/數變換器是圖5中所示的Δ/∑模/數變換器。每一Δ/∑A/D變換器31～35包含後面連接∑抽取濾波器74的Δ/∑調製器72。Δ/∑調製器72以很多倍的輸入信號奈奎斯特頻率對輸入信號採樣。隨著採樣頻率升高，可減少量化電平，從而比特解析度也降低。典型的Δ/∑調製器72具有1比特的解析度。所得1比特數據流由∑抽取濾波器74匯集，該濾波器包含低通濾波器和再採樣器，通常以IIR和FIR結構為基礎。∑抽取濾波器74濾除帶外量化噪聲後，以奈奎斯特頻率進行再採樣，以達到降低採樣率或抽取採樣。實際上，∑抽取濾波器74將從Δ/∑調製器72來的1比特數據流分成1比特採樣的大組後，將各大組重新整形並加以組合，以產生解析度通常大於10比特的複合多比特輸出。在Ismail等人所著《模擬超大規模集成電路信號和信息處理》(第467～505頁，1994)中更詳細討論模/數變換器結構的Δ/∑調製器和∑抽取濾波器。
不幸的是本技術領域中，術語「抽取器」用於指圖4的傳統抽取濾波器59和圖5的∑抽取濾波器74兩者。實際上這兩種抽取濾波器電路59和74在目的、功能和設計方面很不同。抽取濾波器59和74的比較不屬本說明書範圍。然而，應注意傳統抽取濾波器59的目的在於滿足某頻響規範，其方法通常是捨去輸入信號每每不少的採樣。反之，∑抽取濾波器74的目的是抑制帶外量化噪聲，並重組具有比輸入信號高的比特解析度的數據字。
然而，儘管Δ/∑模/數變換器可集成化，其電路還是非常大且複雜。這使IC中每一模擬輸入含分開的Δ/∑模/數變換器的想法在資產和成本方面都不切實際。
圖6中示出減少每一輸入的Δ/∑模/數變換器數量的一種途徑。圖中，多個模擬輸入Ain1～Ain3分時共用一個Δ/∑模/數變換器77。將輸入信號Ain1～Ain3加到復接器75，該復接器交替接入一個Δ/∑A/D變換器77。然後，Δ/∑A/D變換器77的輸出通過分解器79後，提供數字輸出信號Dout1～Dout3中所選擇的一個。然而，由於輸入信號Ain1～Ain3必須慢到足以相繼共用一個Δ/∑A/D變換器77，該輸入信號的頻率受到限制。這就嚴重妨礙其用於音頻，按慣例將其用於控制系統，監視變化慢的變量，諸如溫度的變化。此外，由於輸出Dout1～Dout3一個接一個相繼產生，此結構不適合要求同時輸入信號以混合在一起的音頻混合電路。美國專利5561425號(屬於Therssen)和美國專利5345236號(屬於Sramek Jr.)中有這種多輸入Δ/∑模/數變換器的更多信息。
本發明的一個目的在於提供適合集成為一塊IC並能數字混合多個模擬輸入的音頻混合器結構。
本發明的另一目的在於提供一種集成音頻混合器，該混合器採用Δ/∑型模/數變換器，但避免傳統Δ/∑A/D變換器結構所要求的大量資產。
本發明的第3個目的在於提供一種使多個不同模擬輸入可共用Δ/∑模/數變換器的子元件而對輸入信號沒有額外頻率限制的結構。
發明概述一種多輸入音頻混合器滿足上述目的，該混合器接收多個模擬輸入信號，在內部對模擬輸入信號進行數位化，數字處理並混合該數位化輸入信號從而產生混合輸入的數字表示和模擬表示。將全部模擬輸入加到整個Δ/∑模/數變換器的半部分。即，首先將全部模擬輸入加到相應的Δ/∑調製器進行量化，但Δ/∑調製器後面不連接∑抽取濾波器，因而在此級未完成A/D變換。每一Δ/∑調製器最好產生1比特二進位數據流。
為了減小需要的IC面積，輸入信號增益調節中不用乘法器，通過對每一Δ/∑調製器的邏輯狀態輸出分配一個數調節每一輸入信號的權重係數。換句話說，對每一1比特數據流的高邏輯狀態和低邏輯狀態分別分配一個幅值。邏輯低幅值為負，並進一步以二進位補碼記數法表示。為此，各1比特數據流對應用存儲二進位高狀態或二進位低狀態幅值或權重的一對係數寄存器。各係數寄存器對耦合到各自的一比特二進位數據流控制的相應2∶1復接器。響應各自的1比特數據流的邏輯狀態，有選擇地將2個係數寄存器中的一個所存的內容傳給加法(混合)裝置。
如上所述，由於本發明的Δ/∑模/數變換器設有各個抽取濾波器，可進一步減小所需IC面積。當然，全部Δ/∑調製器共用一個抽取濾波器。加法裝置將全部輸入通道混合後，所得多比特混合信號加到產生多比特數據字的一個提取濾波器。加法裝置輸出的多比特混合信號也加到數/模變換器，以產生模擬輸出。
附圖簡要說明圖1為典型的模擬音頻混合器。
圖2為已有技術中混合數字輸入用的模擬音頻混合器。
圖3為數字加模擬混合技術的音頻混合器。
圖4為已有技術中獨立數位化輸入用的數字音頻混合器。
圖5為已有技術中本身對模擬輸入進行數位化的數字音頻混合器。
圖6為能接收多個輸入的傳統Δ/∑模擬/數變換器。
圖7為混合多個模擬輸入用的本發明數字音頻混合器。
圖8為Δ/∑調製器的方框圖。
圖9為圖7開關組的特寫圖。
圖10為實現圖9開關組的電路。
圖11為∑抽取濾波器的方框圖。
實施發明的最佳形態參閱圖7，示出適合集成在一塊IC晶片上的本發明數字模擬混合器80。音頻混合器80將傳統Δ/∑模/數變換器分解為其組成部分後，分開利用這些組成部分。如上文所說明，傳統的全Δ/∑模/數變換器包含2個子部件，第1子部件為Δ/∑調製器，其後面連接第2子部件，即∑抽取濾波器。這種全Δ/∑模/數變換器結構比較大，需要大量IC資產。申請者發現在IC片面積和複雜性兩方面，全Δ/∑模/數變換器中最昂貴的部件是∑抽取濾波器。因此，本發明通過使所需∑抽取濾波器的數量最少來降低複雜性並減小其規模。本發明還通過免去需要通常限制集成音頻混合器輸入數量的大量數字子電路，進一步減少集成音頻混合器3所需面積。
已有技術要求將全部模擬輸入加到各自的全Δ/∑模/數變換器，與此不同，本發明僅將各模擬輸入Ain1～AinN加到傳統全Δ/∑模/數變換器的第1子部件，即Δ/∑調製器Δ/∑1～Δ/∑N。換句話說，將每一模擬輸入Ain1～AinN加到不分別後續∑抽取濾波器的各Δ/∑調製器Δ/∑1～Δ/∑N。每一Δ/∑調製器Δ/∑1～Δ/∑N將各自的模擬輸入Ain1～AinN變換為最好是各自輸出線MD_1～MD_N上在邏輯高電平和邏輯低電平之間交替變化的1比特數據流。本技術領域公知適合本發明的許多1比特Δ/∑調製器的例子。
為了說明，圖8示出Ismail等人所著《模擬超大規模集成電路信號和信息處理第10章(1994年)中闡述的基本1比特Δ/∑調製器的方框圖。如Ismail等人所說明，Δ/∑調製器Δ/∑1是帶有內部量化器的噪聲整形ΔA頻採樣調製器。典型的Δ/∑調製器包含加法器節點82、積分器84、1比特A/D變換器86和反饋環中的1比特D/A變換器88。由於積分器84具有直流無限增益。環路增益在直流時為無限。因此，平均差錯信號直流分量為零。結果，D/A變換器88的直流分量或平均值等於輸入信號Ain1的直流分量。這意味著即使每一採樣量化誤差大，也由於採用只有2個電平的量化器，量化信號的平均值跟隨模擬輸入信號Ain1，從而線D-1的調製器輸出也跟隨模擬輸入信號Ain1。通常由全Δ/∑模/數變換器中Δ/∑調製器按常規後續的∑抽取濾波器計算該平均值。
積分器84的輸出一般根據D/A變換器88的值傾斜升降。與其相對應，1比特A/D變換器86輸出作為直流輸入值的脈衝密度調製表示的0和1的比特流。例如，如果輸入Ain1為1/7V，且積分器84的初始條件為零，則第1個20周期在線D-1上的輸出序列可為0，0，0，0，1，0，0，0，0，0，0，1，0，0，0，0，0，0，1，0。此輸出序列的平均值接近1/7。當取平均的處理過程包含較多的採樣，或者增加對奈奎斯特速率的採樣頻率比時，變換器的解析度提高。
由於圖8中的輸出MD_1和MD_2不加到各自的∑抽取濾波器以恢復數字等效值，又由於這些輸出是1比特寬的比特流，不能如本技術領域通常所進行的那樣，藉助乘法器調節其權重，即增益。為了克服此局限，本發明採用復接器MX_1～MX_N修改各1比特數據流DM_1～MD_N的權重後，再由∑抽取濾波器匯集這些數據並恢復為等效多比特字。或者，如果不要調節數據流MD_1～MD_N的權重，可將數據流直接連到加法電路85。
然而，本較佳實施例中，各調製輸出線MD_1～MD_N控制各自的復接器MX_1～MX_N。每一直接器MS_1～MS_N通過有選擇地將2個多比特輸入IN_L和IN_H中的一個傳送到各自的輸出總線B1_A～BN_A，對各MD_1～MD_N控制線上的邏輯高或邏輯低作出響應。通過調節多比特輸入IN_L和IN_H的值，能調節線MD_1～MD_N上各1比特數據流的權重。
在各第1寄存器Reg_L存放每一線MD_1～MD_N上邏輯低信號的權重。寄存器Reg_L耦合到相應復接器MX_1～MS_N的輸入IN_L。同樣，在各第2寄存器Reg_H分別存放每一線MD_1～MD_N上邏輯高信號的權重。寄存器Reg_H同樣耦合到相應的復接器MX_1～MX_N的輸入IN_H。可藉助寄存器總線81更新寄存器Reg_H和Reg_L的值。
利用各自的有源開關組S1～SN有選擇地將每一復接器的輸出總線B1_A～BN_A傳到相應的加法總線B1_B～BN_B。由通道選擇器83分別控制每一有源開關組S1～SN。例如，如果通道選擇輸出C1具有邏輯高電平，則啟動相應的有源開關組S1，將復接器輸出總線B1_A耦合到加法總線B1_B。同樣，如果通道總線選擇輸出C3具有邏輯低電平，則使開關組S3不僅將復接器輸出總線B3_A與加法器B3-B斷開，而且將加法總線B3-B的全部線接地。
參閱圖9和圖10，對此作進一步說明。圖9示出控制總線對B1_A/B1_B和總線對BN-A/BN_B的通道選擇器83的物寫圖。示出開關組S1包含從1到M的多個模塊。開關組S1～SN的總線規模等於來自權重寄存器Reg_L和Reg_H的多比特字的規模，因而等於復接器輸出總B1_A～BN_A的規模。每一模塊1～M分別將來自總線B1_A的線傳到總線B1_B。開關組S1中的全部模塊由各自的通道選擇線C1同時進行控制。同樣，通道選擇線CN控制開關組SM，從而控制總線BN_A和BN_B。如果通道選擇線(諸如C1)具有邏輯高電平，則開關組S1中的全部模塊1～M分別將各自的B1_A線耦合到B1_B線。反之，如果C1具有邏輯低電平，則開關組S1中的全部模塊1～M分別將各自的B1_A線與B1_B線隔離開，並且還將各自的B1_B線接地。
圖10示出實現開關組S1～SN中的開關模擬M有一個例子。示出來自總線B1_A的輸入線耦合到電晶體Q1和Q2的一側。電晶體Q1/Q2和反相器Q3/Q4一起構成傳輸門。通道選擇線C1控制該傳輸門。C1連接到NMOS電晶體Q1，並連接到反相器Q3/Q4的輸入。反相器Q3/Q4的輸出耦合到PMOS電晶體Q2和NMOS下拉電晶體Q5的控制柵。電晶體Q1/Q2的輸出耦合到總線B1_B的一根線，並且電晶體Q5將該總線B1_B的線有選擇地接地。如果C1具有邏輯高電平，則直接將NMOS電晶體Q1導通，同時使反相器Q3/Q4將邏輯低電平加在PMOS電晶體Q2和NMOS電晶體Q5上。這使PMOS電晶體Q2也導通，但使NMOS電晶體Q5截止。因此，Q1和Q2一起將來自總線B1_A的線耦合到相應的總線B1_B的線。如果C1具有邏輯低電平，則直接將Q1截止，並使反相器Q3/Q4將邏輯高電平加在PMOS電晶體Q2和NMOS電晶體Q5上。這使PMOS電晶體Q2也截止，但使NMOS下接電晶體Q5導通。因此，Q1和Q2一起使來自總線B1_A的線與其對應的總線B1_B的線隔離開，同時使該相應的總線B1_B的線接地。
反回到圖7，全部加法總線B1_B～BN_B提供給數字加法器85。如上文所說明，與各加法總線B1_B～BN_B分別所示的任何輸入Ain1～AinN具有各自的接地加法總線的線，從而數字0加到加法器電路85。因此，只要通過在適當的通道選擇線C1～CN設置邏輯低電平，就能從加法器電路85快速去除任何輸入。加法器85的輸出包含輸入Ain1～AinN的混合高頻多比特權重表示。
如上所述，模擬輸入Ain1～AinN不加到權Δ/∑模/數據變換器。這些輸入只加到Δ/∑調製器Δ/∑1～Δ/∑N的第一級，即，全Δ/∑模/數變換器的第1級。因此，將加法器總線B1_B～BN_B上的比特流混合(即相加)後，才加到∑抽取濾波器。然而，申請者發現加到混合電路Δ/∑調製器MX_1～MX_N的多個模擬輸入的和可共用一個∑抽取濾波器89而不丟失數據。加法器電路85的輸出還加到起平滑濾波器作用的數/模變換器，以提供數字混合模擬輸入Ain1～AinN的模擬表示。最好在一塊集成電路晶片上集成音頻混合器80。
由於來自由一Δ/∑調製器Δ/∑1～Δ/∑N的1比特數據流分別由復接器MX1～MX_N變換成權重多比特數據流，接收所得混合數據的∑抽取濾波器89應能夠處理多比特數據字。該多比特∑抽取濾波器在本技術領域已公知，並且在已有技術的多比特全Δ/∑模/數變換器中，通常做成僅接在一個多比特Δ/∑調製器後面。然而，在本發明的情況下，申請者採用多個一比特Δ/∑調製器後面連接的一個多比特∑抽取濾波器。
在包含低通濾波器和再採樣器方面，比多特抽取濾波器89原則上與基本1比特∑抽取濾波器相同。進行濾波時，以奈奎斯特頻率對信號進行再採樣。該濾波器的目的是去除帶外量化噪聲，抑制帶外寄生信號，同時由一組多個採樣重組多比特字。通常按2個或多個步驟進行降低採樣率或抽取採樣，以提高濾波器過渡帶寬度對採樣率之比。如上文所說明，∑抽取濾波器的設計與傳統抽取濾波器設計的不同點在於所期望的目的是抑制帶外量化噪聲，截然不同於滿足某種頻率響應規範。
在量化噪聲功率頻譜密度具有正弦響應的Δ/∑調製器的情況下，可用級聞梳狀濾波器有效地實現∑抽取濾波器。這種抽取濾波器呈現正弦型頻率響應。圖11示出該濾波器的一般方框圖。將量化輸入加到級聯的積分器91～93。每一積分器91～93包含反饋延遲單元92和加法器94。於是，所得輸出加到抽取輸入比特流的再採樣單元95。將再採樣單元95所抽取的輸出加到級聯的微分器97～99。由一微分器包含前饋延遲單元96和加法器98。
圖11所示∑抽取濾波器一般結構同樣可用於多比特∑抽取濾波器，諸如圖7的濾波器89。本技術領域中已公知這種多比特∑抽取器濾波器的許多例子。5751615號裝置專利(屬於Brown)中示出多比特∑抽取濾波器的一個例子，按參考文獻在此引入。
權利要求
1.一種音頻信號混合器，其特徵在於，包括具有多個量化電平的Δ/∑調製器，所述Δ/∑調製器具有接收模擬信號的輸入節點，還具有對所述模擬節點作出響應，產生一個所述量化電平的量化輸出；具有對所述量化輸出作出響應的控制輸入的復接器，所述復接器具有多個輸入通道和一個輸出通道，每一所述輸入通道對應於所述Δ/∑調製器的一個所述量化電平，所述復接器響應所述量化輸出，有效選擇相應的一個所述通道耦合到所述輸出通道；具有輸入總線和輸出總線的加法器電路，所述輸入總線耦合到所述復接器的所述輸出通道。
2.如權利要求1所述的音頻信號混合器，其特徵在於，還包括∑抽取濾波器，所述加法器電路的所述輸出總線耦合到所述∑抽取濾波器的輸入。
3.如權利要求1所述的音頻信號混合器，其特徵在於，所述Δ/∑調製器具有1比特解析度，而且其量化輸出僅在第1量化電平與第2量化電平之間交替變化。
4.如權利要求3所述的音頻信號混合器，其特徵在於，與所述第1量化電平對應的復接器輸入通道接收正數，而其與所述第2量化電平對應的輸入通道接收負數。
5.如權利要求4所述的音頻信號混合器，其特徵在於，由分開的數據寄存器供應所述復接器的所述輸入通道。
6.如權利要求5所述的音頻信號混合器，其特徵在於，以二進位補碼記數法實現所述負數。
7.如權利要求1所述的音頻信號混合器，其特徵在於，還包括多個數據寄存器，每一所述數據寄存器將其內容耦合到所述復接器的所述多個通道中對應的一個通道。
8.如權利要求1所述的音頻信號混合器，其特徵在於，由開關裝置將所述復接器的所述輸出通道有選擇地耦合到所述加法器電路的所述輸入總線。
9.如權利要求8所述的音頻信號混合器，其特徵在於，所述開關裝置每當其不將所述數據輸出通道耦合到所述輸入總線時，有效地在所述加法器電路的所述輸入總線設定一預定量化電平。
10.如權利要求8所述的音頻信號混合器，其特徵在於，所述開關裝置對通道選擇器作出響應。
11.如權利要求1所述的音頻信號混合器，其特徵在於，還包括數/模變換器，該變換器對所述加法器電路的所述輸出總線進行接收，並產生所述輸出總線上內容的模擬表示。
12.如權利要求1所述的音頻信號混合器，其特徵在於，所述混合器還是單塊集成電路的一個部分。
13.如權利要求1所述的音頻信號混合器，其特徵在於，還包括多個所述Δ/∑調製器，其中每一所述Δ/∑調製器將其輸出直接連到分開的相應復接器，每一所述Δ/∑調製器具有相互獨立且隔開的輸入節點。
全文摘要
一種集成多輸入音頻混合器(80),該混合器接收多個模擬輸入信號(Ain1～AinN),在內部將該模擬輸入信號數位化,對該數位化輸入信號進行數字處理和混合,並產生該混合輸入的數字和模擬表示。全部模擬輸入(Ain1～AinN)加到全Δ/∑模/數變換器的半部分。即,每一輸入到加各自的Δ/∑調製器,但全部Δ/∑調製器共用一個抽取濾波器(89)。每一Δ/∑調製器的輸出分別控制具有其第一量化電平用的獨立輸入通道的各復接器(MX
文檔編號H03M3/00GK1332904SQ99811764
公開日2002年1月23日 申請日期1999年9月17日 優先權日1998年10月7日
發明者C·阿澤雷多裡姆, C·迪皮依, J·E·達弗蘭薩 申請人:愛特梅爾股份有限公司