一種行列式分組交織器的並行實現方法

2023-05-13 23:19:46 2

專利名稱：一種行列式分組交織器的並行實現方法
技術領域：
本發明涉及通信技術領域，尤其涉及一種行列式分組交織器的並行實現方法。
背景技術：
行列式分組交織是交織器中最直觀也最簡單的一種交織方式，其基本原理是將輸
入的比特數據逐行填充入"X"個矩陣單元中，如圖1中所示；當填充完所有矩陣單元
後，則逐列讀出矩陣單元中的內容，如圖2中所示。其中，d和n是行列式分組交織
器的兩個參數，分別稱為交織深度與交織寬度。從交織功能上講，行列式分組交織器 的功能是將輸入的比特數據順序打亂後再重新輸出，行列式分組交織器是以幀長為 的比特數據為交織單位，對每幀數據進行相同的交織操作。
行列式分組交織器的串行實現方法較為簡單。使用一塊容量為(c/x")xl比特的雙 口隨機存取存儲器(RAM)對比特數據進行寫、讀存儲，雙口RAM的寫地址由模為c/xn 的加1計數器產生，當往雙口 RAM中寫滿個數據後，則開始從雙口 RAM中讀 出數據，雙口 RAM的讀地址的產生由C"Q和Q^兩部分相加構成，C/7Q是一個模 為的加 計數器，當CWR的計算值由("-l)x"跳轉為0時，Q^則進行模為"的 加1計數，兩計數器的初值都為0。
顯然，串行方法實現的行列式分組交織器的數據處理速度瓶頸受限於雙口 RAM 的寫、讀速度。為了能提高行列式分組交織器的數據處理速度，可採取並行實現方法。 發明名稱為"Block interleave circuit"的已授權專利US6476738中給出了行列式分組 交織器的一種並行實現方法，其主要是出於避免雙口 RAM較為繁瑣的讀寫控制邏輯 的目的而提出的。實現時先用移位寄存器將An個比特數據進行串行/並行轉換，接 著用個寄存器寄存轉換後的並行數據，之後將這個寄存器的輸出數據按照 行列式分組交織器的功能所要求的數據打亂順序並行存入數據輸出移位寄存器進行 並行/串行轉換。雖然在發明專利US6476738中，行列式分組交織器輸出的數據是串
行方式，但若去掉數據輸出移位寄存器，該發明可看作是行列式分組交織器的並行度 為"M的並行實現方法。
上述發明的缺點是只適用d和"值較小的情況，當c/與"較大時，該發明需要大 量的寄存器資源，因而不實用；此外該發明的並行度固定，不能夠根據實際需求進行 靈活改變。

發明內容
本發明針對行列式分組交織器的並行實現，為提高行列式分組交織器的數據處理 速度，提出了一種行列式分組交織器的並行實現方法。 本發明通過以下技術方案實現
令行列式分組交織器的交織深度為"，交織寬度為W，一幀比特數據的個數為"x ， 選取w的任意因數作為並行度p， n = wxp，其中w為正整數，行列式分組交織器的 輸入為經串行/並行轉換後數據寬度為p比特的並行數據，其輸出也為數據寬度為p 比特的並行數據， 一幀交織的數據為Aw個數據寬度為p比特的並行數據。其步驟 如下
(1) 用順序交換器對輸入的p比特數據進行順序交換。順序交換器是根據交換順 序對/7比特數據進行比特順序交換的一個數據通道，每個p比特數據的交換順序都相 同，給定J， "， /7值，交換順序也就確定，其計算方法為取/為0到,l上的整數， 首先計算出索引Indx值，其中Indx與/之間的關係如下
Indx = mod',w)X(i +如w(〃
其中mod"";)表示/整除"得到的餘數，；fow(V/";)表示/整除"得到的商，然後，
根據計算出的Indx值，計算出Shuf值，Shuf值為位於0到/>1上的整數，其中Shuf 與Indx之間的關係如下
Shuf = mod (Indx + mod (_/7oo, (Indx /1cm ((i，/)))，gcd(d， 其中lcm(義p)表示求d和p的最小公倍數，gcd(cf,/ )則表示求d和;？的最大公約數， y oor (Indx/lcm (t/,p)) 表示Indx整除 lcm(V,p) 得至ij 的商 ，
(Indx / 1cm (J,/7)),gcd (d,p》表示/Zoor (Indx / 1cm(d,p))整除gcd(t/，得 到的餘數，mod(Indx + m。d(/7oo"Indx/lcm(y,; ))，gcd(y,; )),; )則表示Indx與 mod(77oo"Indx/lcm(i/,p)),gcd(Ap》的和值整除p得到的餘數，取Z值依次為從0 到p-1的整數，依次計算可得p個Shuf值，從0到p-1的；7個整數和計算出的p個 Shuf值之間的對應關係即為交換順序；
(2) 將經步驟(l)交換順序後得到的的數據輸入右移循環移位器進行右移循環移 位，右移循環移位器對交換順序後的每個p比特數據進行向右循環移位(數據高位在 左，低位在右)，移位的次數SR的計算方法如下
SR =如or(4/w)
其屮A表示p比特數據在一幀p比特並行數據中的序號，取值為從0到上的整
數，/00r(/fc/w)表示求/t整除W得到的商；
(3) 根據寫地址產生器產生的p個寫地址，將經步驟(2)右移循環移位後得到的p 比特數據的各比特分別寫入戶個雙口 RAM中。寫地址產生器用於產生每個/7比特數
據往/7個雙口RAM寫入時分別對應的p個寫地址，其產生方法為對於第l個/ 比 特數據(序號/t為0)，從只讀存儲器(ROM)的O地址存儲單元中讀出的內容即為第 I個/ 比特數據的/7個寫地址，其後續的(w-l)個; 比特數據的寫地址的產生方法是後 一個p比特數據的p個寫地址由前一個p比特數據的p個寫地址累加1得到，對於第 —十l)個p比特數據(序號A:為w)，從ROM的1地址存儲單元中讀出的內容即為第(w+l) 個p比特數據的p個寫地址，其後續的(w-l)個p比特數據的寫地址的產生方法是後 一個戶比特數據的p個寫地址由前一個p比特數據的p個寫地址累加1得到，依此類 推，^xw)個p比特數據所對應的寫地址按照此方法產生得到。
ROM中存儲的內容的產生方法為對於第l個p比特數據(序號yt為O)，取f為 從0到p-l的整數，首先，計算出p個Indx值，然後，根據Indx值計算出/7個初始 寫地址v4c/AWR ，其中AW^r與Indx之間的關係如下
其中^ow(Indx/; )表示Indx整除得到的商，mod(/ oor(Indx/; )表示求 y/oo"Indx/p)整除d得到的餘數，yfeo"Indx/(t/x;^則表示Indx整除c/x^得到的
商，根據比特數據的交換順序，先對p個初始寫地址進行順序交換，再根據第1 個/7比特數據的右移循環移位的操作對順序交換後的p個初始寫地址進行相同的右移 循環移位操作，得到的p個寫地址進行二進位比特數據連結(按順序高位在左，低位 在右)存入ROM的0地址指示的存儲單元中，對於第(w+l)個p比特數據(序號A為 w)，取/為從(w，)到(w+l)xp-l的整數，先計算出p個Indx值，然後，根據Indx值 計算出p個初始寫地址^Wr，，根據p比特數據的交換順序，先對p個初始寫地址 進行順序交換，再根據第w個/7比特數據的右移循環移位的操作對順序交換後的p 個初始寫地址進行相同的右移循環移位操作，得到的p個寫地址二進位比特數據連結 存入ROM的1地址指示的存儲單元中，依此類推，ROM中J個存儲單元的內容按 此方法產生得到，ROM的容量為Jx(px叫)比特，其中，"=「lb(("-l)xw"，其中「， 表示向上取整運算，即需要w個比特來表示OM)xw值；
(4) 在步驟(3)完成將一幀數據全部寫入p個雙口 RAM之後，根據讀地址產生器 產生的讀地址，從p個雙口 RAM中並行讀出i 比特數據，p個雙口 RAM的讀地址 均相同，其產生由0^和C"^兩部分相加構成，C"^是一個模為dxw的加w計數器， 當O^計算值由W-l)xw跳轉為0時，0^則進行模為w的加l計數，兩計數器的初 值都為0;
(5) 左移循環移位器對由步驟(4)讀出的每個比特數據進行向左循環移位(數據 高位在左，低位在右)，左移循環移位後得到的p比特數據即為行列式分組交織器的 輸出，向左循環移位的次數SL的計算方法如下其中y表示從p個雙口 RAM中讀出的j 比特數據的序號，取值為從0到^xw-l上的 整數，gcd^,p)則表示求d和/7的最大公約數，_/700"//^/^<1(^;7)))表示/'整除 (d/gcd(c/,/ ))得到的商，mod(/7。w(j7(J/gcd(J,p)》，gcd(c/,/ ))表示 T7離(/ / (d / gcd (A力))整除gcd (A p)得到的餘數。
本發明的有益效果
本發明通過靈活地選取並行度p的方式，將行列式分組交織器的數據處理速率提 高P倍，滿足了高速數據傳輸的應用。


圖1為行列式分組交織器的寫示意圖2為行列式分組交織器的讀示意圖3為行列式分組交織器的並行實現結構圖4為圖3中的寫地址產生器的結構圖5為圖3中的讀地址產生器的結構圖6為雙口 RAM寫入時，圖3中的控制器產生的控制信號的時序圖7為雙口 RAM讀出時，圖3中的控制器產生的控制信號的時序圖8為根據本發明的一個實施例的一組數據的順序交換及右移循環移位圖9為根據本發明的一個實施例的又一組數據的順序交換及右移循環移位圖10為根據本發明的一個實施例的一幀交織數據寫完後雙口 RAM中的存儲內 容示意圖。
具體實施例方式
本發明提出了一種行列式分組交織器的並行實現方法。行列式分組交織器的交織 深度為"，交織寬度為"， 一幀比特數據的個數為"xm，選取w的任意因數作為並行
度p， " = WXp, W為正整數。
將c/x 個比特數據每連續;7個比特數據串行/並行轉換成一個數據寬度為p比特 的並行數據。交織過程需用戶個容量為(dx—xl比特的雙口 RAM(RAM。,RAMp…,RAM^)對數據進行寫、讀存儲。每個p比特數據並不是按照 並行數據內的比特順序分別寫入RAM。,RAM,，…,RAM^中，而需要將這p比特數據 先進行順序交換後，再經循環移位，然後根據寫地址將各比特分別寫入 RAM。,RAMp…,RAMH這p個雙口 RAM中。
行列式分組交織器的並行實現結構框圖如圖3中所示。順序交換器3001的功能是將行列式分組交織器輸入的p比特數據進行順序交換。 對於給定的A ", /7值，交換順序確定，其計算方法為取/為0到/M上的整數， 首先根據式(l)計算出索引Indx值。
Indx = mod w) x " t o。/" (〃 (1)
其中mod(i,")表示/整除"得到的餘數，^ ow(〃")表示z'整除"得到的商。
根據計算出的Indx值，根據式(2)計算出Shuf值，Shuf值為位於0到p-1上的整數。
Shuf = mod(Indx + mod(_/7ow(IndxZlcm(t/,; )),gcd(￡/,p))，；7) (2) 其中，lcm(《;^表示求(/和/j的最小公倍數，gcd(d，; )則表示求d和;7的最大公約 數，yZoo/"(Indx/lcmO/,; ))表示求Indx整除lcm(d,p)得到的商，
m。d(/o。r(Indx/lcm(t/，p)),gcd((i,;7)) 表示y7ow(Indx/lcm((i，/j)) 整除 gcd (d,; )得到的餘數，mod (Indx + mod (yZoo" Indx / 1cm (d， p)), gcd (d, p)), 則表示 Indx與m。d(y7oo;^Indx/lcm(^; 》,gcd(Ap))的和值整除p得到的餘數。
取/值依次為從0到p-l的整數，依次計算可得p個Shuf值，從0到，1的p個 整數和計算出的p個Shuf值之間的對應關係即為交換順序。
本發明中的順序交換器僅僅是數據通路的交叉轉換，不消耗任何電路資源。
圖3中右移循環移位器3002的功能是完成對每個/7比特數據向右循環移位的操 作。數據高位在左，低位在右，由控制器3008產生的C五2信號表示的是每個p比特 數據向右循環移位的次數SR，其可根據式(3)計算出。
SR = _/7—yt/w) (3) 其中A表示p比特數據在一幀p比特並行數據中的序號，取值為從0到^w-l上的整 數，力ow(/t/w;)表示求yt整除w得到的商。
圖3中，只讀存儲器(ROM)3003共J個存儲單元，其存儲內容產生方法如下 對於第1個P比特數據(序號A為0)，取/為從0到/7-l的整數，首先，根據式(l)計 算出屍個Indx值，然後，根據Indx值由式(4)計算出個初始寫地址」^^WR ,
^必r抓=mod (y/ow (Indx//>)，rf)xw + y 離(Indx/(yxp)) (4) 其中；7oor(Indx/p)表示Indx整除；？得到的商，mod(yZ(w(Indx/p),rf)表示求 y/oor(Indx/p)整除d得到的餘數，yfow(Indx/(c/x; ))則表示Indx整除&p得到的 商，根據p比特數據的交換順序，先對p個初始寫地址進行順序交換，再根據第1 個/;比特數據的右移循環移位的操作對順序交換後的p個初始寫地址進行相同的右移 循環移位操作，得到的p個寫地址進行二進位比特數據連結(按順序高位在左，低位 在右)存入ROM的0地址指示的存儲單元中，對於第(w+l)個p比特數據(序號&為 w)，取f為從0^)到(w+l)^-l的整數，先計算出p個Indx值，然後，根據Indx值 計算出p個初始寫地址^""rWR ，根據p比特數據的交換順序，先對/7個初始寫地址
進行順序交換，再根據第w個/7比特數據的右移循環移位的操作對順序交換後的 個初始寫地址進行相同的右移循環移位操作，得到的p個寫地址進行二進位比特數據 連結存入ROM的1地址指示的存儲單元中，由此類推，ROM中存儲的c/個寫地址 按照此方法產生得到，ROM的容量大小為^x(px附,)比特，其中，^ =「lb((d —l)xw)"l，
其中「 l表示向上取整運算，即需要叫個比特來表示(y-i)xw值；
圖3中，ROM的讀地址C4每w個時鐘周期自加l(初始值為0)，只讀存儲器的 p個位寬為w比特的輸出分別對應到p個寫地址產生器3004上。
寫地址產生器3004用於產生雙口 RAM的寫地址，其產生方法為對於第1個戶 比特數據(序號A為0)，從ROM的0地址存儲單元中讀出的內容即為第1個p比特 數據的p個寫地址，其後續的(w-l)個;？比特數據的寫地址的產生方法是後一個/7比 特數據的p個寫地址由前一個p比特數據的p個寫地址累加1得到，對於第(vv+l)個 p比特數據(序號A為w)，從ROM的1地址存儲單元中讀出的內容即為第0+l)個p 比特數據的i 個寫地址，其後續的(w-l)個p比特數據的寫地址的產生方法是後一個p 比特數據的p個寫地址由前一個p比特數據的p個寫地址累加l得到，由此類推，(^MO 個p比特數據所對應的寫地址按照此方法產生得到。
寫地址產生器3004的詳細結構如圖4中所示。令^二「lb(rfxw-l)1，即需要 附2個比特來表示^，-1)值。C&信號有效時，將從只讀存儲器3003中讀出的內容的 數據寬度從,擴展為附2(高位補0)。
信號無效時，寫地址累加1 。
p個寫地址產生器3004輸出的p個寫地址分別對應到p個雙口 RAM3005的；7 個寫地址埠上，將p比特數據的各比特寫入p個雙U RAM的由p個寫地址所指示 的存儲單元中。
讀地址產生器3006用於產生雙口 RAM的讀地址，p個雙口 RAM的讀地址均相 同，其產生由C《和C頭兩部分相加構成，C《是一個模為"xw的加w計數器，當 0^計算值由W-l)xw跳轉為0時，C加e則進行模為w的加1計數，兩計數器的初值 都為0。讀地址產生器3006的詳細結構如圖5中所示。C&信號有效時，C"&被置0， C 加l計數；否則，Q^加w計數，0^則維持原值不變。
讀地址產生器3006產生的讀地址對應到了 p個雙口 RAM 3005的p個讀地址端 口上，用於並行讀出p比特數據。
左移循環移位器3007對讀出的每個p比特數據進行左移循環移位，數據高位在 左，低位在右，向左循環移位後得到的p比特數據即為行列式分組交織器的輸出，由 控制器3008產生的C五4信號表示的是每個p比特數據向左循環移位的次數SL，其可 根據式(5)計算出。
控制器3008用於產生控制信號C4， C^， C&， C&和CE
往雙口RAM中寫入數據時，需要產生控制信號C4， C^和C&，其時序圖如圖 6中所示。當一幀數據全部寫入p個雙口 RAM後，才開始從；？個雙口 RAM中讀取 數據，讀數據時，需要產生控制信號C&和C&，其時序圖如圖7中所示。圖7中只 給出了前d個時鐘周期內的時序關係，後續的時序關係則是圖7中的(w-l)次重複。
下面以具體實例來加以說明。 實例
設交織深度"=6，交織寬度"=12，並行度; = 4，根據公式"=^><; ,則w二3。
設一幀72個比特數據為x。,w71 。
分別取/等於0， 1， 2， 3，按式(l)計算出Indx值分別為(O， 6， 12， 18)，按式(2) 計算出Shuf值分別為(O, 2, 1, 3)。
對於4比特數據(jc。,x,，^,xj，序號A;等於O，按式(3)計算出SR值為0，因此， 經順序交換及向右循環移位0次後的4比特數據為(;c。，X2,XpX》，此4比特數據的順 序交換及右移循環移位圖如圖8中所示。
再如對於4比特數據(^,^37,^,139)，序號A等於9，按式(3)計算出SR值為3， 因此，經順序交換及向右循環移位3次後的4比特數據為(;c38，x37 ,x39,x36)，此4比特 數據的順序交換及右移循環移位圖如圖9中所示。
由式(4)計算出的6組初始寫地址JfiWrWR為(O， 3， 9, 12); (0， 3， 9， 12); (0, 6， 9， 15); (0, 6, 9， 15); (3, 6, 12, 15); (3, 6, 12, 15)。經順序交換以及右移循環移位後，得6組寫地址 為(O， 9, 3, 12); (12， 0, 9， 3); (6, 15, 0, 9); (9, 6, 15, 0); (3， 12， 6， 15); (15, 3, 12, 6)。
將每組寫地址連結存入容量為6x16比特的ROM中，從0地址開始，存儲的內 容依次為 0000100100111100; 1100000010010011; 0110111100001001; 1001011011110000; 0011110001101111; 1111001111000110。
此實例中，當一幀交織數據寫完後，4個雙口 RAM(RAM。,RAMpRAM2，RAM3) 中存儲的內容如圖IO中所示。
一幀交織數據寫完後，需耍根據讀地址從4個雙口RAM中將數據讀出，並將每 次讀出4比特數據進行左移循環移位。
如讀第1個4比特數據的讀地址為(O， 0, 0， 0)，從4個雙口 RAM中讀出的第1個 4比特數據為(x。,x12,x24,x36) ， / = 0，按式(5)計算出SL值為0。此4比特數據需經向 左循環移位0次，也即行列式分組交織器輸出的第1個4比特數據為(x。,x12,x24,;c36)。
再如讀第5個4比特數據的讀地址為(12, 12, 12, 12)，從4個雙口 RAM中讀出的 第5個4比特數據為015，15。，162，;0， 乂 = 4，按式(6)計算出SL值為1。此4比特數據 經向左循環移位1次後得行列式分組交織器的輸出為(^5。^62,13,、)。
權利要求
1.一種行列式分組交織器的並行實現方法，其特徵在於，選取n的任意因數作為並行度p，n＝w×p，其中，行列式分組交織器的交織深度為d，交織寬度為n，一幀比特數據的個數為d×n，w為正整數，具體步驟包括(1)用順序交換器對輸入的p比特數據進行順序交換，順序交換器是根據交換順序對p比特數據進行比特順序交換的一個數據通道，每個p比特數據的交換順序都相同，給定d，n，p值，交換順序也就確定，其計算方法為取i為0到p-1上的整數，首先計算出索引Indx值，其中Indx與i之間的關係如下Indx＝mod(i，n)×d+floor(i/n)其中mod(i，n)表示i整除n得到的餘數，floor(i/n)表示i整除n得到的商，然後，根據計算出的Indx值，計算出Shuf值，Shuf值為位於0到p-1上的整數，其中Shuf與Indx之間的關係如下Shuf＝mod(Indx+mod(floor(Indx/1cm(d，p))，gcd(d，p))，p)其中1cm(d，p)表示求d和p的最小公倍數，gcd(d，p)則表示求d和p的最大公約數，floor(Indx/1cm(d，p))表示Indx整除1cm(d，p)得到的商，mod(floor(Indx/1cm(d，p))，gcd(d，p))表示floor(Indx/1cm(d，p))整除gcd(d，p)得到的餘數，mod(Indx+mod(floor(Indx/1cm(d，p))，gcd(d，p))，p)則表示Indx與mod(floor(Indx/1cm(d，p))，gcd(d，p))的和值整除p得到的餘數，取i值依次為從0到p-1的整數，依次計算可得p個Shuf值，從0到p-1的p個整數和計算出的p個Shuf值之間的對應關係即為交換順序；(2)將經步驟(1)交換順序後得到的的數據輸入右移循環移位器進行右移循環移位，右移循環移位器對交換順序後的每個p比特數據按照數據高位在左，低位在右進行向右循環移位，移位的次數SR的計算方法如下SR＝floor(k/w)其中k表示p比特數據在一幀p比特並行數據中的序號，取值為從0到d×w-1上的整數，floor(k/w)表示求k整除w得到的商；(3)根據寫地址產生器產生的p個寫地址，將經步驟(2)右移循環移位得到的p比特數據的各比特分別寫入p個雙口RAM中，寫地址產生器用於產生每個p比特數據往p個雙口RAM寫入時分別對應的p個寫地址，其產生方法為對於第1個p比特數據，其序號k為0，從只讀存儲器(ROM)的0地址存儲單元中讀出的內容即為第1個p比特數據的p個寫地址，其後續的(w-1)個p比特數據的寫地址的產生方法是後一個p比特數據的p個寫地址由前一個p比特數據的p個寫地址累加1得到，對於第(w+1)個p比特數據，其序號k為w，從ROM的1地址存儲單元中讀出的內容即為第(w+1)個p比特數據的p個寫地址，其後續的(w-1)個p比特數據的寫地址的產生方法是後一個p比特數據的p個寫地址由前一個p比特數據的p個寫地址累加1得到，依此類推，(d×w)個p比特數據所對應的寫地址按照此方法產生得到；ROM中存儲的內容的產生方法為對於第1個p比特數據，其序號k為0，取i為從0到p-1的整數，首先，計算出p個Indx值，然後，根據Indx值計算出p個初始寫地址AddrWR，其中AddrWR與Indx之間的關係如下AddrWR＝mod(floor(Indx/p)，d)×w+floor(Indx/(d×p))其中floor(Indx/p)表示Indx整除p得到的商，mod(floor(Indx/p)，d)表示求floor(Indx/p)整除d得到的餘數，floor(Indx/(d×p))則表示Indx整除d×p得到的商，根據p比特數據的交換順序，先對p個初始寫地址進行順序交換，再根據第1個p比特數據的右移循環移位的操作對順序交換後的p個初始寫地址進行相同的右移循環移位操作，得到的p個寫地址按順序高位在左，低位在右進行二進位比特數據連結存入ROM的0地址指示的存儲單元中，對於第(w+1)個p比特數據(序號k為w)，取i為從(w×p)到(w+1)×p-1的整數，先計算出p個Indx值，然後，根據Indx值計算出p個初始寫地址AddrWR，根據p比特數據的交換順序，先對p個初始寫地址進行順序交換，再根據第w個p比特數據的右移循環移位的操作對順序交換後的p個初始寫地址進行相同的右移循環移位操作，得到的p個寫地址二進位比特數據連結存入ROM的1地址指示的存儲單元中，依此類推，ROM中d個存儲單元的內容按此方法產生得到，ROM的容量為d×(p×m1)比特，其中， top= "167" left = "64"/>其中 top= "167" left = "115"/>表示向上取整運算，即需要m1個比特來表示(d-1)×w值；(4)在步驟(3)完成將一幀數據全部寫入p個雙口RAM後，根據讀地址產生器產生的讀地址，從p個雙口RAM中並行讀出p比特數據，p個雙口RAM的讀地址均相同，其產生由CntR和CntC兩部分相加構成，CntR是一個模為d×w的加w計數器，當CntR計算值由(d-1)×w跳轉為0時，CntC則進行模為w的加1計數，兩計數器的初值都為0；(5)左移循環移位器對由步驟(4)讀出的每個p比特數據按照數據高位在左，低位在右進行向左循環移位，左移循環移位後得到的p比特數據即為行列式分組交織器的輸出，向左循環移位的次數SL的計算方法如下SL＝mod(floor(j/(d/gcd(d，p)))，gcd(d，p))其中j表示從p個雙口RAM中讀出的p比特數據的序號，取值為從0到d×w-1上的整數，gcd(d，p)則表示求d和p的最大公約數，floor(j/(d/gcd(d，p)))表示j整除(d/gcd(d，p))得到的商，mod(floor(j/(d/gcd(d，p)))，gcd(d，p))表示floor(j/(d/gcd(d，p)))整除gcd(d，p)得到的餘數。
全文摘要
本發明是一種行列式分組交織器的並行實現方法，涉及通信技術領域。令行列式分組交織器交織深度為d，交織寬度為n，選取n的任意因數作為並行度p，n＝w×p，w為正整數。先用順序交換器對輸入的p比特數據進行順序交換，接著進行右移循環移位，然後根據寫地址產生器產生的p個寫地址，將經順序交換和右移循環移位得到的p比特數據分別寫入p個雙口RAM(隨機存取存儲器)中，寫完一幀數據後，根據讀地址產生器產生的讀地址從p個雙口RAM中並行讀出p比特數據，並對讀出的p比特數據進行左移循環移位以得到交織後的數據。本發明可靈活選取並行度p實現並行的行列式分組交織器，從而將數據處理速率提高p倍以滿足高速數據傳輸的應用。
文檔編號H04L12/56GK101345604SQ200810117930
公開日2009年1月14日 申請日期2008年8月15日 優先權日2008年8月15日
發明者匡鏡明, 楊德偉, 楠 武, 華 王, 範光榮 申請人:北京理工大學