一種振蕩器的製造方法
2023-05-14 00:50:36 1
一種振蕩器的製造方法
【專利摘要】本發明提供一種振蕩器，其包括第一振蕩單元和第二振蕩單元，每個振蕩單元包括產生參考峰值電壓的電阻、產生一比較電壓的電容、第一電流源、比較電路和放電控制電路。第一振蕩單元的第一電流源提供的電流對其電容進行充電，第一振蕩單元的比較電路在其比較電壓大於或等於參考峰值電壓時，通知第一振蕩單元的放電控制電路開始放電和第二振蕩單元的放電控制電路停止放電，第二振蕩單元的第一電流源提供的電流對其電容進行充電，第二振蕩單元的比較電路在其比較電壓大於或等於參考峰值電壓時，通知第二振蕩單元的放電控制電路開始放電和第一振蕩單元的放電控制電路停止放電。與現有技術相比，本發明提供的振蕩器可以得到較高精度的輸出頻率信號。
【專利說明】一種振蕩器
[0001]本發明申請是申請日為2011年8月26日、申請號為201110248468.9、發明名稱
為"可編程振蕩器"的分案申請。
【【技術領域】】
[0002]本發明涉及電子電路領域，特別是一種振蕩器。
【【背景技術】】
[0003]為了迎合市場的需求，對高精度低功耗振蕩器的研發越來越多，比如中國專利已經公開的一些高精度低功耗振蕩器，如申請號為200810112605.4,200810115218.6，200910087721.X等。這些振蕩器可以產生功耗很低，頻率隨電源電壓和溫度變化較小的振蕩信號，可以適用於各種電源管理系統中，但有些場合對工藝偏差導致的頻率變化要求也非常高。所述工藝偏差是指大規模製造工藝導致的晶片之間的頻率誤差，如藍牙系統中的待機時鐘要求很高，時鐘偏差將導致兩個需要通訊的藍牙系統在睡眠模式下無法正常握手和喚醒。有些系統中，如藍牙或USB系統中，對頻率要求極高，例如要求頻率變化小於+/-1OOOppm,即千分之一。晶體振蕩器通常可以達到+/-1OOppm以內，但是晶體的價格較高，應用成本也較高。傳統藍牙系統中需要至少兩個晶體振蕩器，一個用於射頻部分，頻率較高，一般為26— 100MHz，另外也需要一個用於睡眠模式喚醒的低頻時鐘，如32KHz或更低,這樣成本也會比較高。 [0004]因為有必要提出一種改進的技術方案來克服上述問題。
【
【發明內容】
】
[0005]本部分的目的在於概述本發明的實施例的一些方面以及簡要介紹一些較佳實施例。在本部分以及本申請的說明書摘要和發明名稱中可能會做些簡化或省略以避免使本部分、說明書摘要和發明名稱的目的模糊，而這種簡化或省略不能用於限制本發明的範圍。
[0006]本發明的目的在於提供一種振蕩器，其可以獲得較高精度的輸出頻率信號。
[0007]根據本發明的目的，本發明提供一種振蕩器，其包括第一振蕩單元和第二振蕩單元，其中每個振蕩單元包括產生參考峰值電壓的電阻、產生一比較電壓的電容、第一電流源、比較所述參考峰值電壓和所述比較電壓的比較電路和放電控制電路。基於第一振蕩單元的第一電流源提供的電流對第一振蕩單元的電容進行充電，第一振蕩單元的比較電路在第一振蕩單兀中的比較電壓大於或等於第一振蕩單兀中的參考峰值電壓時，通知第一振蕩單元的放電控制電路開始放電和第二振蕩單元的放電控制電路停止放電，基於第二振蕩單元的第一電流源提供的電流對第二振蕩單元的電容進行充電，第二振蕩單元的比較電路在第二振蕩單元中的比較電壓大於或等於第二振蕩單元中的參考峰值電壓時，通知第二振蕩單元的放電控制電路開始放電和第一振蕩單元的放電控制電路停止放電。
[0008]進一步的，所述第一振蕩單元和第二振蕩單元共享一邏輯電路，所述邏輯電路包括第一或非門和第二或非門，每個振蕩單元還包括第二電流源，所述第一振蕩單元中的比較電路包括第三NMOS管、第四NMOS管和第一反相器，第一振蕩單元中的放電控制電路包括第一 NMOS管，其中第一振蕩單元中的第二電流源的一端接電壓，另一端接第三NMOS管的漏極，所述第三NMOS管的源極與地之間連接第一振蕩單元中產生參考峰值電壓的電阻，第一振蕩單元中的第一電流源的一端接電壓，另一端接第四NMOS管的漏極，所述第四NMOS管的源極與地之間連接第一振蕩單元中產生比較電壓的電容，第三NMOS管和第四NMOS管的柵極連接，第一 NMOS管與第一振蕩單元中產生比較電壓的所述電容並聯，第四NMOS管的漏極連接第一反相器的輸入端，所述第二振蕩單元中的比較電路包括第五NMOS管、第六NMOS管和第二反相器，第二振蕩單元中的放電控制電路包括第二 NMOS管，其中第二振蕩單元中的第二電流源的一端接電壓，另一端接第五NMOS管的漏極，所述第五NMOS管的源極與地之間連接第二振蕩單元中產生參考峰值電壓的電阻，第二振蕩單元中的第一電流源的一端接電壓，另一端接第六NMOS管的漏極，所述第六NMOS管的源極與地之間連接第二振蕩單元中產生比較電壓的電容，第二 NMOS管與第二振蕩單元中產生比較電壓的所述電容並聯，第六NMOS管的漏極連接第二反相器的輸入端，第一反相器的輸出與第一或非門的第一輸入端連接，第一 NMOS管的柵極與第一或非門的第二輸入端以及第二或非門的輸出端連接，第一或非門的輸出端與第二 NMOS管的柵極以及第二或非門的第一輸入端連接，第二反相器的輸出與第二或非門的第二輸入端連接。
[0009]進一步的，所述第三NMOS管和第四NMOS管的長寬比相等，所述第五NMOS管和第六NMOS管的長寬比相等，第一振蕩單元中的第一電流源和第二電流源提供的電流相等，第二振蕩單元中的第一電流源和第二電流源提供的電流相等。
[0010]根據本發明的目的，本發明提供另一種振蕩器，其包括第一振蕩單元和第二振蕩單元，其中兩個振蕩單元共享一個產生參考峰值電壓的電阻，每個振蕩單元還包括產生一比較電壓的電容、第一電流源、比較所述參考峰值電壓和所述比較電壓的比較電路和放電控制電路，基於第一振蕩單元的第一電流源提供的電流對第一振蕩單元的電容進行充電，第一振蕩單元的比較電路在第一振蕩單元中的比較電壓大於或等於所述參考峰值電壓時，通知第一振蕩單元的放電控制電路開始放電和第二振蕩單元的放電控制電路停止放電，基於第二振蕩單元的第一電流源提供的電流對第二振蕩單元的電容進行充電，第二振蕩單元的比較電路在第二振蕩單元中的比較電壓大於或等於所述參考峰值電壓時，通知第二振蕩單元的放電控制電路開始放電和第一振蕩單元的放電控制電路停止放電。
[0011]進一步的，所述第一振蕩單元和第二振蕩單元共享一邏輯電路和第二電流源，所述邏輯電路包括第一或非門和第二或非門，所述第一振蕩單元中的比較電路包括第三NMOS管、第四NMOS管和第一反相器，第一振蕩單元中的放電控制電路包括第一 NMOS管，其中第二電流源的一端接電壓，另一端接第三NMOS管的漏極，所述第三NMOS管的源極與地之間連接產生參考峰值電壓的電阻，第一振蕩單元中的第一電流源的一端接電壓，另一端接第四NMOS管的漏極，所述第四NMOS管的源極與地之間連接第一振蕩單元中產生比較電壓的電容，第三NMOS管和第四NMOS管的柵極連接，第一 NMOS管與所述電容並聯，第四NMOS管的漏極連接第一反相器的輸入端，所述第二振蕩單元中的比較電路包括第三NMOS管、第六NMOS管和第二反相器，其中第二振蕩單元中的比較電路與第一振蕩單元中的比較電路共享第三NMOS管，第二振蕩單元中的放電控制電路包括第二 NMOS管，其中第二振蕩單元中的第一電流源的一端接電壓，另一端接第六NMOS管的漏極，所述第六NMOS管的源極與地之間連接第二振蕩單元中產生比較電壓的電容，第六NMOS管的柵極與所述第一振蕩單元中第二電流源和第三NMOS管之間的一節點連接，第二 NMOS管與所述電容並聯，第六NMOS管的漏極連接第二反相器的輸入端，第一反相器的輸出與第一或非門的第一輸入端連接，第一 NMOS管的柵極與第一或非門的第二輸入端以及第二或非門的輸出端連接，第一或非門的輸出端與第二 NMOS管的柵極以及第二或非門的第一輸入端連接，第二反相器的輸出與第二或非門的第二輸入端連接。
[0012]進一步的，所述第三NMOS管、第四NMOS管和第五NMOS管的長寬比均相等，第一振蕩單元中的第一電流源、第二電流源和第二振蕩單元中的第一電流源提供的電流均相等。
[0013]根據本發明的目的，本發明提供另一種振蕩器，其包括第一振蕩單元和第二振蕩單元，其中每個振蕩單元包括產生參考峰值電壓的電阻、產生一比較電壓的電容、電流源、比較所述參考峰值電壓和所述比較電壓的比較電路和充電控制電路，基於第一振蕩單元的電流源提供的電流對第一振蕩單元的電容進行放電，第一振蕩單元的比較電路在第一振蕩單元中的比較電壓小於或等於第一振蕩單元中的參考峰值電壓時，通知第一振蕩單元的充電控制電路開始充電和第二振蕩單元的充電控制電路停止充電，基於第二振蕩單元的電流源提供的電流對第二振蕩單元的電容進行放電，第二振蕩單元的比較電路在第二振蕩單元中的比較電壓小於或等於第二振蕩單元中的參考峰值電壓時，通知第二振蕩單元的充電控制電路開始充電和第一振蕩單元的充電控制電路停止充電。
[0014]根據本發明的目的，本發明提供另一種振蕩器，其包括第一振蕩單元和第二振蕩單元，其中兩個振蕩單元共享一個產生參考峰值電壓的電阻，每個振蕩單元還包括產生一比較電壓的電容、電流源、比較所述參考峰值電壓和所述比較電壓的比較電路和充電控制電路，基於第一振蕩單元的電流源提供的電流對第一振蕩單元的電容進行放電，第一振蕩單元的比較電路在第一振蕩單元中的比較電壓小於或等於所述參考峰值電壓時，通知第一振蕩單元的充電控制電路開始充電和第二振蕩單元的充電控制電路停止充電，基於第二振蕩單元的電流源提供的電流對第二振蕩單元的電容進行放電，第二振蕩單元的比較電路在第二振蕩單元中的比較電壓大於或等於所述參考峰值電壓時，通知第二振蕩單元的充電控制電路開始充電和第一振蕩單元的充電控制電路停止充電。
[0015]與現有技術相比，本發明提供的振蕩器可以得到較高精度的輸出頻率信號。
【【專利附圖】
【附圖說明】】
[0016]為了更清楚地說明本發明實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其它的附圖。其中:
[0017]圖1為本發明中可編程振蕩器的結構示意圖；
[0018]圖2為校準信號對可編程振蕩模塊中電阻進行控制的示意圖；
[0019]圖3為校準信號對可編程振蕩模塊中電容進行控制的示意圖；
[0020]圖4為本發明中可編程振蕩模塊在一個實施例中的電路示意圖；
[0021]圖5為圖4中第一電容的振蕩信號、第二電容的振蕩信號和對應產生的目標低頻信號的對比示意圖；和[0022]圖6為本發明中可編程振蕩模塊在另一個實施例中的電路示意圖。
【【具體實施方式】】
[0023]本發明的詳細描述主要通過程序、步驟、邏輯塊、過程或其他象徵性的描述來直接或間接地模擬本發明技術方案的運作。為透徹的理解本發明，在接下來的描述中陳述了很多特定細節。而在沒有這些特定細節時，本發明則可能仍可實現。所屬領域內的技術人員使用此處的這些描述和陳述向所屬領域內的其他技術人員有效的介紹他們的工作本質。換句話說，為避免混淆本發明的目的，由於熟知的方法和程序已經容易理解，因此它們並未被詳細描述。
[0024]此處所稱的「一個實施例」或「實施例」是指可包含於本發明至少一個實現方式中的特定特徵、結構或特性。在本說明書中不同地方出現的「在一個實施例中」並非均指同一個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。此外，表示一個或多個實施例的方法、流程圖或功能框圖中的模塊順序並非固定的指代任何特定順序，也不構成對本發明的限制。本說明書中的「連接」包括直接連接，也包括間接連接；文中的「若干」或「數個」是指兩個或兩個以上。
[0025]圖1為本發明中可編程振蕩器的結構示意圖，所述可編程振蕩器包括校準信號產生模塊110和可編程振蕩模塊120，其中所述校準信號產生模塊110比較參考高頻信號HCK和可編程振蕩模塊120輸出的目標低頻信號LCK以輸出校準信號(圖中表不為00、01...0η),所述可編程振蕩模塊120根 據所述校準信號來校準其輸出的目標低頻信號LCK。所述校準信號產生模塊110通過比較所述參考高頻信號HCK以及目標低頻信號LCK以獲得校準信號有很多種方法，通常，所述校準信號可以採用現有技術中的各種編碼方式，如溫度碼、格雷碼、補碼等。
[0026]獲得校準信號的一種最普遍的方法可以為:所述校準信號產生模塊110在所述目標低頻信號的一個周期內對所述參考高頻信號進行計數，根據計數得到的計數值與標準值的差確定所述校準信號。在一個實施例中，為了便於理解，此處以常規帶符號位的數據形式描述所述校準信號，但本發明的原理適用於各種編碼技術。可以假設DO為符號位，高頻時鐘HCK頻率為64MHz，低頻時鐘目標頻率為32KHz，所述校準信號產生模塊110可以通過計數形式產生所述校準信號。對於準確的32KHz頻率的一個周期，需正好計滿2000個(此例中的標準值)64MHz的HCK周期，如果計數超過2000個周期，則表明LCK周期偏長，可以將DO設為0，表明需減小LCK周期，Dl-Dn被設為減小LCK周期多少步。如果調整步長為0.5%，Dl-Dn構成的二進位數為40，則周期被縮短0.5%X (2n_40)。反之，如果計數小於2000個周期，則表明LCK周期偏短，可以將DO設為1，表明需增加LCK周期，Dl-Dn被設為增加LCK周期步數。如果調整步長為0.5%, Dl-Dn構成的二進位數為40，則周期被增加0.5%X 40=20%,即被增加至120%ο
[0027]也就是說，比較參考高頻信號HCK以及之前產生的不精確的目標低頻信號LCK來產生校準信號，然後通過所述校準信號來控制所述可編程振蕩模塊120中的可編程單元以得到精確的目標低頻號LCK。
[0028]所述校準信號通常用於校準可編程振蕩模塊120中的可調節的器件或參數，如電阻、電容或電流等。[0029]所述可編程振蕩模塊120包括產生參考峰值電壓的電阻、反覆進行充放電的電容和對所述電容進行充電或放電的電流。
[0030]對應地，為了使得所述校準信號可以對產生參考峰值電壓的所述電阻進行控制，所述電阻可以設計為若干個電阻單元串聯的形式，部分或所有電阻單元中的每個都與一個開關並聯，根據所述校準信號控制各個開關的導通或截止來調整所述電阻的電阻值，進而校準所述可編程振蕩模塊120輸出的目標低頻信號。其具體可以參見圖2所示，其示出了校準信號對可編程振蕩模塊中電阻進行控制的示意圖，所述電阻設置成串聯的若干個電阻R00、R10、R11、R12、…、Rln，分別在串聯的電阻RIO、RIO、Rll、R12、…、Rln上並聯一個開關，如電阻RlO上並聯一個開關S0，在電阻RlI上並聯一個開關SI，依此類推；然後將所述校準信號D0、D1、D2、…、Dn分別連接在所述開關SO、S1、S2、…、Sn上以控制所述開關的導通和截止，從而可控制哪些電阻可串聯到電阻ROO上去。據此，便可以通過所述校準信號對所述產生參考峰值的電阻的值進行編程調控。
[0031]為了使得所述校準信號可以對所述反覆進行充放電的電容進行控制，可以將所述電容設置成若干個電容單元並聯的形式，部分或所有電容單元中的每個都與一個開關串聯，根據所述校準信號控制各個開關的導通或截止來調整所述電容的電容值，進而校準所述可編程振蕩模塊輸出的目標低頻信號。其具體可以參見圖3所示，校準信號對可編程振蕩模塊中電容進行控制的示意圖，所述電容設置成並聯的若干個電容COO、CIO、ClUC12、…、Cln，對於電容C10、C10、C11、C12、…、Cln分別在其所在支路上串聯一個開關，如電容ClO所在支路上串聯一個開關SI，在電容Cl I所在支路上串聯一個開關S2，依此類推。然後將所述校準信號DO、Dl、D2、…、Dn分別連接在所述開關S1、S2、S3、…、Sn上以控制所述開關的導通和截止，從而可控制哪些電容可並聯到電容COO上去。據此，便可以通過所述校準信號對可進行反覆 充放電的電容的值進行編程調控。
[0032]類似的，根據所述校準信號還可以調整可編程振蕩模塊120中對電容進行充放電的所述電流的大小，進而校準所述可編程振蕩模塊輸出的目標低頻信號。產生電流的支路也可以將其設置成類似於電容的並聯形式，在部分或全部的電流支路上分別串聯一開關，各個開關由所述校準信號控制。據此，便可以通過所述校準信號對電容進行充電或放電的電流的值進行編程調控。
[0033]在傳統振蕩器中，會儘量將電容電壓下降時間做得很小。如果所述電容電壓下降時間很長，這段時間相對工藝、溫度、電源電壓的依賴都很大，會直接導致振蕩周期不準確。但是所述電容電壓下降時間又不能太短，原因在於太短可能導致電容電壓沒有被完全放到零。這樣充電電壓的起點就不準確，隨工藝、溫度、電源電壓的變化較大，從而影響了充電時間段的精度，也影響了振蕩周期。而本發明中的可編程振蕩模塊輸出的目標低頻信號的頻率與電容電壓下降時間無關，從而使得輸出的目標低頻信號更加準確。
[0034]在一個實施例中，所述可編程振蕩模塊120包括第一振蕩單元和第二振蕩單元，其中每個振蕩單元包括產生參考峰值電壓的電阻、產生一比較電壓的電容、第一電流源、t匕較所述參考峰值電壓和所述比較電壓的比較電路和放電控制電路，其中基於第一振蕩單元的第一電流源提供的電流對第一振蕩單元的電容進行充電，第一振蕩單元的比較電路在第一振蕩單元中的比較電壓大於或等於第一振蕩單元中的參考峰值電壓時，通知第一振蕩單元的放電控制電路開始放電和第二振蕩單元的放電控制電路停止放電；基於第二振蕩單元的第一電流源提供的電流對第二振蕩單元的電容進行充電，第二振蕩單元的比較電路在第二振蕩單元中的比較電壓大於或等於第二振蕩單元中參考峰值電壓時，通知第二振蕩單元的放電控制電路開始放電和第一振蕩單元的放電控制電路停止放電。
[0035]需要注意的是，上述所說的停止放電是指放電控制電路進入非放電狀態，即在此狀態下不可以將所述電容上的電釋放掉，所說的開始放電是指放電控制電路進入放電狀態，即在此狀態下可以將所述電容上的電釋放掉。
[0036]下面則通過圖4和圖5對所述可編程振蕩模塊120進行描述，需要特別說明的是，這裡的可編程振蕩模塊也可以被稱為振蕩器。
[0037]圖4為本發明中可編程振蕩模塊在一個實施例中的電路示意圖，所述第一振蕩單元包括第三NMOS管MN3、第四NMOS管MN4、第一 NMOS管MNl、第一反相器INVl、第一電流源111、第二電流源112和第一或非門NORl，第二振蕩單元包括第五NMOS管MN5、第六NMOS管MN6、第二 NMOS管麗2、第二反相器INV2、第一電流源121、第二電流源122和第二或非門N0R2。
[0038]其中第一振蕩單元中的所述第二電流源112的一端接電壓VDD，另一端接所述第三NMOS管MN3的漏極，第三NMOS管MN3的源極與地之間串聯一個所述用於產生參考峰值電壓的電阻Rl (下面稱為第一電阻Rl);第一振蕩單元中的所述第一電流源Ill的一端接電壓VDD，另一端接所述第四NMOS管MN4的漏極，第四NMO管MN4的源極與地之間串聯一個所述用於產生比較電壓的電容Cl (下面稱為第一電容Cl);第三NMOS管麗3的柵極與其漏極以及第四NMOS管的MN4的柵極連接；第二振蕩單元中的第二電流源122的一端接電壓VDD，另一端接所述第五NMOS管麗5的漏極，第五NMOS管麗5的源極與地之間串聯一個所述用於產生參考峰值電壓的電阻R2 (下面稱為第二電阻R2);第二振蕩單元中的第一電流源121的一端接電壓VDD，另一端接所述第六NMOS管MN6的漏極，第六匪O管MN6的源極與地之間串聯一個所述用於產生比較電壓的電容C2 (下面稱為第二電容C2);第五NMOS管麗5的柵極與其漏極以及第六NMOS管的MN6的柵極連接；第一 NMOS管麗I與所述第一電容Cl並聯，第二 NMOS管麗2與所述第二電容C2並聯；第一振蕩單元中的所述一電流源111經所述第一反相器INVl連接到第一或非門NORl的第一輸入端1，第一 NMOS管MNl的柵極連接所述第一或非門NORl的第二輸入端2，第一或非門NORl的輸出端輸出所述目標低頻信號LCK ;第一振蕩單元中的所述第一電流源121經所述第二反相器INV2連接到第二或非門N0R2的第二輸入端2，第二 NMOS管MN2的柵極連接所述第二或非門N0R2的第一輸入端I ;所述第一或非門NORl的輸出端還與所述第二或非門N0R2的第一輸入端I連接，所述第二或非門N0R2的輸出端還與所述第一或非門NORl的第二輸入端2連接；第一反相器INVl的輸入端連接在第一電流源Ill和第四NMOS管MN4之間的一節點上，第二反相器INV2的輸入端連接在第一電流源121和第六NMOS管MN6之間的一節點上。其中所述第一或非門NORl的輸出端輸出的信號為所述目標低頻信號LCK。
[0039]其中第三NMOS管MN3、第四NMOS管MN4以及第一反相器INVl構成了第一振蕩單元中的比較電路，以用於比較第一電阻Rl產生的參考峰值電壓與第一電容Cl產生的比較電壓；第一 NMOS管麗I為第一振蕩單元中的放電控制電路，其在第一電容Cl產生的比較電壓大於或等於第一電阻Rl產生的參考峰值電壓時對所述第一電容Cl進行放電；第五NMOS管麗5、第六NMOS管MN6以及第二反相器INV2構成了第二振蕩單元中的比較電路，以用於比較第二電阻R2產生的參考峰值電壓與第二電容C2產生的比較電壓；第二 NMOS管麗2為第二振蕩單元中的放電控制電路，其在第二電容C2產生的比較電壓大於或等於第二電阻R2產生的參考峰值電壓時對所述第二電容C2進行放電；而第一或非門NORl以及第二或非門N0R2構成兩個振蕩單元共享的邏輯電路。
[0040]由此可知，第一振蕩單元中的比較電路的輸出控制所述邏輯電路中的第一或非門NORl的輸出，進而可控制第二振蕩單元中放電控制電路中麗2的導通與閉合；第二振蕩單元中的比較電路的輸出控制所述邏輯電路中的第二或非門N0R2的輸出，進而可控制第一振蕩單元中放電控制電路中麗I的導通與閉合。從而實現由比較電路控制放電控制電路的功能。由圖5中的各個元件的連接關係可知，假設先對第一電容Cl充電，當一旦檢測到第一電容Cl的電壓VCl充到峰值時，第一反相器INVl輸出端的A節點就變高，第一或非門NORl的輸出信號LCK (即目標低頻信號LCK)從高變低，第二電容C2開始充電，當第二電容C2未充到峰值前，第二反相器INV2的輸出端的B節點為低電平，則第一 NMOS管麗I的柵極D點為高電平，第一電容Cl被放電。具體可參考圖5所示，其中VCl為第一電容Cl的電壓，VC2為第二電容C2的電壓，在第一期間Tl，第一電容Cl在所述第一期間Tl的起點從其峰值開始放電至零，並維持零狀態至所述第一期間Tl的終點；同時，第二電容C2在第一期間Tl的起點從零值開始充電，在第一期間Tl的終點充電至其峰值。隨後，當所述第二電容C2充到峰值後，所述B點從低變高，所述D點變為低電平，所述第一 Cl開始充電，所述第一 Cl充電至峰值前，所述A點為低電平，所述目標低頻信號LCK為高電平，第二電容C2被放電。具體可參考圖5所示，即在第二期間T2，所述第一電容Cl在所述第二期間T2的起點從零值開始充電，在第二期間T2的終點充電至其峰值；同時，所述第二電容C2在第二期間T2的起點從峰值開始放電至零，並維持零狀態至第二期間T2的終點。再隨後，當第一電容Cl的電壓VCI充到峰值時，所述A節點就變高，這樣周而復始,振蕩器就振蕩起來。
[0041]在所述第一期間Tl時，所述目標低頻信號LCK為低電平，在後續的第二期間T2時，所述目標低頻信號LCK為高電平。可以看出，所述第一期間Tl和第二期間T2構成了目標低頻信號LCK的一個周期。當第一電容Cl和第二電容C2不停地交替充放電時,就會輸出周期為T1+T2的目標低頻信號。
[0042]在本發明中，如果忽略比較器的延遲和邏輯電路(INV1，，INV2, NORl, N0R2)的延遲時間，所述可編程振蕩器的振蕩周期等於第一電容Cl的充電時間(即Tl)和第二電容C2的充電時間(即T2)之和，與第一電容Cl的放電時間和第二電容C2的放電時間無關，這樣就提高了所述可編程振蕩器的振蕩周期精度。如果第三NMOS管麗3和第四NMOS管MN4的寬長比相等，第五NMOS管MN5和第六NMOS管MN6的寬長比相等，第一振蕩單元中的第一電流源Ill和第二電流源112提供的電流相等，第二振蕩單元中的第一電流源121和第二電流源122提供的電流相等，則在第一電容Cl充電過程中，其上的電壓從零編導Ill.R1，這段時間第一電容Cl充電的電荷為Q1=I12.Rl.Cl，對應的充電電流為111，所以第一電容Cl 的充電時間 T1=Q1/I11=I12.Rl.C1/I11，其中 111=112，所以 Tl=Rl.Cl ;同理，第二電容C2的充電時間T2=R2 *C2，所述可編程振蕩器的振蕩周期為T=T1+T2=R1 -C1+R2 *C2。其中，Rl為第一電阻Rl的電阻值，Cl為第一電容Cl的電容值，R2為第二電阻R2的電阻值，C2為第二電容C2的電容值。
[0043]由此可知，所述目標低頻信號LCK的周期僅與所述第一電容Cl的電容值、第二電容C2的電容值、第一電阻Rl的電阻值和第二電阻R2的電阻值有關，所以所述校準信號可以通過上述的方法(即圖2或圖3中所示的方法)來調節第一電容Cl、第二電容C2、第一電阻Rl和第二電阻R2的值以進一步調節所述目標低頻信號的頻率。
[0044]當然，如果第一電流源Ill和第二電流源112提供的電流的初始值不同時，或第一電流121和第二電流122的初始值不同時，均可以通過類似於上述電容的處理方式，通過所述校正數據信號對上述的電流進行調控校準。
[0045]除了圖4中示出的一種可編程振蕩模塊的電路外，本發明還提供一種簡化的可編程振蕩模塊的電路，如圖6所示。圖6中的可編程振蕩器與圖4中可編程振蕩器的區別在於:本圖中的可編程振蕩模塊省去了第二電阻R2、第二電流源122以及第五NMOS管MN5，而第六NMOS管MN6的柵極直接連接到第三NMOS管MN3的柵極。這樣，MN3的柵極電壓為MN4提供了電壓偏置，此電壓也可以作為MN6的電壓偏置。圖6中的可編程振蕩器的工作原理與圖4中的工作原理相似，設計上只需要滿足第二振蕩單元中的第一電流源121、第一振蕩單元中的第一電流源111、第二電流源112提供的電流均相等，NMOS管麗3、MN4以及MN6的長寬比均相等即可，並由此可得:T1=R1.Cl, T2= (II.Rl).C2/I4=R1.C2。
[0046]上述圖4和圖6示出振蕩單元中所述比較電路中的兩個MOS管均為NMOS管，其在實際實現時，還可以採用PMOS管來實現，如將所述麗I替換為PMOS管MPl，將所述麗2替換為PMOS管MP2，將所述MN3、MN4、MN5以及MN6分別替換為PMOS管MP3、MP4、MP5以及MP6。對應地，圖4中的電路變成:第一振蕩單元中產生參考峰值電壓的第一電阻Rl的一端接在電壓VDD上，另一端接在MP3的源極上，MP3的漏極與地之間串聯所述第二電流源112 ;第一振蕩單元中產生比較電壓的第一電容Cl的一端接在電壓VDD上，另一端接在MP4的源極上，MP4的漏極與地之間串聯所述第一電流源111，所述第一電流源Ill和第二電流源112的電流流向指向地；MP1與所述第一電容Cl並聯；MP3的柵極與MP4的柵極連接；第二振蕩單元中產生參考峰值電壓的第二電阻R2的一端接在電壓VDD上，另一端接在MP5的源極上，MP5的漏極與地之間串聯所述第二電流源122 ;第二振蕩單元中產生比較電壓的第二電容C2的一端接在電壓VDD上，另一端接在MP6的源極上，MP6的漏極與地之間串聯所述第一電流源121，所述第一電流源121和第二電流源122的電流流向指向地；MP2與所述第二電容C2並聯；MP5的柵極與MP6的柵極連接。其餘的元件如第一反相器INVl、第一或非門NORl、第二反相器INV2以及第二或非門N0R2的連接均與圖4中連接相同。
[0047]採用PMOS管後，MP3、MP4以及第一反相器INVl構成了第一振蕩單元中的比較電路，以用於比較第一電阻Rl產生的參考峰值電壓與第一電容Cl產生的比較電壓；MP1為第一振蕩單元中的充電控制電路，其在第一電容Cl產生的比較電壓小於或等於第一電阻Rl產生的參考峰值電壓時第一振蕩單兀中的充電控制電路對所述第一電容Cl進行充電；MP5、MP6以及第二反相器INV2構成了第二振蕩單元中的比較電路，以用於比較第二電阻R2產生的參考峰值電壓與第二電容C2產生的比較電壓；MP2為第二振蕩單元中的充電控制電路，其在第二電容C2產生的比較電壓小於或等於第二電阻R2產生的參考峰值電壓時第二振蕩單元中的充電控制電路對所述第二電容C2進行充電；而第一或非門NORl以及第二或非門N0R2構成兩個振蕩單元共享的邏輯電路。
[0048]由此可知，在採用PMOS管時，第一振蕩單元中的比較電路的輸出控制所述邏輯電路中的第一或非門NORl的輸出，進而可控制第二振蕩單元中充電控制電路中MN2的導通與閉合；第二振蕩單元中的比較電路的輸出控制所述邏輯電路中的第二或非門N0R2的輸出，進而可控制第一振蕩單元中充電控制電路中MNl的導通與閉合。從而實現，由比較電路控制充電控制電路的功能。
[0049]當然，對應於圖6，也同樣可以採用PMOS管替換現有的NMOS管，其原理與上述類似，這裡就不再贅述。
[0050]綜上所述，本發明提供的可編程振蕩器可以利用高頻率晶體振蕩器的高頻率信號產生一經校正後的精確的低頻率信號，該低頻率信號不受電容放電時間的影響，精確度高，且由於在應用中可以省去低頻率晶體振蕩器，從而節約了成本。
[0051]上述說明已經充分揭露了本發明的【具體實施方式】。需要指出的是，熟悉該領域的技術人員對本發明的【具體實施方式】所做的任何改動均不脫離本發明的權利要求書的範圍。相應地，本發明的權利要求的範圍也並不僅僅局限於前述【具體實施方式】。
【權利要求】
1.一種振蕩器，其特徵在於，其包括第一振蕩單元和第二振蕩單元，其中每個振蕩單元包括產生參考峰值電壓的電阻、產生一比較電壓的電容、第一電流源、比較所述參考峰值電壓和所述比較電壓的比較電路和放電控制電路， 基於第一振蕩單兀的第一電流源提供的電流對第一振蕩單兀的電容進行充電，第一振蕩單元的比較電路在第一振蕩單元中的比較電壓大於或等於第一振蕩單元中的參考峰值電壓時，通知第一振蕩單元的放電控制電路開始放電和第二振蕩單元的放電控制電路停止放電， 基於第二振蕩單元的第一電流源提供的電流對第二振蕩單元的電容進行充電，第二振蕩單元的比較電路在第二振蕩單元中的比較電壓大於或等於第二振蕩單元中的參考峰值電壓時，通知第二振蕩單元的放電控制電路開始放電和第一振蕩單元的放電控制電路停止放電。
2.根據權利要求1所述的振蕩器，其特徵在於:所述第一振蕩單元和第二振蕩單元共享一邏輯電路，所述邏輯電路包括第一或非門和第二或非門，每個振蕩單元還包括第二電流源， 所述第一振蕩單元中的比較電路包括第三NMOS管、第四NMOS管和第一反相器，第一振蕩單元中的放電控制電路包括第一 NMOS管，其中第一振蕩單元中的第二電流源的一端接電壓，另一端接第三NMOS管的漏極，所述第三NMOS管的源極與地之間連接第一振蕩單元中產生參考峰值電壓的電阻，第一振蕩單元中的第一電流源的一端接電壓，另一端接第四NMOS管的漏極，所述第四NMOS管的源極與地之間連接第一振蕩單元中產生比較電壓的電容，第三NMOS管和第四NMOS管的柵極連接，第一 NMOS管與第一振蕩單元中產生比較電壓的所述電容並聯，第四NMOS管的漏極 連接第一反相器的輸入端， 所述第二振蕩單元中的比較電路包括第五NMOS管、第六NMOS管和第二反相器，第二振蕩單元中的放電控制電路包括第二 NMOS管，其中第二振蕩單元中的第二電流源的一端接電壓，另一端接第五NMOS管的漏極，所述第五NMOS管的源極與地之間連接第二振蕩單元中產生參考峰值電壓的電阻，第二振蕩單元中的第一電流源的一端接電壓，另一端接第六NMOS管的漏極，所述第六NMOS管的源極與地之間連接第二振蕩單元中產生比較電壓的電容，第二 NMOS管與第二振蕩單元中產生比較電壓的所述電容並聯，第六NMOS管的漏極連接第二反相器的輸入端， 第一反相器的輸出與第一或非門的第一輸入端連接，第一 NMOS管的柵極與第一或非門的第二輸入端以及第二或非門的輸出端連接，第一或非門的輸出端與第二 NMOS管的柵極以及第二或非門的第一輸入端連接，第二反相器的輸出與第二或非門的第二輸入端連接。
3.根據權利要求2所述振蕩器，其特徵在於:所述第三NMOS管和第四NMOS管的長寬比相等，所述第五NMOS管和第六NMOS管的長寬比相等，第一振蕩單元中的第一電流源和第二電流源提供的電流相等，第二振蕩單元中的第一電流源和第二電流源提供的電流相等。
4.一種振蕩器，其特徵在於，其包括第一振蕩單元和第二振蕩單元，其中兩個振蕩單元共享一個產生參考峰值電壓的電阻，每個振蕩單元還包括產生一比較電壓的電容、第一電流源、比較所述參考峰值電壓和所述比較電壓的比較電路和放電控制電路， 基於第一振蕩單兀的第一電流源提供的電流對第一振蕩單兀的電容進行充電，第一振蕩單元的比較電路在第一振蕩單元中的比較電壓大於或等於所述參考峰值電壓時，通知第一振蕩單元的放電控制電路開始放電和第二振蕩單元的放電控制電路停止放電， 基於第二振蕩單元的第一電流源提供的電流對第二振蕩單元的電容進行充電，第二振蕩單元的比較電路在第二振蕩單元中的比較電壓大於或等於所述參考峰值電壓時，通知第二振蕩單元的放電控制電路開始放電和第一振蕩單元的放電控制電路停止放電。
5.根據權利要求4所述的振蕩器，其特徵在於: 所述第一振蕩單元和第二振蕩單元共享一邏輯電路和第二電流源，所述邏輯電路包括第一或非門和第二或非門， 所述第一振蕩單元中的比較電路包括第三NMOS管、第四NMOS管和第一反相器，第一振蕩單元中的放電控制電路包括第一 NMOS管，其中第二電流源的一端接電壓，另一端接第三NMOS管的漏極，所述第三NMOS管的源極與地之間連接產生參考峰值電壓的電阻，第一振蕩單元中的第一電流源的一端接電壓，另一端接第四NMOS管的漏極，所述第四NMOS管的源極與地之間連接第一振蕩單元中產生比較電壓的電容，第三NMOS管和第四NMOS管的柵極連接，第一 NMOS管與所述電容並聯，第四NMOS管的漏極連接第一反相器的輸入端， 所述第二振蕩單元中的比較電路包括第三NMOS管、第六NMOS管和第二反相器，其中第二振蕩單元中的比較電路與第一振蕩單元中的比較電路共享第三NMOS管，第二振蕩單元中的放電控制電路包括第二 NMOS管，其中第二振蕩單元中的第一電流源的一端接電壓，另一端接第六NMOS管的漏極，所述第六NMOS管的源極與地之間連接第二振蕩單元中產生比較電壓的電容，第六NMOS管的柵極與所述第一振蕩單元中第二電流源和第三NMOS管之間的一節點連接，第二 NMOS管與所述電容並聯，第六NMOS管的漏極連接第二反相器的輸入端， 第一反相器的輸出與第一或非門的第一輸入端連接，第一 NMOS管的柵極與第一或非門的第二輸入端以及第二或非門的輸出端連接，第一或非門的輸出端與第二 NMOS管的柵極以及第二或非門的第一輸入端連接，第二反相器的輸出與第二或非門的第二輸入端連接。
6.根據權利要求5所述的振蕩器，其特徵在於:所述第三NMOS管、第四NMOS管和第五NMOS管的長寬比均相等，第一振蕩單元中的第一電流源、第二電流源和第二振蕩單元中的第一電流源提供的電流均相等。
7.一種振蕩器，其特徵在於，其包括第一振蕩單元和第二振蕩單元，其中每個振蕩單元包括產生參考峰值電壓的電阻、產生一比較電壓的電容、電流源、比較所述參考峰值電壓和所述比較電壓的比較電路和充電控制電路， 基於第一振蕩單元的電流源提供的電流對第一振蕩單元的電容進行放電，第一振蕩單元的比較電路在第一振蕩單元中的比較電壓小於或等於第一振蕩單元中的參考峰值電壓時，通知第一振蕩單元的充電控制電路開始充電和第二振蕩單元的充電控制電路停止充電， 基於第二振蕩單元的電流源提供的電流對第二振蕩單元的電容進行放電，第二振蕩單元的比較電路在第二 振蕩單元中的比較電壓小於或等於第二振蕩單元中的參考峰值電壓時，通知第二振蕩單元的充電控制電路開始充電和第一振蕩單元的充電控制電路停止充電。
8.一種振蕩器，其特徵在於，其包括第一振蕩單元和第二振蕩單元，其中兩個振蕩單元共享一個產生參考峰值電壓的電阻，每個振蕩單元還包括產生一比較電壓的電容、電流源、比較所述參考峰值電壓和所述比較電壓的比較電路和充電控制電路， 基於第一振蕩單元的電流源提供的電流對第一振蕩單元的電容進行放電，第一振蕩單元的比較電路在第一振蕩單元中的比較電壓小於或等於所述參考峰值電壓時，通知第一振蕩單元的充電控制電路開始充電和第二振蕩單元的充電控制電路停止充電， 基於第二振蕩單元的電流源提供的電流對第二振蕩單元的電容進行放電，第二振蕩單元的比較電路在第二振蕩單元中的比較電壓大於或等於所述參考峰值電壓時，通知第二振蕩單元的充電控制電路開始充電和第一振蕩單元的充電控制電路停止充電。
【文檔編號】H03B5/20GK103633939SQ201310680402
【公開日】2014年3月12日 申請日期:2011年8月26日 優先權日:2011年8月26日
【發明者】王釗, 尹航 申請人:無錫中星微電子有限公司