具有偏移補償的比較器的製作方法

2023-05-14 04:37:51 5

專利名稱：具有偏移補償的比較器的製作方法
技術領域：
本發明涉及一種具有偏移補償的比較器，特別用於通過逐次逼近運行的模數轉換 器(ADC SAR-數模轉換器逐次逼近寄存器)。
背景技術：
眾所周知，精確性是對比較器的一個重要要求；由於用來形成轉換器的物理部件 之間的不匹配會產生偏移，因此，需要確保對這些偏移進行可靠的校正的技術。已經提出了幾種用於偏移校正的方案。圖1示出了第一種方案，B. Razavi，B. Wooley的公開在1992年12月的文獻 "Design Techniques for High-Speed, High-Resolution Comparators，，，IEEEJournal of Solid-State V0L.M7，N. 12，其包括N個在具有偏移的鎖存器2的上遊的前置放大器級1。 通過在預定的電壓下短路前置放大器1的輸入並採樣前置放大器1的輸出，在起始的自調 零步驟檢測了前置放大器1的偏移。因而，鎖存器2的偏移減小了，因為它被除以了前置放 大器1的增益的乘積(1/(G1*. · · Gi*. · · *GN)，其中Gi代表一個一般前置放大器1的增益。 為了具有好的帶寬/功耗的比率，前置放大器級1通常為低增益(約2-3)。相應地，為了充 分地減小鎖存器2的偏移，需要提供一定數量的前置放大器級，因此，整個比較時間相當的 長並取決於想要的偏移減小的程度。此外，電路具有相當大的體積和高功耗。圖2示出了另一種方案，N. Verma, A. Chandrakasan的公開在2007年6月的文獻 "An Ultra Low Energy 12-bit Rate-Resolution Scalable SAR ADC forffireless Sensor Nodes」，IEEE Journal of Solid-State VOL. 42，N. 6，其使用鎖存的比較器，在轉換的開始 處的自調零步驟中消除了相應的偏移，因此免除了在每個比較之後重新採樣偏移量。也就 是說，在接收到相等的輸入信號Vin時，作為電流源的電晶體3和4被偏置了，從而輸入晶體 管1和2具有相同的源電壓(VSl = VS2)。該方案需要相當複雜的輔助電路來管理不同的 控制步驟，隨之而來對佔有面積帶來隨之而來的影響。而且，本地反饋的存在使得在臨界狀 態下引發了電路穩定性的難題。圖3示出了又一個方案，T. Shima和K. Miyoshi的公開在2002年8月的文獻 "Simple and Accurate Comparator Circuit，，，IEEE Circuits and systems VOL. 1，其使 用鎖存的比較器，在每次比較中進行偏移消除。該電路基於連接在兩個電晶體5和6的柵 極之間的電容器C對在沒有信號時兩個電晶體5，6的柵-源電壓的差異的存儲。因此，在 隨後的比較步驟以及鎖存步驟，輸出信號不取決於偏移。該方案相對於上一個具有輔助電 路的方案結構沒那麼複雜，但是因為所存儲的偏移在比較後丟失掉了，所以需要在每次比 較之前短路輸入。

發明內容
本發明的目的是提供一種比較器以克服現有技術的缺陷。根據本發明提供了一種比較器，包括第一級和第二級，該第一級配置為接收輸入信號電壓和產生電流信號，該第二級包括分別連接在參考電勢線與第一比較器輸出節點 和參考電勢線與第二比較器輸出節點之間的第一和第二電晶體；一對偏置器件，連接在相 應的比較器輸出節點和輸出偏置電流源之間；第一存儲器單元，連接在第一輸出電晶體的 控制端和第二比較器輸出節點之間；第二存儲器單元，連接在第二輸出電晶體的控制端和 第一比較器輸出節點之間；以及偏置開關，連接在相應的輸出電晶體的控制端和相應的比 較器輸出節點之間。根據本發明，還提供了一種比較提供給比較器的電壓信號的方法，包括接收輸入 信號的第一級和輸出輸出信號的第二級，包括跟蹤步驟和評估步驟，該跟蹤步驟包括通過 第一級產生與輸入信號有關的電流信號；在參考電勢線和相應的比較器輸出節點之間連接 第二級的一對輸出電晶體；通過相應的比較器輸出節點向一對輸出電晶體提供電流信號； 將輸出電晶體的控制端連接到相應的比較器輸出節點；存儲在每個輸出電晶體的控制端和 相對的輸出節點之間的控制電壓；以及該評估步驟包括相互的斷開第一級和第二級；從 相應的輸出節點斷開輸出電晶體的控制端；以及檢測比較器輸出節點上的輸出信號。


為了更好的理解本發明，通過非限制性的示例並參考附圖，公開了本發明的一個 優選實施例，其中圖1是第一已知方案的電路圖；圖2是第二已知方案的電路圖；圖3是第三已知方案的電路圖；圖4是本發明比較器的實施例的電路圖；圖5示出了圖4中比較器的控制信號的圖表；圖6-圖8示出了在三種不同操作步驟中，圖4的比較器的等效電路圖；圖9示出了圖4的比較器的仿真曲線；圖10是使用了圖4的比較器的ADC SAR轉換器的框圖；圖11示出了圖10的轉換器的輸出信號。
具體實施例方式圖4示出了包括兩級10，20的比較器100，該兩級10，20串聯並由兩個同步信號 (自調零信號AZ和復位信號R)控制，從而根據三個步驟運行，包括一個自調零步驟、一個跟 蹤步驟和一個評估步驟(非平衡和鎖存)。該自調零步驟可在一系列比較操作的開始時運 行一次，而跟蹤步驟和評估步驟在該系列比較操作的每個比較操作中以一個接著一個的順 序運行。在比較器100中，第一級10實質上形成了一個電壓/電流轉換器，其在自調零步 驟期間存儲偏移補償的偏置狀態，從而在隨後的跟蹤和評估步驟期間，在該電壓/電流轉 換器的輸出端13和14可產生取決於輸入端11和12所接收到的輸入信號mi和IN2但不 取決於第一級10的偏移的電流信號_iin。第二級20形成了鎖存的比較器，其在自調零步驟期間保持在復位狀態；在跟蹤步驟期間連接到第一級10，以在它的輸入端21和22接收電流信號Il和12並由此存儲一個偏移補償的偏置狀態；並且在評估步驟期間與第一級10斷開，以在比較輸出端23和24，切換和產生僅取決於輸入信號mi和IN2的輸出信號01、02。更具體的，第一級10包括一對輸入電晶體Ml、M2 (此處為NMOS型)，其具有通過 相應的開關Si、S2可分別連接到輸入端11和12的柵極端。此外，輸入電晶體M1、M2的柵 極端通過相應的開關S3、S4可連接到共模DC電壓VCM。輸入電晶體Ml、M2的第一端(此 處為源極端)連接在一起，並且連接到提供第一偏置電流IBl的第一電流源19。輸入晶體 管M1、M2的第二端(此處為漏極端)連接到第一級的相應的輸出端13、14，並連接到一對 負載電晶體M3、M4(此處為PMOS型)的第一端(此處為漏極端)。負載電晶體M3、M4的第 二端(此處為源極端)連接到電壓源VDD。電容器Cl和C2連接在相應的負載電晶體M3、 M4的漏極端和柵極端之間；開關S5和S6連接在相應的負載電晶體M3、M4的柵極端和源極 端之間。第一級的輸出端13、14通過相應的開關S7和S8可連接到第二級20的輸入端21和22。第二級20的輸入端21和22 (也形成了比較器100的輸出端)連接到一對NMOS型 的偏置電晶體M5、M6的第一端(此處為漏極端)。偏置電晶體M5、M6的第二端(此處為源 極端)連接在一起，並且連接到提供第二偏置電流IB2的第二電流源29。第二級20的輸 入端21和22也連接到一對輸出電晶體M7、M8 (此處為PMOS型)的第一端(此處為漏極 端)。輸出電晶體M7、M8的第二端(此處為源極端)連接到電壓源VDD。電容器C3、C4連 接在相應的一個輸出電晶體M7、M8的漏極端和另一個輸出電晶體M7、M8的柵極端之間；開 關S9和SlO連接在相應的輸出電晶體M7、M8的柵極端和漏極端之間。開關Sl-SlO接收從兩個同步信號AZ和R(如圖5所示)的組合產生的控制信號， 以獲得自調零步驟AZ、跟蹤步驟T和評估步驟E的序列。例如，開關S3-S6接收自調零信號 AZ,開關S1、S2接收反相的自調零信號AZ ；開關S7和S8接收復位信號R，開關S9和SlO接 收控制信號CK，該控制信號CK是自調零信號AZ和復位信號R的組合，並由此保持開關S9 和SlO在自調零步驟和跟蹤步驟期間閉合以及在評估步驟期間打開。圖4中比較器100的操作現在通過圖6-圖8來披露，圖6_圖8分別顯示了比較器100在自調零步驟，跟蹤步驟和評估步驟中相應的等效電路圖。自調零步驟在本步驟中，開關31、52、57、58打開，開關53、54、55、56、59、510閉合。相應地， 第一級10的輸入電晶體Ml、M2的柵極端連接到共模DC電壓VCM 』第一級10的輸出端13 和14從第二級20斷開；負載電晶體M3和M4以跨二極體(transdiode)的形式配置，第二 級20處於復位狀態。在如圖6所示的配置中，負載電晶體M3和M4分別被偏置在與其連接的輸入晶體 管Ml、M2所設置的電流，分別等於IB+ioffl和IB-ioffl。在這個步驟期間，電容器Cl和 C2存儲負載電晶體M3和M4上對應於其電流的電壓VGS。由於開關S9和SlO閉合，第二級20通過一個禁止的正向反饋而保持在復位狀態。 在這種狀態下，電容器C3和C4等效於在輸出電晶體M7和M8的柵極端之間連接相應的電 容 Ceq = C3+C4。跟蹤步驟在本步驟開始處，開關S3和S4打開，開關Sl和S2閉合。此外，開關S5和S6打開，開關S7和S8閉合，通過一個低阻抗的路徑將第一級10連接到第二級20 ；開關S9和SlO 仍然閉合，保持輸出電晶體M7、M8以跨二極體的形式配置。比較器100因而如圖7所示而配置。由此，將輸入信號mi和IN2施加於輸入電晶體M1、M2，因此輸入電晶體M1、M2分 別流過電流IBl+ioff-、* IBl-ioff+iin。因為電容器Cl和C2保持了負載電晶體M3、M4 的柵-源電壓不變，所以負載電晶體M3、M4不修正流經其的電流，並且信號電流+iin 流動通過第一級和第二級10、20之間的低阻抗路徑。相應地，信號電流_iin和+iin以及源自第二發生器29的偏置電流IB2 士 iofT2 流入輸出電晶體M7和M8。輸出電晶體M7、M8的電流也因此分別等於IB2+ioff2+iin和 IB2-ioff2-iin0在本步驟中，相互並聯的電容器C3和C4存儲比較器100的輸出端21和22之間 存在的電壓，該電壓取決於第二級20的偏移電流士ioff2。評估步驟在本步驟的開始處，開關S7、S8、S9和SlO打開，同時開關S1-S6保持如圖8所示 的上一個狀態，即開關S7、S8打開時的狀態。在該狀態下，第二級20從第一級10斷開。切 換開關S7-S10以後，第一級10的信號電流iin立即流向關聯於節點13和14的寄生電容， 同時流經輸出電晶體M7、M8的電流保持與前一個步驟不變，因為電容器C3和C4保持了在 它們的柵極端上的電壓不變。因為偏置電晶體M5和M6在它們的柵極端上接收共模DC直 流電壓VCM，並且因此電流IB2+ioff2和IB2-ioff2分別流經它們，信號電流iin開始在電 容器C3和C4中流過，改變了跨過它們的電壓降並觸發了允許切換輸出端21、22的正向反 饋。該切換根據取決於電流信號iin的特定方向而展開。此後，比較器100返回到跟蹤步驟。第一級因此產生一個流向/流出第二級20的信號電流的新的值iin，類似於上面所公開的那樣。隨後的評估步驟因此引發了一個新的輸 出的產生。在所示的電路中，在每個相應的比較操作(跟蹤和評估)之後，不需要通過短路共 模的輸入端來重新採樣整個比較器100的偏移。當然，比較器100的總偏移取決於第一級 和第二級所產生的偏移之和。第一級10的偏移在起始的自調零步驟期間被存儲並在隨後 的N個比較的整個期間都被保持。第二級20的偏移信息雖然在每次比較時丟失了，但是其 在隨後的跟蹤步驟期間被恢復了，不需要額外的步驟。由此，如圖9所示的一個瞬態仿真，其中比較器100的輸入端11接收一個斜坡信 號IN1，同時輸入端12保持在一個恆定電壓，例如共模電壓(IN2 = 1. 650V)，一系列的比較 操作可通過交替跟蹤步驟和評估步驟而得以執行。如可指出的一樣，該自調零步驟僅在起 始時執行，復位信號R決定了跟蹤和評估步驟的交替(更準確的是，當復位信號R為高電平 時跟蹤步驟發生，當信號R為低電平時評估步驟發生)。 本發明的比較器具有幾個優點。特別是，電路非常簡單，幾乎沒有輔助部件，因此其實施只需要相當有限的面積。偏移的消除也僅需要兩個控制信號和僅僅一個附加步驟(自調零步驟)。甚至，與 其它各種比較器相比，本發明的比較器的跟蹤步驟不需要額外的時間，無論如何其它各種 比較器也包括對應於本發明的跟蹤步驟的復位步驟。
所示的方案也適用於在比較器的上遊使用低增益前置放大器級，如上面所說明 的，自調零步驟僅執行一次。此外，，該電路可在比較期間減小由於輸出的切換(稱為「回掃(kick-back)」)引起的輸入噪聲。事實上，在輸出端的切換期間，由於開關S7和S8的打開，第二級20從第一 級10電氣斷開。如圖10和11所示，比較器100可用於提供一個模數轉換器ADC SAR0即，數模轉 換器DAC在它的輸入電容上採樣輸入信號IN ；此外，它也接收參考電壓Vkef的電平以及SAR 控制邏輯單元的輸出，其中SAR控制邏輯單元在每次比較時提供輸出比特。DAC轉換器因此 從由SAR控制邏輯單元(圖11中的VDA。)所產生的比特相對應的參考信號中減去輸入信號 IN。起初，輸出比特被設置為1並且DAC轉換器WVKEF//2中減去輸入信號IN。相減的結果 在比較器100中與共模電壓Vqi進行了比較，並且比較器100的輸出信號被提供到SAR控制 邏輯單元，其產生最高位比特(例如圖11中，MSB = bit3 = 0)。相應地，在隨後的比較周 期中，Vdac = Veef/4並且隨後由SAR控制邏輯單元產生的比特等於「1」(圖11中的bit2)。 在想要的離散程度基礎上，該比較周期重複若干次。在圖10中，信號SOC是轉換激活信號， 信號EOC是轉換終止信號。因為整個轉換操作所需的若干隨後的比較步驟中不需要再重新採樣偏移，所以在 圖10的ADC SAR轉換器200中使用圖4的比較器100特別地有優勢。也就是說，在這種情 況下，自調零步驟可僅在每次轉換操作之前執行，並且用於產生輸出比特序列的隨後的比 較步驟僅包括跟蹤步驟和評估步驟的序列。此外，在跟蹤步驟期間，DAC轉換器展開它的輸 出狀態，因此跟蹤步驟在整個過程中不需要額外的時間。比較器100也可應用於各種應用領域，例如機動車、消費電子產品或sigma-delta 轉換器領域。非常明顯，在不脫離本發明所附的權利要求書所限定的保護範圍的前提下，可對 本發明所公開和描述的比較器進行修改和變形。例如，連接到輸出電晶體M7和M8的開關S9和SlO可由復位信號直接控制並且由 此在自調零步驟期間被打開，因為在自調零步驟期間第二級20在任何情況下都與第一級 10斷開。此外，可用其它的等效元件代替所述部件，例如雙極電晶體和/或其它不同的類型。
權利要求
一種比較器，包括第一級(10)和第二級(20)，第一級配置為接收電壓輸入信號和產生電流信號，第二級包括第一和第二輸出電晶體(M7，M8)，分別連接到參考電勢線與第一和第二比較器輸出節點(21，22)之間；一對偏置器件(M5，M6)，連接在相應的比較器輸出節點和輸出偏置電流源(29)之間；第一存儲器單元(C3)，連接在第一輸出電晶體的控制端和第二比較器輸出節點(22)之間；第二存儲器單元(C4)，連接在第二輸出電晶體的控制端和第一比較器輸出節點(21)之間；以及偏置開關(S9，S10)，連接在相應的輸出電晶體的控制端和相應的比較器輸出節點之間。
2.根據權利要求1的比較器，其中第一級包括第一和第二轉換器輸出節點(13，14)， 該比較器進一步包括插入在相應的轉換器輸出節點(13，14)和相應的比較器輸出節點之 間的一對連接開關(S7，S8)，該連接開關和偏置開關被配置為在跟蹤步驟中，第一級連接 到第二級並且第一和第二存儲器單元存儲相應的輸出電晶體的控制電壓，以及在評估步驟 中，第一級從第二級斷開並且存儲器單元接收所述電流信號並根據所述電流信號切換所述 第一和第二輸出節點。
3.根據權利要求1的比較器，其中第一和第二存儲器單元(C3，C4)為電容器。
4.根據權利要求1的比較器，其中第一級包括插入在參考電勢線和輸入偏置電流源 (19)之間的第一和第二輸入電晶體(M1，M2)以及第一和第二負載電晶體(M3，M4)，所述第 一和第二輸入電晶體在相應的轉換器輸出節點處被連接到所述第一和第二負載電晶體。
5.根據權利要求4的比較器，進一步包括分別插入在第一和第二負載電晶體(M3，M4) 的控制端和參考電勢線之間的第三和第四存儲器單元(Cl，C2)。
6.根據權利要求5的比較器，其中第一級進一步包括輸入電路(S1-S4)，連接到所述輸入電晶體，並且配置為在自調零步驟中提供參考信號 以及在比較步驟中提供所述輸入信號；第一和第二自調零開關(S5，S6)，插入在相應的負載電晶體的控制端和相應的轉換器 輸出節點之間，並且配置為接收自調零信號，使得在該自調零步驟中，負載電晶體為跨二極 管式連接，第三和第四存儲器單元存儲與第一級的偏移相關的信號，以及在比較步驟中，該 第一和第二自調零開關打開，並且第一級向轉換器輸出節點提供電流信號。
7.根據權利要求1的比較器，其中輸入電路包括插入在第一比較器輸入端和第一輸 入電晶體的控制端之間的第一開關(Si)，插入在第二比較器輸入端和第二輸入電晶體的 控制端之間的第二開關(S2)，插入在第一輸入電晶體的控制端和共模電壓之間的第三開關 (S3)，以及插入在第二輸入電晶體的控制端和共模電壓之間的第四開關(S4)，該第一和第 二開關配置為關於第三和第四開關而反相切換。
8.—種ADC SAR轉換器，其特徵在於包括權利要求1所述的比較器。
9.一種比較提供給比較器的電壓信號的方法，該比較器包括接收輸入信號的第一級和 輸出輸出信號的第二級，該方法包括跟蹤步驟和評估步驟，該跟蹤步驟包括由第一級產生與輸入信號相關的電流信號；在參考電勢線和相應的比較器輸出節點之間連接第二級的一對輸出電晶體； 通過相應的比較器輸出節點向一對輸出電晶體提供電流信號； 將輸出電晶體的控制端連接到相應的比較器輸出節點； 存儲在輸出電晶體的每個控制端和相對的輸出節點之間存在的控制電壓；以及 該評估步驟包括 相互斷開第一級和第二級； 從相應的輸出節點斷開輸出電晶體的控制端；以及 檢測比較器輸出節點上的輸出信號。
10.根據權利要求9的方法，包括自調零步驟，該自調零步驟包括 相互斷開第一級和第二級；給連接到相應的轉換器輸出節點上的一對輸入電晶體提供參考信號； 在相應的轉換器輸出節點和參考電勢線之間連接一對負載電晶體；以及 存含儲在相應的輸入電晶體的控制端和參考電勢線之間的偏置電壓。
11.根據權利要求10的方法，其中存儲偏置電壓的步驟包括連接相應的輸入電晶體的 控制端到相應的轉換器輸出節點。
12.根據權利要求10的方法，其中跟蹤步驟進一步包括 向輸入電晶體提供輸入信號；在相應的輸入電晶體的控制端與參考電勢線之間保持偏置電壓；以及 向第二級提供該電流信號。
13.根據權利要求12的方法，包括，在自調零步驟之後，按順序重複跟蹤步驟和評估步 驟若干次。
全文摘要
本發明提供了具有偏移補償的比較器。由第一級和第二級形成比較器。該第二級由一對連接在電源線和相應的輸出節點之間的輸出電晶體而形成；一對偏置電晶體連接在相應的輸出節點和電流源之間；一對存儲器單元連接在輸出電晶體的控制端和相對的輸出節點之間；開關連接在相應的輸出電晶體的控制端和相應的輸出節點之間。在起始的自調零步驟中，第一級存儲它的偏置以產生一個無偏移的電流信號。在隨後的跟蹤步驟中，第二級接收電流信號，存儲器單元存儲相應的輸出電晶體的控制電壓。在隨後的評估步驟中，第一級從第二級斷開，存儲器單元接收電流信號並根據電流信號切換第一和第二輸出節點。在隨後的比較中，跟蹤和評估步驟一個接著一個地進行而不需要自調零步驟。
文檔編號H03M1/38GK101841335SQ201010173069
公開日2010年9月22日 申請日期2010年3月18日 優先權日2009年3月18日
發明者F·伯蒂尼利, M·S·桑託羅 申請人:意法半導體股份有限公司