運算跨導放大器電路的製作方法
2023-05-13 15:54:41
專利名稱：運算跨導放大器電路的製作方法
技術領域：
本實用新型總體涉及放大器電路，並且具體地涉及運算跨導放大器電路。
背景技術：
參照圖1，顯示了配置為非反相單位增益緩衝器的傳統運算跨導放大器100的電路圖。放大器100包括差分輸入級101，差分輸入級101包括作為差分電晶體配對104和106的尾電流源的第一電流源102。電晶體104和106包括η溝道型的MOSFET電晶體，電晶體104和106的源極端子在節點108處連接在一起。第一電流源102耦合在節點108與參考節點110 (在所示電路中包括電路接地GND)之間。電晶體104的柵極耦合至放大器100的正輸入端子IN+。電晶體106的柵極耦合至放大器100的負輸入端子IN-。差分輸入級101進一步包括P溝道型MOSFET電晶體114和116的配對形成的負載電路，P溝道型MOSFET電晶體114和116以電流鏡配置連接。電晶體114具有在節點120處耦合至電晶體104的漏極端子的漏極端子，以及耦合至參考節點111 (在所示電路中包括正電源節點VDD)的源極端子。電晶體116具有在節點122處耦合至電晶體106的漏極端子的漏極端子，以及耦合至參考節點111的源極端子。電晶體114和116的柵極連接於一起並且在節點120處連接至電晶體104和114的漏極端子。節點122形成差分輸入級101的輸出。放大器100進一步包括單端輸出級131。輸出級131包括第二電流源134以及P溝道型的MOSFET電晶體136。第二電流源134和電晶體136串聯耦合在參考節點111和參考節點110之間。具體而言，電晶體136的源極端子耦合至參考節點111，電晶體136的漏極端子耦合至輸出節點140，以及第二電流源134耦合在輸出節點140和參考節點110之間。電晶體136的柵極在差分輸入級101的輸出處耦合至節點122。為了實現放大器100用作非反相單位增益緩衝器的配置，在輸出節點140和放大器100的負輸入端子IN-之間形成分路連接144。電阻器148和電容器150串聯耦合在輸出節點140與節點122之間以形成密勒補償網絡。放大器100的缺點在於，其並不響應於施加至輸出節點140的電流I_sink而具有滿意的電流吸收動作。這是因為施加至輸出節點140的吸收電流I_sink由第二電流源134單獨放電。存在電流源134吸收能力不足的危險，這將導致在輸出節點140處的不期望的電壓上升。在輸出節點140處電壓上升可能威脅耦合至輸出節點的下遊(例如下一級)電路。本領域需要具有增強電流吸收能力的改進的單端輸出級電路。
實用新型內容在一個實施例中，電路包括放大器電路，具有輸入端子和輸出端子；電流吸收電晶體，具有耦合至輸出端子的第一導電端子、耦合至參考電源節點的第二導電端子、以及控制端子；以及電壓感測電路，具有耦合至輸入端子的第一輸入、耦合至輸出端子的第二輸入以及耦合至電流吸收電晶體的控制端子的輸出。在一個實施例中，電路包括非反相單位增益緩衝放大器，具有輸入端子和輸出端子；電流吸收電晶體，具有耦合至輸出端子的第一導電端子、耦合至參考電源節點的第二導電端子、以及控制端子；以及電壓感測電路，耦合至控制端子並且配置為響應於感測到超出輸入端子處的電壓的輸出端子處的電壓的上升而激活電流吸收電晶體。在另一個實施例中，電路包括非反相單位增益緩衝放大器，具有輸入端子和輸出端子；電流吸收電晶體，具有耦合至輸出端子的第一導電端子、耦合至參考電源節點的第二導電端子以及控制端子；電阻器，耦合在控制端子和參考電源節點之間；第一電晶體，具有耦合至控制端子的第一導電端子以及耦合至輸出端子的第二導電端子；以及第二電晶體，具有耦合至輸入端子的第一導電端子以及配置以接收參考電流的第二導電端子，其中第一電晶體和第二電晶體以電流鏡配置連接。通過結合所附附圖閱讀的實施例的以下具體詳述將使得本實用新型的上述和其他特徵和優點變得明顯。具體描述以及附圖僅作為公開的示例，而非限定了由所附權利要求及其等同物限定的本實用新型的範圍。
通過未按照比例繪製的所附附圖中的示例示出了一些實施例，其中類似的附圖標記指示相似的部件，並且其中圖I是配置作為非反相單位增益緩衝器的傳統運算跨導放大器的電路圖；圖2是具有增強的電流吸收能力的運算跨導放大器的電路圖；以及圖3A至圖3D是示出了圖2的電路的操作的波形圖。
具體實施方式
現參照圖2，其顯示了具有增強電流吸收能力的運算跨導放大器200的電路圖。圖2中相似的附圖標記指代圖I所示的相似部件。在此不再贅述圖2中這類部件，而是參考之前參照圖I提供的描述。放大器200與放大器100的區別在於，第二電流源134已替換為電流吸收電路202。電流吸收電路202包括參考電流源ICl，參考電流源ICl耦合成將電流發源進由電晶體M4和M5形成的電流鏡電路206。電晶體M4和M5是η溝道型MOSFET電晶體。電晶體Μ4和Μ5的源極端子耦合至參考節點110。電晶體Μ5的漏極端子耦合以接收由參考電流源ICl發源的電流。電晶體Μ4和Μ5的柵極端子耦合於一起並且耦合至電晶體Μ5的漏極端子。來自參考電流源ICl的電流因此根據由電晶體Μ4和Μ5的相對尺寸設定的比例因子由電流鏡電路206反射至電晶體Μ4的漏極端子。電流吸收電路202進一步包括P溝道型的MOSFET電晶體M2和M3的配對。電晶體M3的源極端子耦合至放大器200的正輸入端子IN+。電晶體M2的源極端子耦合至輸出節點140。電晶體M2和M3的柵極端子耦合於一起並且耦合至電晶體M3的漏極端子。因為放大器200配置具有以非反相單位增益緩衝器操作模式的分路連接144，因此輸出節點140處的電壓通常將等於放大器200的正輸入端子IN+處的電壓。電晶體M2和M3因此用於根據由電晶體M2和M3的相對尺寸設定的比例因子，將電晶體M2漏極端子處(從電流鏡206接收)的電流鏡像反射至電晶體M2的漏極端子。電流吸收電路202進一步包括電阻器R1，電阻器Rl耦合在電晶體M2的漏極端子與參考節點110之間的中間節點Vl處。電流吸收電路202進一步包括η溝道型的MOSFET電晶體Ml，其柵極端子耦合至中間節點VI。電晶體Ml的漏極端子耦合至輸出節點140。電晶體Ml的源極端子耦合至參考節點110。設計電路202以使得電晶體Ml尺寸定製為支持大電流吸收能力。電路202用作選擇性激活電晶體Μ1，以便當施加電流I_sink至輸出節點140時更好地吸收電流I_sink。該選擇性激活是響應於電路202感測到在輸出節點140處的電壓不可接受的上升(由所施加的電流I_sink引起)而做出的。當所施加的電流I_sink為零時，電路202處於睡眠模式，其中電晶體Ml關斷。在這種情況下，中間節點Vl處的電壓接近於參考節點110電壓(例如接地)。當輸出節點140處的電壓等於放大器200的正輸入端子IN+處的電壓時，該睡眠模式狀態的操作由偏壓電路設定，該偏壓電路由參考電流源ICl、電晶體M2-M5以及電阻器Rl形成。施加至輸出節點140的電流I_sink的增加導致輸出節點140處的電壓的相應增加。這增大了電晶體M2的Vgs，並且電晶體M2將相應地傳導附加的電流。流過電晶體M2的、跨電阻器Rl施加的電流的增加導致中間節點Vl處電壓的增加。當中間節點Vl處的電壓上升到電晶體Ml的閾值電壓之上時，電晶體Ml導通並且從輸出節點140至參考節點110吸收電流。流經電晶體Ml的電流的吸收引起輸出節點140處電壓的降低。隨著輸出節點140電壓的這種降低，流經電晶體M2的電流降低並且中間節點Vl處電壓下降，繼而導致電晶體Ml截止。本領域技術人員將因此知曉，電路202用於僅響應於施加至輸出節點140的電流I_sink的峰值。在所有其他情況下，電路202是非操作的(也即睡眠)，並且不影響放大器電路200的操作。現參照圖3A至圖3D，其示出了圖2的電路的操作的波形圖。參照圖3A，附圖標記300是放大器200的正輸入端子IN+處的電壓，而附圖標記302是輸出節點140處的電壓。附圖標記304顯示了以非反相單位增益緩衝器配置的放大器電路200的操作，其中輸出電壓302跟隨輸入電壓300。在時刻306處，吸收電流I_sink的峰值施加至輸出節點140。該電流峰值顯示在圖3B中。該吸收電流I_sink的峰值導致輸出節點140處電壓302的相應增大(附圖標記308)。電流202從睡眠模式喚醒，並且通過導通電晶體Ml而響應於電壓增加308。圖3D示出了電晶體Ml的柵極端子處的電壓Vl響應於吸收電流I_sink峰值而上升。圖3C示出了因增加圖3D的控制電壓Vl而導致的流經電晶體Ml的電流310。電晶體Ml的激活導致流經電晶體Ml的電流增大(附圖標記312)，電晶體Ml用於吸收所施加的電流I_sink並且減少在輸出節點處的電壓302 (附圖標記314)。隨著電壓降低314，電路202截止電晶體M1，並且放電電流相應地降低(附圖標記316)。一旦輸出節點140處電壓302的峰值308由於吸收電流I_sink而被處理，則電路202恢復睡眠模式，並且處於非反相單位增益緩衝器配置的放大器的操作繼續，其中輸出電壓302跟隨輸入電壓300。前面通過示例性和非限定性的示例提供了對本實用新型一些示例性實施例的全面和信息性的描述。然而鑑於結合所附附圖和所附權利要求書閱讀的前面描述，各種修改和適配對於本領域技術人員可以變得明顯。然而，本實用新型的所有這些教導及其類似修改仍將落入由所附權利要求限定的本實用新型的範圍內。
權利要求1.一種運算跨導放大器電路，其特徵在於，包括放大器電路，具有輸入端子和輸出端子；電流吸收電晶體，具有耦合至所述輸出端子的第一導電端子、耦合至參考電源節點的第二導電端子、以及控制端子；以及電壓感測電路，具有耦合至所述輸入端子的第一輸入、耦合至所述輸出端子的第二輸入、以及耦合至所述電流吸收電晶體的所述控制端子的輸出。
2.根據權利要求I所述的運算跨導放大器電路，其特徵在於，所述電壓感測電路配置為感測在所述輸出端子處的電壓的上升，並且通過激活所述電流吸收電晶體以從所述輸出端子至所述參考電源節點吸收電流而響應於所述上升。
3.根據權利要求I所述的運算跨導放大器電路，其特徵在於，所述放大器電路包括非反相單位增益緩衝放大器。
4.根據權利要求I所述的運算跨導放大器電路，其特徵在於，所述放大器電路包括差分輸入級，包括正輸入端子和負輸入端子；以及單$而輸出級。
5.根據權利要求4所述的運算跨導放大器電路，其特徵在於，所述正輸入端子是所述放大器電路的所述輸入端子，並且所述負輸入端子連接至所述放大電路的所述輸出端子。
6.根據權利要求I所述的運算跨導放大器電路，其特徵在於，所述電壓感測電路包括如下電路，該電路配置成當耦合至所述輸入端子的所述第一輸入處的電壓等於耦合至所述輸出端子的所述第二輸入處的電壓時偏置所述電流吸收電晶體為截止狀態。
7.根據權利要求6所述的運算跨導放大器電路，其特徵在於，所述電壓感測電路的所述電路被進一步配置成當耦合至所述輸入端子的所述第一輸入處的電壓小於耦合至所述輸出端子的所述第二輸入處的電壓時偏置所述電流吸收電晶體為導通狀態。
8.根據權利要求I所述的運算跨導放大器電路，其特徵在於，所述電壓感測電路被配置成感測耦合至所述輸出端子的第二輸入處的電壓超出耦合至所述輸入端子的所述第一輸入處的電壓，並且通過激活所述電流吸收電晶體以從所述輸出端子至所述參考電源節點吸收電流而響應於所述超出。
9.根據權利要求I所述的運算跨導放大器電路，其特徵在於，所述電壓感測電路包括第一電晶體，具有耦合至所述輸出端子的第一導電端子、以及耦合至所述電流吸收電晶體的所述控制端子的第二導電端子；以及電阻器，耦合在所述電流吸收電晶體的所述控制端子與所述參考電源節點之間。
10.根據權利要求9所述的運算跨導放大器電路，其特徵在於，所述電壓感測電路進一步包括第二電晶體，具有耦合至所述輸入端子的第一導電端子、耦合至參考電流的第二導電端子、以及耦合至所述第二導電端子的控制端子；其中，所述第二電晶體的所述控制端子也耦合至所述第一電晶體的控制端子。
11.一種運算跨導放大器電路，其特徵在於，包括非反相單位增益緩衝放大器，具有輸入端子和輸出端子；電流吸收電晶體，具有耦合至所述輸出端子的第一導電端子、耦合至參考電源節點的第二導電端子、以及控制端子；以及電壓感測電路，耦合至所述控制端子，並且配置為響應於超出在所述輸入端子處的電壓的在所述輸出端子處的電壓的上升而激活所述電流吸收電晶體。
12.根據權利要求11所述的運算跨導放大器電路，其特徵在於，所述電流吸收電晶體是金屬氧化物半導體場效應電晶體。
13.根據權利要求11所述的運算跨導放大器電路，其特徵在於，所述電壓感測電路包括電路，所述電路配置成當所述輸入端子處的電壓感測為小於所述輸出端子處的電壓時將所述電流吸收電晶體從截止狀態偏置為導通狀態。
14.根據權利要求I所述的運算跨導放大器電路，其特徵在於，所述電壓感測電路包括第一電晶體，具有耦合至所述輸出端子的第一導電端子、以及耦合至所述電流吸收電晶體的所述控制端子的第二導電端子；以及電阻器，耦合在所述電流吸收電晶體的所述控制端子與所述參考電源節點之間。
15.根據權利要求14所述的運算跨導放大器電路，其特徵在於，所述電壓感測電路進一步包括第二電晶體，具有耦合至所述輸入端子的第一導電端子、耦合至參考電流的第二導電端子、以及耦合至所述第二導電端子的控制端子；其中，所述第二電晶體的所述控制端子也耦合至所述第一電晶體的控制端子。
16.一種運算跨導放大器電路，其特徵在於，包括非反相單位增益緩衝放大器，具有輸入端子和輸出端子；電流吸收電晶體，具有耦合至所述輸出端子的第一導電端子、耦合至參考電源節點的第二導電端子、以及控制端子；電阻器，耦合在所述控制端子與所述參考電源節點之間；第一電晶體，具有耦合至所述控制端子的第一導電端子、以及耦合至所述輸出端子的第二導電端子；以及第二電晶體，具有耦合至所述輸入端子的第一導電端子、以及配置以接收參考電流的第二導電端子，其中，所述第一電晶體和所述第二電晶體以電流鏡配置連接。
專利摘要本實用新型的一些實施例提供了一種運算跨導放大器電路。一种放大器電路，包括輸入端子和輸出端子。電流吸收電晶體包括耦合至輸出端子的第一導電端子以及耦合至參考電源節點的第二導電端子。電壓感測電路具有耦合至輸入端子的第一輸入以及耦合至輸出端子的第二輸入。電壓感測電路的輸出耦合至電流吸收電晶體的控制端子。電壓感測電路用於感測超出輸入端子處電壓的輸出端子處的電壓的上升，並且通過激活電流吸收電晶體而響應於此。
文檔編號H03F3/45GK202750051SQ201220246518
公開日2013年2月20日 申請日期2012年5月24日 優先權日2012年5月24日
發明者段毅君 申請人:意法半導體研發(深圳)有限公司