用於數模轉換器的具有子溫度計碼的解碼器結構的製作方法

2023-05-16 20:48:41

專利名稱：：用於數模轉換器的具有子溫度計碼的解碼器結構的製作方法
技術領域：
：本發明一般地涉及數模轉換器，更具體地涉及具有溫度計碼和子溫度計碼的數模轉換器。
背景技術：
：數據轉換器包括數模轉換器(DAC)和模數轉換器(ADC)，在如通信系統、儀器以及音頻和視頻處理系統中的包括現實世界信號的數位訊號處理的應用中都是普遍存在的。DAC設計的兩個主要問題是單調性和解析度。單調性意味著當數字值增大時，轉換的模擬值也必須增大。很多DAC構件塊需要在中等時鐘頻率和中等設計複雜度下保證單調性。例如PLL環中的數控振蕩器中的DAC，或自動頻率控制環路中的數控晶體振蕩器中的DAC。通常需要不同DAC元件之間的匹配來保證單調性。隨著集成電路製造工藝的尺寸縮小，DAC元件的物理尺寸變得更小，從而更難控制DAC元件的尺寸，這些元件必須匹配以達到單調性。因此，DAC元件的物理尺寸被匹配需求限制，這樣DAC沒有得益於工藝規模尺寸。具有單調性保證的DAC的一種類型是溫度計DAC。這樣命名是因為它類似於水銀溫度計，其中水銀柱總是上升到合適的溫度並且在該溫度之上不存在水銀。代表性地，輸入數位訊號是二進位的，二進位碼被轉換為溫度計碼。然後溫度計碼用於控制溫度計元件以生成模擬信號。對於溫度計DAC，元件都是同樣的尺寸，因此元件匹配比在二進位情況下更簡單。考慮到傳遞函數，溫度計轉換器通過設計達到單調性，因此，當輸入值增加時，比特只從0變到1。在溫度計DAC中元件匹配的需求也可以放鬆，單調性得到保證。在傳統的DAC中，溫度計碼與二進位碼相結合以達到對於轉換範圍內的任何數字符號的數模轉換。例如，對於12位DAC，12位分成6個最高有效位(MSB)和6個最低有效位(LSB)。MSB被轉換為63位溫度計碼，每個位對應一個宏。每個宏能夠提供對應於最小電流64倍的電流，其中最小電流是代表LSB的單位。對於對應於小於64的數字符號的LSB，二進位碼用於單位單元的解碼和控制。至少需要6個單位單元來提供1倍、2倍、4倍、8倍、16倍和32倍的最小電流。使用6個單位單元的不同組合，可以表示任何LSB數目。在傳統的DAC中，可以需要單位單元來提供相關的更大電流。在上述情況中，例如，需要通過32倍最小電流的單個的單位單元提供最大電流。這需要相應的單位單元來佔用大晶片面積。因此，在單位單元內達到梯度變化匹配是困難的。如果DAC具有14位，至少需要8個單位單元，其提供1倍、2倍、4倍、8倍、16倍、32倍、64倍和128倍的最小電流。這樣在需要提供128倍最小電流的單位單元內達到梯度變化匹配更加困難。因此，需要新的解碼方法來解決上述問題。
發明內容根據本發明的一個方面，一種用於將數位訊號轉換為模擬信號的數模轉換器(DAC)，包括第一溫度計解碼器和第二溫度計解碼器。所述第一溫度計解碼器配置為解碼所述數位訊號的最高有效位(MSB)以生成第一溫度計碼。所述第二溫度計解碼器配置為解碼所述數位訊號的中間位以生成第二溫度計碼。所述DAC進一步包括多個宏單元，每個宏單元由所述第一溫度計碼的一個位所控制。所述多個宏單元配置為根據所述第一溫度計碼提供第一模擬信號。所述DAC進一步包括配置為根據所述第二溫度計碼提供第二模擬信號、和進一步配置為根據所述數位訊號的最低有效位(LSB)提供第三模擬信號的宏單元。根據本發明的另一個方面，一種用於將數位訊號轉換為模擬信號的DAC，包括接收所述數位訊號的第一溫度計解碼器。所述第一溫度計解碼器包括第一多個輸出，並配置為解碼所述數位訊號的MSB以生成第一溫度計碼。所述DAC進一步包括彼此相同的多個宏單元，每個宏單元連接到所述第一多個輸出其中的一個輸出；用於接收所述數位訊號的第二溫度計解碼器。所述第二溫度計解碼器包括第二多個輸出，並配置為解碼所述數位訊號的中間位以生成第二溫度計碼。所述DAC進一步包括一個宏單元，其包括第一多個單位單元，其配置為由所述數位訊號的LSB所控制，並能夠以二進位形式提供電流；以及第二多個單位單元，其能夠提供相同的電流。每個第二多個單位單元連接到所述第二多個輸出其中的一個輸出。根據本發明的又一個方面，一種進行數模轉換的方法包括將數字輸入信號分為MSB、LSB和中間位；由所述MSB生成第一溫度計碼；由所述第一溫度計碼生成第一組合電流；由所述中間位生成第二溫度計碼；由所述第二溫度計碼生成第二組合電流；使用二進位解碼由所述LSB生成第三組合電流；組合所述第一組合電流、第二組合電流和第三組合電流。本發明的有益效果包括減少了由於使用兩個溫度計解碼器而產生的變量失配。為了更加全面的理解本發明及其有益效果，以下結合附圖進行說明，其中圖1為12-位數模轉換器(DAC)的12位分為最低有效位(LSB)、中間位和最高有效位(MSB)的示意圖；圖2為12-位DAC的電路原理圖；圖3為LSB和中間位的解碼的示意圖；圖4為12-位DAC中微單元的布局方案的示例圖；圖5為將微單元分為更小單元的原理圖；圖6為14-位DAC的14個位分為LSB、中間位和MSB的示意圖；圖7為14-位DAC的電路原理圖；以及圖8為14-位DAC中的宏單元的布局方案的示例圖。具體實施例方式下面詳細討論本發明優選的實施例的製造和使用。應當理解的是，無論如何，示出的實施例提供了很多可在廣泛多種場景中實施的適用的發明構思。所討論的特定的實施例僅是製造和使用本發明的特定方法，並不是對本發明的範圍的限制。本發明提供了一種新型數模轉換器(DAC)以及對應的解碼方法。討論了優選的實施例的變化以及操作。在本發明的不同視圖以及示出的實施例中，相同的符號用於標識相同的元件。在下面的描述中，除非另外指出，12-位DAC用作解釋本發明的思想的示例。為本領域所公知的，將數字符號(數位訊號)轉換為電壓的需求可以作為將數字符號轉換為電流來處理。通過使電流流過電阻，電流就可以轉換為電壓。因此，在下面的描述中，D-A轉換本質上被描述為數字符號到電流的轉換。在說明書中，術語"微單元"表示能夠提供表示DAC的最低有效位(LSB)的電流的單元(例如，M0S管)。因此，雖然一些微單元的尺寸可以減小，將在以下的段落中詳細討論，但是DAC中的所有的微單元優選為具有相同的尺寸。術語"宏單元"表示能夠提供表示最高有效位(MSB)的最低位的電流的單元。在這種情況下，MSB的最低位為第7位，宏單元將表示電流26，或64倍的微單元電流。術語"單位單元"，另一方面，表示通過連接並行的多個微單元而形成的單元，因此可以提供多倍於微單元電流的電流。單位單元用作集成單元，單位單元中的所有的微單元總是同時開啟或關閉。依賴於單位單元中包括的微單元的數目，單位單元可以表示為XI單位單元、X2單位單元、X4單位單元和X8單位單元，分別指示對應的單位單元能夠提供1倍、2倍、4倍和8倍的微單元的電流。為了便於描述，由一個微單元所提供的電流在後文中稱為"電流單位"。參考圖1，示例的12位DAC的12個位被分為三部分，3個LSB、6個MSB，以及3個中間位。為本領域所公知的，12位DAC所能表示的最大數字是1023，其對應1023個電流單位。3個LSB和3個中間位(聯合控制一個宏單元的運行)聯合表示最大到63電流單位。在圖2中，宏單元用於提供對應於3個LSB和3個中間位所對應的電流，被稱作64號宏單元。實際上，63號宏單元只需要提供63個電流單位，如果需要64個或者更多個電流單位，則使用附加的1號到63號宏單元。參考圖2，1號到63號宏單元與64號宏單元使用不同，並可以具有不同的結構。每個1號到63號宏單元，與1號宏單元不同，總是用作集成單元，也就是，開啟以提供64個電流單位，或者關閉以提供0個電流單位。然而，1號宏單元到63號宏單元中沒有宏單元提供任何在0電流單位和64電流單位之間的電流。1號宏單元到63號宏單元被由6個MSB生成的63個溫度計碼所控制(如圖l所示)。因此，1號宏單元到63號宏單元，可以聯合提供從1x64電流單位到63x64電流單位範圍內的任何整數電流值。1號宏單元到64號宏單元，可以聯合提供從1個電流單位到63x64+63個電流單位，等於1023電流單位，範圍內的任何電流。再次參考圖1，3個LSB，其自身為二進位碼，轉換為二進位形式的電流，意味著需要XI單位單元、X2單位單元和X4單位單元通過以合適的組合來組合這些電流單位來生成從1個電流單位到7個電流單位的範圍內的電流。另外，可以提供虛擬XI單位單元，其不是用於生成用於D-A轉換的電流。XI單位單元、X2單位單元、X4單位單元，以及虛擬XI單位單元在64號宏單元之內(如圖2所示，由標識為"X4、X2、XI、XI"的電晶體來表示)。顯然地，XI單位單元、X2單位單元和X4單位單元可以只聯合提供最大到7電流單位。需要附加單位單元來達到最大63個電流單位，如64號宏單元所需要的。這通過添加7個X8單位單元來達到，由(X8)X7電晶體來表示，其中每個X8單位單元包括8個並行連接的宏單元，因此可以提供8個電流單位。7個X8單位單元的狀態(開啟或關閉)由3個中間位(如圖l所示)來控制，其通過子溫度計來解碼以生成7個不同的溫度計碼，稱為6TO到T6。圖3示出了生成的溫度計碼，其中T6表示7個X8單位單元中只有1個開啟，同時TO表示7個X8單位單元都開啟。7個X8單位單元，當全部開啟時，將提供56個電流單位。與由3個LSB提供的7個電流單位相組合，64號宏單元可以提供63個電流單位。在本發明的實施例中，64號宏單元的實現本身採用了二進位解碼(對於3個LSB)以及溫度計解碼(對於3個中間位)的組合。因此，本發明的實施例採用了(溫度計+溫度計+二進位)結構，如圖l所示。這與傳統的解碼方案不同，在傳統的解碼方案中，二進位編碼用於解碼全部6個LSB，X1、X2、X4、X8、X16和X32單位單元用於提供最大到63個電流單位的所有的電流值。因此，傳統的DAC採用(溫度計+二進位)結構。在本發明的實施例中，X8單位單元是64號宏單元中最大的單位單元。有利地，X8單位單元相當小，導致梯度變化失配的減小，從而提高了DAC的精度。用於提高DAC的精度的進一步的細節在以下的段落中詳細描述。圖2示出了本發明的DAC的實施例的原理框圖。它示出了數位訊號的12個位被分為LSB、中間位和6個MSB(由"3"位中的兩個表示)。在本發明的實施例中，溫度計解碼器10、12和14可以是相同的用於生成溫度計碼的溫度計解碼器。由溫度計解碼器10和12生成的編碼用於進一步生成(通過控制邏輯)63個溫度計碼輸出(標識為X63以指示有63個輸出)。在這種情況下，解碼器10和12和控制邏輯，組合作為一個解碼器。控制邏輯的輸出控制1號到63號宏單元的狀態。線路22，標記為(X63)，表示63對線路，每一對連接到一對開關16/18。開關16/18(表示為16pl8pl62、182、163和183)進一步分別控制1號到63號宏單元其中的一個。請注意，每個開關163和183，實際上分別表現63個獨立的開關。另夕卜，每一對開關ie乂lSp162/182以及獨立的一個(對)開關163/183，可以分別被控制。在圖2中，63個宏單元，每個能夠提供64個電流單位，儘管它們實際上是63個獨立的宏單元，但是由一個宏單元表示，標識為"l號63號"。在可選擇的實施例中，代替使用溫度計解碼器10和12，使用單個溫度計解碼器由6個MSB來生成63個溫度計碼。解碼器14解碼3個中間位(如圖1所示)並生成7個溫度計碼以控制7個X8單位單元。此外，儘管7個X8單位單元由一個標識為(X8)X7的電晶體來表示，但是它表示7個獨立的X8單位單元，可以獨立由3個中間位生成的溫度計碼來控制。同樣，標識為"X4、X2、X1、X1"的電晶體表示3個單位單元(具有1個附加XI單位單元作為虛擬單位單元用於生成電流)。3個單位單元的每一個可以由數位訊號的3個LSB獨立控制。多個開關16和18連接到解碼器10、12和14的輸出，並且由其控制。如果單位單元或宏單元需要被開啟，則對應的開關16被關閉，這樣所述單位單元或宏單元的電流流到電阻20，該電流最後與其他的組合以生成最終電流然後轉換為電壓。相反地，如果單位單元或宏單元需要被關閉，則對應的開關18被關閉，這樣所述單位單元或宏單元的電流流到地，對最終電流和電壓沒有貢獻。可以當作1號到64號所有宏單元中的所有電阻20實際上是單個的電阻來處理，因此從宏單元流出的所有電流被組合到電阻20。從而電阻20將組合電流轉換為電壓。圖4示出了在64號宏單元(如圖2所示)中設置微單元的示例性分配方案。明顯地，64號宏單元的精度對於DAC的精度是關鍵，因此64號宏單元需要仔細設置以減少工藝、電壓以及溫度(PVT)偏差。圖4中的每個方塊表示一個微單元(微單元提供相同的電流)，圖4示出了微單元的相對位置。方塊中的數字可以是一位數或兩位數，表示對應的微單元的位置。數字"1"表示圖2中所示的X1單位單元。數字"2"表示圖2中所示的X2單位單元。類似地，數字"4"表示圖2中所示的X4單位單元，其中標識為"4"的4個微單元連接以形成X4單位單元。因為圖2中有7個X8單元，所以有8個"81"單元，數字8指示屬於X8單元的微單元，下面的數字表示X8單位單元中的序號。具有相同的序號的微單元屬於相同的X8單位單元。因此，具有8個"81"單元，8個"82"單元......，以及8個"87"單元。所有具有相同序號"X"的"8X"微單元並行連接以形成X8單位單元。有利地，在本發明的實施例中，屬於相同單位單元的微單元，如"87"，相對於64號宏單元陣列的中心對稱分布。更優選的，對於每一個X8單位單元，它們分別的微單元對於陣列中心對稱，對於陣列的X軸對稱，和/或對於陣列的Y軸對稱。這樣的設置平均輸出PVT偏差，因此提高了64號宏單元的精度。可以對如圖4所示的設置方案進行進一步的改進，形成如圖5所示的設置方案。圖5示出了4個方框，每個為8x8陣列。頂部左側方框可以與圖4相同，或如圖5所示重新排列。然而，圖5的頂部左側方框中的單元(電晶體)只有圖4所示的微單元的電晶體的柵寬的1/4。因此，圖5的每個單元(一個方框)只能提供電流單位的1/4。圖5的頂部左側方框相對於Y軸映射產生頂部右側方框，這樣頂部左側方框與頂部右側方框(相對於Y軸)對稱。頂部左側方框和頂部右側方框進一步相對於X軸映射以產生底部左側方框和底部右側方框。因此，圖5中的所有4個方框具有相同的結構，為鏡像的。然後對應的單元並行連接。例如，所有具有相同序號"X"的"8X"單元連接。因為圖5中的每個單元只能提供圖4所示的微單元的電流的1/4，所以4個互連的鏡像的微單元將提供一個微單元的電流。通過使用圖5所示的設置方案，PVT偏差進一步減小。本發明的實施例可以應用於具有不同於12的位數目的DAC轉換器。在實施例中，如果DAC具有更大或更小的位，可以修正中間位的數目，同時不修正MSB和LSB的數目。因此，需要通過子溫度計進行解碼的位數目改變，同時需要通過溫度計解碼的位數目沒有改變。例如，圖6示出了14位DAC的位分配。LSB仍然具有3個位，MSB仍然具有6個位。中間位現在具有5個位。這也在圖7中示出，圖7為14位DAC的框(電路)圖，其中圖2和圖4中相同的元件標識為相同的元件。代替具有(2M)，或7個X8單位單元，14位DAC的64號宏單元需要具有(25-1)，或31個X8單位單元，其被由5個中間位(請注意圖7中的解碼器14)生成的溫度計碼所控制。與圖2所示的12位DAC相似，圖7所示的14位DAC仍然具有64個宏單元，從1號到64號。然而，1號到63號每個宏單元應當能夠提供256個電流單位，同時64號宏單元應當提供最大到255個電流單位，等於(31x8+7)。圖8示出了用於14位DAC的64號宏單元的示例性布局。與圖4所使用的符號相似，第一個數字"8"表示X8單位單元，下面的數字(一位數字或兩位數字)表示X8單位單元中的序號，其中序號範圍從l到31。此外，屬於相同單位單元的微單元相對於64號宏單元的中心對稱設置。對於X8單位單元，它們相對應的微單元優選為相對於64號宏單元陣列的中心對稱，對於其X軸對稱，和/或對於其Y軸對稱。在上文描述的實施例中，儘管LSB、中間位和MSB以(3+3+6)的形式分配，但是本領域的技術人員可以認識到這僅僅是一個示例，不同的位數目可以分配到LSB、中間位和MSB。表1示出了從本發明的實施例的樣本DAC獲得的實驗結果。表1tableseeoriginaldocumentpage9符號"TT"、"SS"、"FF"，表示對應於具有不同參數的集成電路的不同的工藝角(processcorners)，例如，功率損耗水平和集成電路的速度。得到樣本DAC的微分非線性(DNL)和積分非線性誤差(INL)。需要注意的是，對於不同的工藝角，DNL的絕對值在設計規格的範圍內，即，DNL<1，INL的絕對值在設計規格的範圍內，即，INL<2。儘管詳細描述了本發明及其有益效果，但是應當理解的是，在不偏離限定在附加的權利要求中的本發明的精神和範圍的情況下，可以做出各種變化、替代和改造。此外，本申請的保護範圍不限於本說明書中描述的工藝、設備、製造、物質的組成、裝置、方法和步驟的具體實施例。由於本領域的普通技術人員將很容易從本發明所公開的內容得到啟示，因此根據本發明的內容，目前存在的或之後開發出的、與這裡所描述的相關實施例發揮基本相同的作用或達到基本相同的效果的工藝、機器、製造、物質的成分、裝置、方法或步驟可能被利用。因此，所附的權利要求目的在於把工藝、機器、製造、物質的成分、裝置、方法或步驟包括在其範圍之內。權利要求一種用於將數位訊號轉換為模擬信號的數模轉換器(DAC)，所述DAC包括接收所述數位訊號的第一溫度計解碼器，所述第一溫度計解碼器配置為解碼數位訊號的最高有效位(MSB)以生成第一溫度計碼；多個宏單元，每個宏單元由所述第一溫度計碼中的一個位控制，其中所述多個宏單元配置為根據所述第一溫度計碼提供第一模擬信號；接收所述數位訊號的第二溫度計解碼器，所述第二溫度計解碼器配置為解碼所述數位訊號的中間位以生成第二溫度計碼；以及一個宏單元，配置為根據所述第二溫度計碼提供第二模擬信號、以及配置為根據所述數位訊號的最低有效位(LSB)提供第三模擬信號。2.根據權利要求1所述的DAC，其中所述宏單元包括能夠以二進位形式提供電流的第一多個單位單元和能夠提供相同電流的第二多個單位單元，其中所述第一多個單位單元由所述LSB控制，所述第二多個單位單元由所述第二溫度計碼控制。3.根據權利要求l所述的DAC，其中所述宏單元包括相同微單元的陣列，屬於相同單位單元且並行互連的所述微單元以所述陣列的中心對稱分布。4.根據權利要求3所述的DAC，其中所述宏單元進一步包括為所述陣列的鏡像的附加陣列，其中所述陣列中的所述微單元並行互連到所述附加陣列中對應的鏡像微單元，或者其中所述宏單元進一步包括3個附加陣列，其中每個所述陣列和所述附加陣列為所述陣列和所述附加陣列的保留部分的鏡像，其中所述陣列和所述附加陣列中對應的鏡像微單元並行互連。5.—種用於將數位訊號轉換為模擬信號的數模轉換器(DAC)，所述DAC包括接收所述數位訊號的第一溫度計解碼器，所述第一溫度計解碼器配置為解碼所述數位訊號的最高有效位(MSB)以生成第一溫度計碼，其中所述第一溫度計解碼器包括第一多個輸出；多個彼此相同的宏單元，其中每一個宏單元連接到所述第一多個輸出中的其中一個輸出；用於接收所述數位訊號的第二溫度計解碼器，所述第二溫度計解碼器配置為解碼所述數位訊號的中間位以生成第二溫度計碼，其中所述第二溫度計解碼器包括第二多個輸出；以及一個宏單元，包括第一多個單位單元，配置為由所述數位訊號的最低有效位(LSB)控制並能夠以二進位形式提供電流；以及第二多個單位單元，能夠提供相同的電流，其中每個所述第二多個單位單元連接到所述第二多個輸出其中的一個輸出。6.根據權利要求5所述的DAC，其中由所述第二多個單位單元所提供的相同的電流大於由任何所述第一多個單位單元所提供的電流。7.根據權利要求5所述的DAC，其中所述多個宏單元配置為根據所述第一溫度計碼提供第一組合電流。8.根據權利要求7所述的DAC，其中所述宏單元配置為根據所述第二溫度計碼提供第二組合電流，並配置為根據所述數位訊號的LSB提供第三組合電流。9.根據權利要求5所述的DAC，其中所述宏單元包括相同微單元的陣列，其中屬於相同單位單元且並行互連的所述微單元相對所述陣列的中心對稱分布。10.根據權利要求9所述的DAC，其中所述宏單元進一步包括為所述陣列的鏡像的附加陣列，其中所述陣列中的所述微單元與所述附加陣列中的對應鏡像微單元並行互連，或者其中所述宏單元進一步包括3個附加陣列，其中所述陣列和所述附加陣列的每一個為所述陣列和所述附加陣列的保留部分的鏡像，其中所述陣列中和所述附加陣列中的對應鏡像微單元並行互連。11.一種進行數模轉換(DAC)的方法，所述方法包括將數字輸入信號分為最高有效位(MSB)、最低有效位(LSB)和中間位；由所述MSB生成第一溫度計碼；由所述第一溫度計碼生成第一組合電流；由所述中間位生成第二溫度計碼；由所述第二溫度計碼生成第二組合電流；使用二進位解碼由所述LSB生成第三組合電流；以及組合所述第一組合電流、第二組合電流和第三組合電流。12.根據權利要求11所述的方法，其中所述生成第二組合電流的步驟和所述生成第三組合電流的步驟使用相同的宏單元進行。13.根據權利要求12所述的方法，其中所述宏單元包括XI單位單元，X2單位單元，X4單位，以及能夠提供相同數目的電流單位的多個附加單位單元，其中所述X1單位單元、X2單位單元、X4單元以及多個附加單位單元設置在陣列中，每個X2單位單元、X4單元和多個附加單位單元內的微單元相對於所述陣列的中心對稱排列。14.根據權利要求13所述的方法，進一步包括減小所述宏單元中的微單元的尺寸；映射所述陣列以形成附加陣列；以及將所述陣列中的所述微單元連接到所述附加陣列中的鏡像微單元上。15.根據權利要求11所述的方法，其中所述由所述LSB生成第三組合電流的步驟包括使用所述LSB來控制多個二進位單位單元的狀態，其中二進位單位單元的數目等於所述LSB的數目。全文摘要一種用於將數位訊號轉換為模擬信號的數模轉換器(DAC)，包括第一溫度計解碼器和第二溫度計解碼器。所述第一溫度計解碼器配置為解碼所述數位訊號的最高有效位(MSB)以生成第一溫度計碼。所述第二溫度計解碼器配置為解碼所述數位訊號的中間位以生成第二溫度計碼。所述DAC進一步包括多個宏單元，每個宏單元由所述第一溫度計碼的一個位所控制。所述多個宏單元配置為根據所述第一溫度計碼提供第一模擬信號。所述DAC進一步包括被配置為根據所述第二溫度計碼提供第二模擬信號的一個宏單元，所述宏單元進一步配置為根據所述數位訊號的最低有效位(LSB)提供第三模擬信號。文檔編號H03M1/66GK101753144SQ20091014698公開日2010年6月23日申請日期2009年6月5日優先權日2008年12月9日發明者周文昇,徐英智,楊書結,蕭有呈申請人:臺灣積體電路製造股份有限公司