使用柵極耦合金氧半場效電晶體的靜電保護電路的製作方法
2023-05-18 10:28:26
專利名稱：使用柵極耦合金氧半場效電晶體的靜電保護電路的製作方法
技術領域：
本發明涉及一種靜電保護電路，特別涉及一種使用柵極耦合金氧半場效電晶體(Gate-Coupled MOSFET)的電源總線靜電保護電路。
背景技術：
在人體模型(Human-Body-Model)的靜電放電過程中，一100pF的電容會先被充電至靜電電壓，然後經由一1.5kΩ的電阻放電至一集成電路接腳(ICpin)。在測試一封裝的集成電路時通常會使用2KV大小的靜電電壓。初始的電流值與電流上升時間約為1.2A及10nsec。在封裝的集成電路中，高電位VDD至低電位VSS間的電容一般均大於1nF。如果靜電放電能量直接由電源總線吸收(直接由VDD至VSS接腳的靜電放電)，或者間接由電源總線吸收(正向的靜電放電發生於具有拉升裝置，如p+/nwell或P型金氧半場效電晶體的輸出、入焊墊上)，在進行電壓為2至3KV的人體模型靜電放電時，封裝的集成電路內部的電壓上升速率將達1--2KV/nsec。
電晶體，如柵極耦合N型金氧半(GCNMOS)電晶體、場氧化金氧半場效電晶體(field-oxide MOSFET)或輸出緩衝器電晶體目前普遍被用來做為集成電路的主要靜電保護組件。
對集成電路的接腳或電源總線來說，GCNMOS可以用來做為主要的靜電保護組件。其中的NMOS電晶體漏極耦接至VDD或接腳，而源極則耦接至VSS。其柵極可以接地、經由一電容耦接至VDD或經由一電阻耦接至VSS。
靜電放電電壓鉗制裝置常見的靜電放電保護電路的一使用一由電阻-電容電路(RC circuit)來控制的電晶體，以將靜電放電電流在被保護的焊墊與電源供應焊墊(如VSS焊墊)間進行分流。
圖1顯示了傳統由RC觸發的主動式MOSFET靜電放電鉗制電路(voltageclamping circuit)。此鉗制電路在一VDD至VSS的正向靜電放電發生時，提供了一分流路徑來保護內部電路。由電晶體N1、P1所構成的反向器11接收節點E的電位而在節點G上產生反向的電位，如此使電晶體N1可導通一段時間，且此導通時間由R1及C1所形成的RC時間常數所決定。此RC時間常數必須較預期的靜電放電時間長(一般來說大約為50至數百個納秒以上)，且亦不可過長以避免在正常的VDD電源總線電壓上升(通常為數個毫秒)時，錯誤觸動此鉗制電路。在VDD電源供應電壓固定、集成電路正常操作時，由於電阻R1將節點E的電位拉高至高電位狀態、節點G的電位拉降至低電位狀態，使得電晶體N1被偏壓於非導通狀態下。
上述的靜電放電電壓鉗制裝置可以用於VDD與VSS導線間。然而，其具有以下缺點(1)面積過大，其總信道寬度在4000至10000μm之間。(2)反向器11會將VDD電源總線上的噪聲放大，造成電路操作時在電晶體N2會產生不良的漏電流。
崩潰(Avalanche Breakdown)式的靜電保護裝置另一種常見的靜電保護方式是利用MOSFET的崩潰及跳通(snap back)現象來達成。此種現象在初始時，位於漏極接合面的大電場所引起的衝擊離子化(impact ionization)現象會同時產生多數(majority)與少數(minority)載子。少數載子會被收集在漏極，多數載子則流向基底或P井區的接觸窗(contact)而在P井區內形成一局部電位。當基底的局部電位較鄰近的N+源極電位高出0.8V時，源極接合面便形成順向偏壓。順偏的源極接合面會注入少數載子至P井區中。部份注入的少數載子在基底中被重新結合(recombined)，而其它的則到達漏極接合面進一步地加強了衝擊離子化的現象。依此循環的結果，MOSFET便會進入一種低阻抗的跳通狀態，而開始導通大量的靜電放電電流。
在靜電放電發生過程中，如果能夠降低MOSFET導通的觸動電壓將有極大的好處，可使靜電保護的反應更快、加諸於輸出、入端及內部電路的瞬時電壓更低。
圖2顯示了傳統使用柵極耦合的方式來降低觸動電壓的靜電保護電路。其中，R1、C1的大小選擇在使其形成的RC時間常數能夠讓節點G的電位在靜電放電過程中到達1至2V，以降低用以觸動電晶體N2進入崩潰及跳通狀態的電壓值。
在上述的傳統柵極耦合電晶體中，由於靜電電流的放電經由電晶體的漏極/基底/源極間的雙載流子(bipolar)行為來達成，其可較靜電電壓鉗制電路使用更少的面積來導通更大的靜電電流。以VDD電源總線的靜電保護為例，通常其總信道寬度僅需600至1200μm即可達到足夠的靜電保護效果。
然而，傳統使用柵極耦合電晶體的靜電保護電路仍存在有因ESD強度(電壓)不一且瞬間電壓上升率不一而導致最佳RC時間常數不易選擇的缺點。
發明內容
為了解決上述問題，本發明提供一種靜電保護電路，使用經改良後的柵極耦合電晶體，在正電壓靜電放電發生時可以使電晶體具有較穩定的瞬時柵極偏壓。
本發明的一目的在於提供一種使用柵極耦合金氧半場效電晶體的靜電保護電路，當一靜電電壓在一第一節點上產生時，用以提供自該第一節點至一第二節點的一放電路徑，包括一延遲電路、一分壓器及一分流電晶體。延遲電路在該靜電電壓產生時輸出一電位。分壓器接收該靜電電壓，並經由該延遲電路輸出的電位觸動後輸出該靜電電壓的一分壓。分流電晶體的漏極耦接至該第一節點，源極耦接至該第二節點，在該靜電電壓產生時，漏極自該第一節點接收該靜電電壓，柵極自該分壓器接收該靜電電壓的分壓，使得該分流電晶體進入一跳通狀態而產生該放電路徑。
藉此，本發明具有同時超越電流分流靜電放電鉗制裝置及傳統柵極耦合裝置的優點，不但具有較電流分流靜電放電鉗制電路小的尺寸，亦在柵極瞬時偏壓的控制上較傳統柵極耦合的靜電保護電路更佳。
以下，結合
本發明的一種使用柵極耦合金氧半場效電晶體的靜電保護電路的實施例。
圖1顯示傳統由RC觸發的主動式MOSFET靜電放電鉗制電路；圖2顯示傳統使用柵極耦合的方式來降低觸動電壓的靜電保護電路；圖3顯示本發明第一實施例中的靜電保護電路；圖4A顯示本發明第二實施例中的靜電保護電路；
圖4B顯示本發明第三實施例中的靜電保護電路；圖5顯示本發明第四實施例中的靜電保護電路；圖6顯示本發明第五實施例中的靜電保護電路；圖7顯示本發明第六實施例中的靜電保護電路；圖8顯示本發明第七實施例中的靜電保護電路。
符號說明11、31、51--反向器；33、53、63--延遲電路；35--分壓器；41--焊墊；N1、N2、P1、P2、N3、N4--電晶體；D1--二極體；R1、R2、R3--電阻；C1--電容。
具體實施例方式
圖3顯示了本發明第一實施例中的靜電保護電路。本實施例用以當一靜電電壓在節點A上產生時，提供自節點A至節點B的一放電路徑。其中包括了一由電阻R1及電容C1組成的延遲電路33、一由電晶體P1、P2及電阻R2、R3組成的分壓器35、及分流電晶體N2。延遲電路33在靜電電壓產生初期時於節點E保持一低電位。分壓器35自節點A接收靜電電壓，並經由E點的低電位使電晶體P1導通，而於節點G輸出靜電電壓的一分壓。分流電晶體N2的漏極耦接至節點A，源極耦接至節點B，在靜電電壓產生時，漏極自節點A接收靜電電壓，柵極自分壓器35接收靜電電壓的分壓，使得分流電晶體N2進入一跳通狀態而產生放電路徑。此外，在靜電發生初期，分流電晶體N2自分壓器35接收靜電電壓的適當分壓而處於一弱導通狀態，可使分流電晶體N2提早進入跳通狀態的觸發電壓降低。在分壓器35中，電晶體P1的柵極接收延遲電路33在E點的電位，源極耦接至節點A，漏極耦接至分流電晶體N2的柵極。電晶體P2的柵極與漏極共同耦接至節點B，源極與電晶體P1的漏極共同耦接至分流電晶體N2的柵極而輸出靜電電壓的分壓。
電晶體P1、P2為P型的MOSFET，電晶體N1、N2為N型的MOSFET。電晶體N1、P1亦形成一反向器31。
在正電壓靜電放電發生之初，節點A的電位向上增加，節點E的電位保持在低電位狀態，電晶體P1及P2則處於導通狀態，節點G上的電位則由電晶體P1及P2的導通電阻值(on-resistance)之比來決定。此時電晶體P1及P2即等同一分壓器。通過調整信道的寬長比(W/L)、考慮基體效應(body effect)及估計電晶體N2的觸發電壓值便可在節點A的電位在上升至接近電晶體N2的觸發電壓時，在節點G上保持如1至2V，0.5至2.5V或0.5至A節點電壓一半的電壓範圍。
在考慮電晶體P1、P2不同的基體效應及W/L的比值下，代表電晶體P2的N井區的節點W可以耦接至節點G，亦可以耦接至節點A。
電晶體N2的P井區節點K可以耦接至節點B，亦可以耦接至節點G。若耦接至節點G，電晶體N2的源極接合面在一ESD事件發生時，處於順偏狀態以進一步提早觸發電晶體N2進入跳通狀態。
由電阻R1、電容C1所形成的RC時間常數提供了足夠的時間給NMOS進行觸發的動作。舉例來說，此RC時間常數可以為15至50納秒之間。
電阻R2與R3可以單純是金屬導線的電阻值，或是由其它的電阻組件(例如由多晶矽或N井區所形成的電阻組件)所提供，用以限制在靜電放電發生時流經電晶體P1、P2的電流大小。如此，由電晶體P1、P2、電阻R2、R3所形成的分壓器具有以下的分壓比VG/VA＝[RON(P2)+R3]/[RON(P1)+R2+RON(P2)+R3]其中，VG、VA分別代表節點G、A的電位，RON(P1)、RON(P2)分別代表電晶體P1、P2的導通電阻值。此外，在靜電放電的瞬時過程中，電晶體N2柵極電容值亦扮演了一個重要角色，然而熟知此技術的人應清楚了解在設定靜電放電的瞬時波形的條件下，可以利用電路仿真取得適當的電阻R2、R3值及電晶體P1、P2的尺寸。
當節點A為VDD電源總線且在開啟VDD電源後(powered on)，電晶體N1的柵極電位會經由電阻R1拉高至高電位而處於導通狀態，而使電晶體N2的柵極(節點G)處處於關閉狀態。
上述的靜電保護電路在電路正常操作時，即使在節點E產生噪聲，節點G的電位亦被限制住而可壓制電晶體N2的漏電流。
圖4A顯示了本發明第二實施例中的靜電保護電路，上述第一實施例的變型。其中，電晶體P2直接由電阻R3取代，電晶體N1亦可移除，如此仍可達成與第一實施例類似的功能。此時，分壓器的分壓比為VG/VA＝R3/[RON(P1)+R2+R3]此分壓比可較佳地為1/15至3/5之間，以使該電晶體N2在接近觸通時，柵極電位G點接近1至2V，0.5至2.5V或0.5V至A節點電壓一半的電壓範圍。
圖4B顯示了本發明第三實施例中的靜電保護電路。上述的第二實施例為兩個節點之間的靜電保護電路，當然，亦可以使用多個分流電晶體而提供多個節點(IC接腳或電源總線)與VSS間的靜電保護，如圖4B所示。此靜電保護電路分別使用了電晶體N4及N2提供VDD至VSS及焊墊至VSS間的靜電放電路徑，其中電晶體N4利用柵極偏壓直接導通，而電晶體N2則利用柵極偏壓提早進入跳通狀態的方式提供放電路徑。
當正電壓靜電放電發生於VDD電源總線時，在靜電放電瞬時過程中與上述第一實施例相同，亦經過由電晶體P1、電阻R2、R3所組成的分壓器(其分壓比為VG/VA＝[R2+R3]/[RON(P1)+R2+R3])，而使電晶體N4直接導通；當靜電放電發生於焊墊41上時，此靜電電壓會經過電晶體P2耦合至VDD總線上，不但使電晶體N4直接導通，亦使電晶體N2的柵極上產生偏壓(其分壓比為VG』/VA＝[R3]/[RON(P1)+R2+R3])，而使電晶體N2的觸發電壓下降，使電晶體N2能更快在焊墊41與VSS間提供靜電保護的功能。電阻R3與R2之比可較佳地為1∶12至2.5∶5或1.5∶7至2.5∶5之間，以使當靜電放電發生時，N2及N4的柵極電位在較佳的範圍內。
此外，在第三實施例中，電阻R2的值可降至極低，如僅含導線的電阻(即節點G與電阻R3之間短路)，此時電晶體N4及N2的柵極將具有相同的電位，而均利用柵極偏壓提早進入跳通狀態的方式提供放電路徑。
圖5顯示了本發明第四實施例中的靜電保護電路。第四實施例為第一實施例的變型，其中在圖3中的反向器31直接以一反向器符號取代。比較圖5與圖3可以發現，電阻R1與電容C1的位置互換，P型電晶體P2被置換為N型電晶體N3，且其柵極耦接至節點G，且在反向器31與節點G之間增加一反向器51。
第四實施例的操作亦類似於第一實施例的操作。分壓器由二個相互串連的反向器31、51及N型電晶體N3組成，且反向器31的輸入端接收延遲電路53在E點輸出的電位，N型電晶體N3的源極耦接至節點B，柵極、漏極及反向器51的輸出端共同耦接至分流電晶體N2的柵極而輸出靜電電壓的分壓。首先，在正電壓靜電放電發生之初，節點A的電位上升，由於電容C1的關係，節點E的電位亦跟隨節點A上升。經過兩個串連的反向器31與51後，節點G的電位被反向器51拉升而跟隨節點E上升。然而，節點G的電位由於在其上升至超過電晶體N3的臨限電壓時會使電晶體N3導通，而無法拉升至接近節點A的電位。於是，適當地調整電晶體N3及反向器51的W/L值，當節點A的電位向上升時，可以在節點G上得到如1至2V或0.5至2.5V的電位，降低了電晶體N2的觸發電壓。
電晶體N2的P井區節點K可以耦接至節點B(通常是P型基底)。另外，節點K亦可以耦接至節點G或是處於浮接狀態。
圖6顯示了本發明第五實施例的靜電保護電路。第五實施例為第四實施例的變型，其中電阻R1與電容C1的位置回復至與第一實施例相同，僅使用一個反向器31且將電晶體N3以一二極體D1取代。
二極體D1與第四實施例中的電晶體N3有相同的功能。分壓器是由反向器31及二極體D1所組成。反向器31的輸入端接收延遲電路63在E點輸出的電位，二極體D1的負端耦接至節點B，正端與反向器31的輸出端共同耦接至分流電晶體N2的柵極而輸出靜電電壓的分壓。在正電壓靜電放電發生之初，節點A的電位上升，由於電容C1的關係，節點E的電位保持在接近VSS的低電位。經過反向器31後，節點G的電位被反向器31中的拉升電晶體向上拉升。然而，節點G的電位由於在其上升至超過電晶體二極體D1的導通電壓時會使二極體D1導通，而無法拉升至接近節點A的電位。於是，適當地調整二極體D1及反向器31的W/L值，當節點A的電位向上升時，可以在節點G上得到較佳地如1至2V的電位，降低了電晶體N2的觸發電壓。
此外在圖6的第五實施例中，二極體D1亦可以由一阻抗(impedance)，如一電阻取代。
圖7顯示了本發明第六實施例的靜電保護電路。第六實施例亦為第一實施例的變型。此電路可用於在焊墊與VSS之間提供靜電放電保護。
其中，電阻R1、電晶體P1耦接至VDD電源總線，電晶體N2耦接至一焊墊。一P型MOSFET P3則耦接於焊墊與VDD電源總線之間。
在正電壓靜電放電發生於焊墊與VSS之間時，正靜電電壓是經由電晶體P3的p+/nwell接合面所形成的寄生二極體而耦合至VDD電源總線。其餘的操作則同第一實施例。此外，電晶體P3亦可以以一二極體取代，如圖8所示。
綜合上述，本發明具有同時超越電流分流靜電放電鉗制裝置及傳統柵極耦合裝置的優點。在本發明所使用的N型MOSFET可以具有較小的尺寸(例如約500至1200μm)，而電流分流的靜電放電鉗制電路則需要3000至10000μm，且對柵極上的瞬時偏壓較傳統柵極耦合的靜電保護電路有著更佳的控制力。
雖然本發明已以較佳實施例公開，然其並非用以限定本發明，任何本領域的普通技術人員，在不脫離本發明的精神和範圍內，可作些等效更動與修改，因此本發明的保護範圍以權利要求為準。
權利要求
1.一種使用柵極耦合金氧半場效電晶體的靜電保護電路，當一靜電電壓在一第一節點上產生時，用以提供自該第一節點至一第二節點的一放電路徑，其特徵在於，包括一延遲電路，在該靜電電壓產生時輸出一電位；一分壓器，接收該靜電電壓，並經由該延遲電路輸出的電位觸動後輸出該靜電電壓的一分壓；以及一分流電晶體，漏極耦接至該第一節點，源極耦接至該第二節點，在該靜電電壓產生時，漏極自該第一節點接收該靜電電壓，柵極自該分壓器接收該靜電電壓的分壓，使得該分流電晶體進入一跳通狀態而產生該放電路徑。
2.如權利要求1所述的使用柵極耦合金氧半場效電晶體的靜電保護電路，其特徵在於，該分流電晶體自該分壓器接收該靜電電壓的分壓而處於一弱導通狀態，使得該分流電晶體進入該跳通狀態的一觸發電壓降低。
3.如權利要求1所述的使用柵極耦合金氧半場效電晶體的靜電保護電路，其特徵在於，在該分流電晶體進入跳通狀態之前，該分壓器輸出的該靜電電壓的分壓為1至2V之間。
4.如權利要求1所述的使用柵極耦合金氧半場效電晶體的靜電保護電路，其特徵在於，在該分流電晶體進入跳通狀態之前，該分壓器輸出的該靜電電壓的分壓為0.5至2.5V之間。
5.如權利要求1所述的使用柵極耦合金氧半場效電晶體的靜電保護電路，其特徵在於，在該分流電晶體進入跳通狀態之前，該分壓器輸出的該靜電電壓的分壓為0.5V至一正操作電壓值的一半。
6.如權利要求1所述的使用柵極耦合金氧半場效電晶體的靜電保護電路，其特徵在於，該分壓器包括一第一P型電晶體，柵極接收該延遲電路輸出的電位，源極耦接至該第一節點，漏極耦接至該分流電晶體的柵極；以及一第二P型電晶體，柵極與漏極共同耦接至該第二節點，源極與該第一P型電晶體的漏極共同耦接至該分流電晶體的柵極而輸出該靜電電壓的分壓。
7.如權利要求6所述的使用柵極耦合金氧半場效電晶體的靜電保護電路，其特徵在於，該第二P型電晶體具有一N井區，該N井區與源極耦接。
8.如權利要求6所述的使用柵極耦合金氧半場效電晶體的靜電保護電路，其特徵在於，該第二P型電晶體具有一N井區，該N井區與該第一節點耦接。
9.如權利要求1所述的使用柵極耦合金氧半場效電晶體的靜電保護電路，其特徵在於，該分壓器包括一第一及第二反向器，相互串連且該第一反向器的輸入端接收該延遲電路輸出的電位；以及一N型電晶體，源極耦接至該第二節點，柵極、漏極及該第二反向器的輸出端共同耦接至該分流電晶體的柵極而輸出該靜電電壓的分壓。
10.如權利要求1所述的使用柵極耦合金氧半場效電晶體的靜電保護電路，其特徵在於，該分壓器包括一反向器，輸入端接收該延遲電路輸出的電位；以及一二極體，負端耦接至該第二節點，正端與該反向器的輸出端共同耦接至該分流電晶體的柵極而輸出該靜電電壓的分壓。
11.如權利要求1所述的使用柵極耦合金氧半場效電晶體的靜電保護電路，其特徵在於，該分壓器包括一反向器，輸入端接收該延遲電路輸出的電位；以及一電阻，一端耦接至該第二節點，另一端與該反向器的輸出端共同耦接至該分流電晶體的柵極而輸出該靜電電壓的分壓。
12.一種使用柵極耦合金氧半場效電晶體的靜電保護電路，當一靜電電壓在一第一電源總線上產生時，用以提供自該第一電源總線至一第二電源總線的一放電路徑，其特徵在於，包括一延遲電路，在該靜電電壓產生時輸出一電位；一分壓器，接收該靜電電壓，並經由該延遲電路輸出的電位觸動後輸出該靜電電壓的一分壓；以及一分流電晶體，漏極耦接至該第一電源總線，源極耦接至該第二電源總線，在該靜電電壓產生時，漏極自該第一電源總線接收該靜電電壓，柵極自該分壓器接收該靜電電壓的分壓，使得該分流電晶體進入一跳通狀態而產生該放電路徑。
13.一種使用柵極耦合金氧半場效電晶體的靜電保護電路，當一靜電電壓在一焊墊上產生時，用以提供自該焊墊至一第二電源總線的一放電路徑，其中該靜電電壓經由一PN接合面耦合至一第一電源總線，其特徵在於，該電路包括一延遲電路，在該靜電電壓產生時輸出一電位；一分壓器，接收該靜電電壓，並經由該延遲電路輸出的電位觸動後輸出該靜電電壓的一分壓；以及一分流電晶體，漏極耦接至該焊墊，源極耦接至該第二電源總線，在該靜電電壓產生時，漏極自該焊墊接收該靜電電壓，柵極自該分壓器接收該靜電電壓的分壓，使得該分流電晶體進入一跳通狀態而產生該放電路徑。
14.一種使用柵極耦合金氧半場效電晶體的靜電保護電路，當一靜電電壓在數個第一節點的一上產生時，用以提供至一第二節點的一放電路徑，其特徵在於，包括一延遲電路，在該靜電電壓產生時輸出一電位；一分壓器，接收該靜電電壓，並經由該延遲電路輸出的電位觸動後輸出該靜電電壓的一分壓；以及數個分流電晶體，漏極耦接至該些第一節點，源極耦接至該第二節點，在該靜電電壓產生時，漏極自該些第一節點的一接收該靜電電壓，柵極自該分壓器接收該靜電電壓的分壓，使得該些分流電晶體的一進入一跳通狀態而產生該放電路徑。
全文摘要
本發明涉及一種使用柵極耦合金氧半場效電晶體(Gate－Coupled MOSFET)的電源總線靜電保護電路，其所使用的金氧半場效電晶體柵極電位包括由一反向器及一延遲時序控制電路所控制。本發明與現有的電流分流(currentshunting)靜電保護裝置不同，其電流分流靜電保護裝置在靜電發生時將金氧半場效電晶體完全導通，但本發明使用一拉降(pull－down)組件所形成的一類似分壓器的電路，在靜電發生時，將金氧半場效電晶體的柵極電位限制於1至2V。此外，本發明亦較現有技術中使用柵極耦合N型金氧半(BCNMOS)電晶體的靜電保護裝置對柵極電位具有更好的控制力，因而可以在靜電發生時更有效率地觸動N型金氧半電晶體進入跳通狀態(snapback)。
文檔編號H01L23/58GK1501757SQ0215134
公開日2004年6月2日 申請日期2002年11月15日 優先權日2002年11月15日
發明者林錫聰, 陳偉梵 申請人:華邦電子股份有限公司