半導體裝置及計算機系統的製作方法
2023-05-18 08:11:56
專利名稱：半導體裝置及計算機系統的製作方法
技術領域：
本發明涉及半導體裝置及計算機系統，特別是涉及在同一晶片內包括CPU(中央處理器)及存儲器的存儲器內裝半導體裝置及使用了存儲器內裝半導體裝置的計算機系統。
個人計算機和工作站等系統具有包括用於進行數據運算處理的CPU(中央處理器)的微處理器及用於存儲數據的存儲器。把微處理器及存儲器作為互相分開的晶片安裝到板上，二者通過在板上印刷的外部數據總線進行數據交換。
存在著在系統中具有多個微處理器的多處理器系統。在這種多處理器系統中，存儲器由多個微處理器所共有 在多處理器系統中，由各微處理器並行進行的處理順序，有可能成為問題。即，存在著多個微處理器同時訪問多個微處理器共有的存儲器等共有資源那樣的訪問競爭問題。
在以往的多處理器系統中。通過利用信號量來解決訪問競爭問題。該信號量的值表示已達到可以利用共有資源的狀態了。要訪問共有資源的微處理器首先讀信號量的值、當判斷為可以訪問共有資源時，就把信號量的值改寫成新值，獲得該共有資源的訪問權。對信號量的這一系列「讀和改寫」的訪問必須不可分地進行。因為如果把「讀」和「寫」斷開，則在讀與寫之間，其它微處理器讀了尚未改寫完的信號量的值以後，已判斷為可以訪問共有資源了、結果是在兩個微處理器之間，對共有資源的訪問發生了衝突。
經過上面說明的順序獲得了對共有資源訪問權的微處理器，對共有資源開始訪問。另一方面，由讀取信號量之值的結果，來得到對共有資源訪問權的微處理器進入待機狀態。在過去的多處理器系統中，該信號量之值存儲在與微處理器不在同一晶片的存儲器中。過去的微處理器備有用於執行禁止依據其它微處理器對信號量的訪問而自己對信號量進行訪問的互鎖存儲器訪問的專用指令和外部端子，在執行該專用指令時(例如，在進行對信號量的「讀和改寫」的訪問間)，請求外部總線控制器，以便維護外部端子，使一系列的存儲器訪問不可分地進行。總線控制器接受這一請求，禁止其它微處理器對信號量的訪問。
本發明的目的在於，得到改善了從晶片外部在同一晶片內備有CPU及存儲器的存儲器內裝半導體裝置中所包括的存儲器的訪問與從存儲器內裝半導體裝置中所包括的CPU對其訪問的競爭問題的存儲器內裝半導體裝置。
本發明的目的還在於，得到存儲器內裝半導體裝置，對在同一晶片內備有CPU及存儲器的存儲器內裝半導體裝置中CPU的內裝存儲器的一系列存儲器訪問，不受來自外部的訪問影響地、不可分地進行。
與本發明有關的半導體存儲裝置在一個晶片內包括存儲數據的存儲器、對存儲器進行互鎖訪問的CPU以及控制電路；控制電路接受用於從外部訪問存儲器的請求信號，輸出響應於請求信號的應答信號，在CPU進行互鎖訪問期間，使應答信號成為表示排除從外部訪問存儲器的狀態。
還有，CPU在接受互鎖訪問指令後，就開始互鎖訪問；在接受互鎖訪問結束指令後，就結束互鎖訪問。
還有，CPU對存儲器進行非互鎖訪問；請求信號包括用於請求總線權的保持請求的信號；應答信號包括用於通知已釋放總線權的保持確認信號；在CPU的非互鎖訪問時，控制電路響應於保持請求信號變成表示請求總線權的電平，使保持確認信號成為表示已釋放總線權的應答電平，在CPU的互鎖訪問期間內，通過使保持確認信號成為與應答電平不同的電平，使應答信號成為表示排除從外部訪問存儲器的狀態。
還有，CPU對存儲器進行非互鎖訪問；請求信號包括用於請求從外部訪問存儲器的晶片選擇信號應答信號包括用於通知從外部訪問存儲器已結束的數據結束信號；當CPU非互鎖訪問時，控制電路響應於晶片選擇信號變成表示請求從外部訪問存儲器的電平，使數據結束信號成為表示從外部訪問存儲器已結束的應答電平，在CPU的互鎖訪問期間內，通過使數據結束信號成為與應答電平不同的電平，使應答信號成為表示排除從外部訪問存儲器的狀態。
還有，CPU對存儲器進行非互鎖訪問；請求信號包括用於請求總線權的保持請求信號及從外部訪問存儲器的晶片選擇信號；應答信號包括用於通知已釋放總線權的保持確認信號及用於通知從外部訪問存儲器已結束了的數據結束信號；控制電路具有可以切換的第一鎖定方式及第二鎖定方式，在第一鎖定方式下，當CPU非互鎖訪問時，響應於保持請求信號變成表示請求總線權的電平，使保持確認信號成為表示已釋放總線權的第一應答電平，在CPU的互鎖訪問期間內，通過使保持確認信號成為與第一應答電平不同的電平，使應答信號成為表示排除從外部訪問存儲器的狀態，在第二鎖定方式下，當CPU非互鎖訪問時，響應於晶片選擇信號變成表示請求從外部訪問存儲器的電平，使數據結束信號成為表示從外部訪問存儲器已結束的第二應答電平，在CPU的互鎖訪問期間內，通過使數據結束信號成為與第二應答電平不同的電平，使應答信號成為表示排除從外部訪問存儲器的狀態。
還有，與本發明有關的計算機系統包括在一個晶片內包括CPU及存儲器CPU對存儲器進行互鎖訪問的半導體裝置；對存儲器進行訪問的外部總線主控器；以及在CPU互鎖訪問期間內禁止依據外部總線主控器對存儲器進行訪問的外部總線控制器。
圖1為示出本發明實施形態的計算機系統的方框圖；圖2為示出本發明實施形態的CPU的方框圖；圖3為示出本發明實施形態的外部總線接口單元的方框圖；圖4為示出本發明實施形態的存儲器控制器的方框圖；圖5為示出本發明實施形態的微處理器地址空間的圖；圖6為示出本發明實施形態的微處理器指令取出訪問操作的時間圖；圖7為示出本發明實施形態的微處理器操作讀訪問操作的定時圖；圖8為示出本發明實施形態的微處理器操作寫訪問操作的定時圖；圖9為示出本發明實施形態的微處理器的外部總線主控器讀訪問操作的時序圖；圖10為示出本發明實施形態的微處理器的外部總線主控器寫周期操作的時序圖；圖11為示出本發明實施形態的微處理器的訪問競爭時操作的時序圖；圖12為示出本發明實施形態的微處理器的訪問競爭時操作的時序圖；圖13為示出本發明實施形態的微處理器的保持排他鎖定方式時的互鎖訪問時序圖14為示出本發明實施形態的微處理器的晶片選擇排他鎖定方式時的互鎖訪問的時序圖。
實施形態1下面，根據圖1～圖14說明有關本發明實施形態、即動態隨機存取存儲器(DRAM)內裝的簡化指令系統計算機(RISC)型微處理器。首先，參照圖1，計算機系統STM備有配置在單板上的單片微處理器100、外部總線控制器200、外部總線主控器300以及外部存儲器400。微處理器100、外部總線主控器300及外部存儲器400連接到在板上形成的16位寬的外部數據總線500上，通過該外部數據總線500交接數據。
微處理器100內裝DRAM，接受從外部輸入的時鐘信號CLKIN，與該時鐘信號CLKIN同步而操作。還有，微處理器100接受來自外部總線控制器200的保持請求信號/HREQ，當該保持請求信號1 HREQ變成表示請求向微處理器100的保持狀態轉變的L電平時，就輸出變成為表示已轉變成保持狀態的L電平的保持確認信號/HACK。
即，當保持確認信號/HACK為表示微處理器100不處於保持狀態的H電平時，能夠使用外部數據總線500的總線權在微處理器100手中。例如，在外部總線主控器200需要外部總線500的總線權以便通過外部數據總線500從外部存儲器400讀出數據的情況下，外部總線控制器200就使用於請求外部數據總線500的總線權的保持請求信號/HREQ成為L電平，向微處理器100請求總線權。當微處理器100判斷為可以提供外部數據總線500的總線權時，自己就向保持狀態轉變，使表示用於通知已釋放了外部數據總線500的總線權的保持確認信號/HACK成為L電平，之後釋放總線權。這樣，外部總線控制器200控制外部總線，以免在外部數據總線500上產生來自微處理器100、外部總線主控器300及外部存儲器400的數據衝突。
進而，微處理器100接受用於請求從外部總線控制器200訪問微處理器100中內裝DRAM的晶片選擇信號/CS、用於表示該訪問是讀還是寫的讀/寫信號R/W及用於指定在所訪問內裝DRAM區域內的地址的23位地址信號A[830]。微處理器100響應於晶片選擇信號/CS，已經變成表示請求訪問的L電平，當讀/寫信號R/W為指示「讀」的H電平時，把內裝DRAM區域內的地址信號A[830]指定的地址內存儲著的數據作為外部數據ext D
，輸出到外部數據總線500上；當讀/寫信號R/W為指示「寫」的L電平時，把相應於外部數據ext D
的數據寫到以內裝DRAM區域內的地址信號A[830]指定的地址內。
進而還有，當存儲著從外部總線主控器300對內裝DRAM區域的訪問時，微處理器100輸出用於通知對內裝DRAM區域的訪問(內部總線周期)已結束的數據結束信號/DC。當晶片選擇信號/CS成為L電平時，微處理器100就輸出數據結束信號/DC，使之成為表示對內裝DRAM區域的訪問來結束的H電平。此後，當對內裝DRAM區域的訪問結束時，微處理器100就把數據結束信號/DC改變成為表示訪問已結束的L電平。而且，當晶片選擇信號/CS返回到原來的H電平時，微處理器100就結束數據結束信號/DC的輸出 還有，當保持請求信號/HREQ返回到原來的H電平時，微處理器100就使保持確認信號/HACK成為H電平。
還有，微處理器100把用於對外部數據總線500起動總線周期的總線起動信號/BS輸出到外部總線控制器200上。當訪問外部存儲器400時，微處理器100使總線起動信號/BS成為表示對外部數據總線500起動總線周期的L電平。與此同時，微處理器100把讀/寫信號R/W及地址信號A[830]提供到外部總線控制器200上，當讀/寫信號R/W為H電平時，通過外部數據總線500從外部存儲器400作為外部數據ext D
讀出數據；當讀/寫信號R/W為L電平時，把數據作為外部數據ext D
輸出到外部數據總線500上，將此數據寫入外部存儲器400中。此後，當外部總線控制器200使數據結束信號/DC改變成為表示對外部存儲器400的訪問(外部總線周期)已結束的L電平時，微處理器100就使總線起動信號/BS成為H電平。還有，微處理器100根據數據結束信號/DC已變成L電平將讀出數據鎖存起來，或者結束寫入數據的保持。
外部總線控制器200接受用於通知從外部總線主控器300請求外部數據總線500的總線權的總線權請求信號/REQB。當該總線權請求信號/REQB變成為表示總線權已被請求的L電平時，外部總線控制器200就使保持請求信號/HREQ成為L電平，與此同時，中斷輸出已成為H電平的數據結束信號/DC。在此瞬間，因為微處理器100也不輸出數據結束信號/DC了，所以，該數據結束信號/DC變成為高阻狀態。當總線權請求信號/REQB變成H電平時，外部總線控制器200使保持請求信號/HREQ成為H電平。
還有，外部總線控制器200接受用於表示從外部總線主控器300讀出或寫入的總線主控器用讀/寫信號R/WBM及24位地址信號A[831]，輸出用於訪問微處理器100內DRAM區域的控制信號/CS、R/W、A[830]及用於訪問外部存儲器400的控制信號CTRL。當保持確認信號/HACK響應於保持請求信號/HREQ而變成L電平時，外部總線控制器200響應於總線主控器用讀/寫信號R/WBM及地址信號A[831]，改變控制信號/CS、R/W、A[830]或控制信號CTRL 。
更詳細地說，如果來自外部總線主控器300的24位地址信號A[831]中的4位A[811]為0000，外部總線控制器200就判斷為是訪問微處理器100中的內裝DRAM區域。而且，外部總線控制器200使晶片選擇信號/CS成為L電平，與此同時，把地址信號A[831]中的23位A[830]提供給微處理器100上，如果總線主控器用讀/寫信號R/WBM為H電平，就判斷為「讀」，使讀/寫信號R/W成為H電平；如果總線主控器用讀/寫信號R/WBM為L電平，就判斷為「寫」，使讀/寫信號R/W成為L電平。還有，如果24位地址信號A[831]中的4位A[811]內至少一位為1，就判斷為是訪問外部存儲器400。而且，外部總線控制器200使控制信號CTRL根據地址信號A[831]及總線主控器用讀/寫信號R/WBM而改變。在這裡，控制信號CTRL表示用於控制外部存儲器400的多個信號的總稱。
進而還有，外部總線控制器200把用於通知對微處理器100的內裝DRAM區域或對外部存儲器400的訪問已結束的總線主控器用數據結束信號/DCBM輸出給外部總線主控器300。當外部總線主控器300訪問了微處理器100的內裝DRAM區域時，當藉助於微處理器100使數據結束信號/DC成為L電平時，外部總線控制器200使總線主控器用數據結束信號/DCBM成為表示訪問已結束的L電平。還有，當外部總線主控器300訪問了外部存儲器400時，當估計經過了預先確定的外部存儲器400的「讀」或「寫」周期時間以後，外部總線控制器200就使總線主控器用數據結束信號/DCBM成為L電平。
還有，當使晶片選擇信號/CS成為L電平時，當使來自外部總線主控器300的總線權請求信號/REQB成為H電平時，在使保持請求信號/HREQ改變成為H電平之前或與此同時，外部總線控制器200使晶片選擇信號/CS成為H電平，同時結束讀/寫信號R/W及地址信號A[830]的輸出。
進而，當總線起動信號/BS變成L電平時，外部總線控制器200就判斷為是從微處理器100訪問外部存儲器400。而且，外部總線控制器200根據來自微處理器100的讀/寫信號R/W及地址信號A[830]改變控制信號CTRL。此後，當估計經過了預先確定的外部存儲器400的「讀」或「寫」周期時間以後，外部總線控制器200就使數據結束信號/DC成為L電平，與此同時，結束控制信號CTRL的保持。
外部總線主控器300請求對數據總線500的總線權。在該外部總線主控器300中，例如包括與微處理器100的結果相同的微處理器或結構不同的其它種類的微處理器等。當訪問微處理器100的內裝DRAM區域或外部存儲器400時，外部總線主控器300就使總線權請求信號/REQB成為L電平，與此同時，把總線主控器用讀/寫信號R/WBM及地址信號A[831]改變成相應於訪問的電平。還有，當總線主控器用數據結束信號/DCBM變成L電平時，在讀周期時，外部總線主控器300就把外部數據ext D
饋存起來；在寫周期時，結束外部數據ext D
的保持。
外部存儲器400具有16M字節(128M位)的容量，例如包括兩個(每一個包括8部分)64M位的DRAM。外部存儲器400從外部總線控制器200接受控制信號，相應於該控制信號CTRL存儲通過外部數據總線500提供的外部數據ext D
；把存儲著的數據作為外部數據extD
輸出到外部數據總線500上。
其次，說明有關微處理器100的結構。參照圖1，微處理器100在1個晶片內備有進行數據運算的CPU 110、存儲數據的1M字節(8M位)的內裝DRAM 120及存儲著在內裝DRAM 120中所存儲的數據的一部分的4K字節(32K位)的超高速緩衝存儲器130。還有，微處理器100備有接受從外部輸入的時鐘信號CLKIN、產生頻率為時鐘信號CLKIN的4倍的時鐘信號CLOCK及與時鐘信號CLKIN同步的內部時鐘信號int CLK的鎖相環(PLL)時鐘產生電路140。進而，微處理器100備有用於在晶片外部與內部電路之間交換信號的外部總線接口單元150。進而還有，微處理器100備有存儲器控制器160，與時鐘信號CLOCK同步而操作，從CPU110及外部總線接口單元150接受各種信號，響應於這些信號，控制DRAM 120及超高速緩衝存儲器130。還有，微處理器100備有128位寬的內部數據總線170、CPU 110、DRAM 120、超高速緩衝存儲器130及外部總線接口單元150，通過該內部數據總線170進行數據的交換。
CPU 110輸出用於對存儲器160通知請求在CPU 110中取出指令碼的指令取出訪問請求信號/REQF、用於通知請求把指令的執行目標數據即操作數讀出或寫入的操作數訪問請求信號/REQO、用於指定進行指令取出訪問的存儲器地址的指令取出訪問地址信號AF、用於指定進行操作訪問的存儲器地址的操作數訪問地址信號AO及用於通知CPU 110請求的對內裝DRAM區域的訪問是否為互鎖訪問的鎖定信號/LOCK。因為在超高速緩衝存儲器130中複製並存儲著DRAM 120的一部分數據，所以，所謂對內裝DRAM區域的訪問意味著對DRAM 120或超高速緩衝存儲器130的訪問。還有，CPU 110輸出用於表示操作數訪問是「讀」還是「寫」的操作數讀/寫信號OPR/W。
還有，CPU 110從存儲器控制器160接受用於表示指令取出訪問已響應的指令取出訪問確認信號/ACKF、用於表示操作數訪問已響應的操作數訪問確認信號/ACKO、用於通知指令取出訪問已結束的指令取出訪問結束信號/ENDF及用於通知操作數訪問已結束的操作數訪問結束信號/ENDO。
而且，在指令取出訪問時，CPU 110使指令取出訪問請求信號/REQF成為表示指令取出訪問C請求的L電平，與此同時，根據要訪問的地址來改變指令取出訪問的地址信號AF。在響應該指令取出訪問請求信號/REQF、指令取出訪問確認信號/ACKF改變成L電平以後，當指令取出訪問結束信號/ENDF改變成表示指令取出訪問結束的L電平時，CPU110就把內部數據總線170上的128位的內部數據int D
鎖存起來。
還有，當操作數訪問時，CPU 110使操作數訪問請求信號/REQO成為表示操作數訪問已請求的L電平。與此同時，CPU 110在操作數讀出的情況下，使操作數讀/寫信號OPR/W成為H電平；在操作數寫入的情況下，使操作數讀/寫信號OPR/W成為L電平，根據要訪問的地址來改變內部地址信號int A。還有，在操作數「讀」為按照互鎖訪問的情況下，使鎖定信號/LOCK成為表示互鎖訪問的L電平。此後，當操作數訪問確認信號/ACKO改變成L電平時，在操作數寫的情況下，把操作數作為內部數據int D
中的32位數據輸出到內部數據總線170上。還有，在操作數「寫」為按照互鎖訪問的情況下，為了結束互鎖訪問期間，使鎖定信號/LOCK成為H電平。此後，當操作數訪問結束信號/ENDO改變成表示操作數訪問結束的L電平時，在操作數「讀」的情況下，CPU 110把內部數據總線170上的128位內部數據int D
鎖存起來；在操作數「寫」的情況下， CPU 110結束向內部數據總線170輸出的操作數的保持。
DRAM 120從存儲器控制器160接受控制信號CTRLD，響應於該控制信號CTRLD，把通過內部數據總線170接受的內部數據int D
存儲起來；把存儲著的數據作為內部數據int D
輸出到內部數據總線170上。在這裡，控制信號CTRLD是用於對DRAM 120進行「讀」及「寫」操作的各種信號的總稱。
超高速緩衝存儲器130由靜態隨機存取存儲器(SRAM)構成。超高速緩衝存儲器130從存儲器控制器160接受控制信號CTRLC，響應於該控制信號CTRLC，把通過內部數據總線170接受的內部數據intD
存儲起來；把存儲著的數據作為內部數據int D
輸出到內部數據總線170上。在這裡，控制信號CTRLC是用於對超高速緩衝存儲器130進行「讀」及「寫」操作的各種信號的總稱。還有，超高速緩衝存儲器130能夠把內裝DRAM 120中所存儲數據的一部分及外部存儲器400中所存儲數據的一部分複製並存儲起來。即，內裝DRAM 120的超高速緩衝存儲器或外部存儲器400的超高速緩衝存儲器可以切換；但是，在這裡，作為內裝DRAM 120的超高速緩衝存儲器加以說明。
PLL時鐘產生電路140包括倍頻電路，例如，當從外部輸入的時鐘信號CLKIN的頻率為16.65MHz時，輸出66.6MHz的時鐘信號CLOCK。內部時鐘信號int CLK是與輸入時鐘信號CLKIN相位相同的信號，頻率與時鐘信號CLKIN相同。
外部總線接口單元150從外部接受保持請求信號/HREQ、晶片選擇信號/CS、數據結束信號/DC、讀/寫信號R/W及地址信號A[830]，輸出分別相應於這些信號的內部保持請求信號int/HREQ、內部晶片選擇信號int/CS、內部數據結束信號int/DC、內部讀/寫信號int R/W及內部地址信號int A[830]。還有，外部總線接口單元150接受內部保持確認信號int/HACK、內部數據結束信號int/DC、內部讀/寫信號int R/W及內部總線起動信號int/BS，把分別相應於這些信號的保持確認信號/HACK、數據結束信號/DC、讀/寫信號R/W及總線起動信號/BS輸出到外部。
還有，外部總線接口單元150進行在外部數據總線500與內部數據總線170之間的數據傳送。當從內部數據總線170把數據傳送到外部數據總線500上時，外部總線接口單元150首先把內部數據總線170上的128位並行的內部數據int D
暫時保持，然後，將其作為外部數據ext D
、以16位為單位依次輸出到外部數據總線500上。相反，當把數據從外部數據總線500傳送到內部數據總線170上時，外部總線接口單元150首先把外部數據總線500上的外部數據ext D
以16位為單位依次串行地取出並保持，然後，將其並行地輸出到內部數據總線170上。並行輸出的方法有一直到取出128位以後並行地輸出128位的情況，有取出32位就停住、並行輸出32位的情況；同樣地，還有輸出64位、輸出96位的情況。
存儲器控制器160從CPU 110接受指令取出訪問地址信號AF、操作數訪問地址信號AD、指令取出訪問請求信號/REQF、操作數訪問請求信號/REQO、鎖定信號/LOCK及操作數讀/寫信號OPR/W，從外部總線接口單元150接受內部保持請求信號int/HREQ及內部數據結束信號int/DC。內部保持請求信號int/HREQ及內部晶片選擇信號int/CS是為了從外部訪問內裝DRAM區域所必需的信號。存儲器控制器160對指令取出訪問請求、操作數訪問請求、保持請求及晶片選擇(對內裝DRAM區域的訪問請求)等4種請求進行判斷。
在互鎖訪問期間內及在非互鎖訪問期間內，存儲器控制器160改變該判斷方法。還有，在互鎖訪問中，有兩種可以用軟體切換的方式，即排他地進行內部保持請求信號int/HREQ的保持排他鎖定方式及排他地進行內部晶片選擇信號/CS的晶片選擇排他鎖定方式，變成為通過各種方式都切換判斷方法 還有，存儲器控制器160輸出反映對4種請求的判斷結果的指令取出信號確認信號/ACKF、操作數訪問確認信號/ACKO、內部保持確認信號int/HACK及內部數據結束信號int/DC。
而且，在非互鎖訪問時，當內部保持請求信號int/HREQ變成L電平時，存儲器控制器160就判定微處理器100是否要起動對外部數據總線的總線周期，如果不想起動，就使內部保持確認信號int/HACK成為L電平。即，通過表示請求指令取出訪問或操作數訪問的指令取出訪問請求信號/REQF或操作數訪問請求信號/REQO是否變成L電平或通過指令取出訪問地址信號AF或操作數訪問地址信號AO是否指定了外部存儲器400的地址來判斷是否要對外部存儲器400進行指令取出訪問及操作數訪問。
而且，如果指令取出訪問請求信號/REQF為L電平且指令取出訪問地址信號AF指定了外部存儲器400的地址、或者操作數訪問請求信號/REQO為L電平且操作數訪問地址信號AO指定了外部存儲器400的地址，則即使內部保持請求信號int/HREQ變成L電平了，執行中的對外部的指令取出訪問或操作數訪問一直進行到結束時，存儲器控制器160也不使內部保持訪問確認信號int/HACK成為L電平。不然的話，就立刻使內部保持確認信號int/HACK成為L電平還有，在非互鎖訪問時，當內部保持請求信號int/HREQ變成L電平時，存儲器控制器160不響應來自CPU 110的對外部的指令取出訪問或操作數訪問的請求即，當內部保持請求信號int/HREQ為L電平時，即使指令取出訪問信號AF指定了外部存儲器400的地址且指令取出訪問請求信號/REQF變成L電平、或者操作數訪問地址信號AO指定了外部存儲器400的地址且操作數訪問請求信號/REQO變成L電平，直到響應於內部保持請求信號int/HREQ變成H電平為止，內部保持確認信號int/HACK成為H電平，得到了外部數據總線500的總線權，存儲器控制器160也不使對應於請求的各種指令取出訪問確認信號/ACKF或者操作數訪問確認信號/ACKO成為L電平。
即，在非互鎖時，如果指令取出訪問及操作數訪問為對外部存儲器400的訪問，存儲器控制器160則在指令取出訪問請求信號/REQF、操作數訪問請求信號/REQO及內部保持請求信號int/HREQ中，從光變成L電平者開始順序地使應答信號。即指令取出訪問確認信號/ACKF、操作數訪問確認信號/ACKO及內部保持確認信號int/HACK成為L電平。在指令取出訪問請求信號/REQF、操作數訪問請求信號/REQO及內部保持請求信號int/HREQ同時變成L電平的情況下，存儲器控制器160首先根據保持請求，使內部保持確認信號int/HACK成為L電平。此後，根據操作數訪問請求，使操作數訪問確認信號/ACKO成為L電平。而且，當該操作數訪問結束時，根據指令取出訪問請求，使指令取出訪問確認信號/ACKF成為L電平。
但是，在非互鎖時，如果指令取出訪問及操作數訪問為對內裝DRAM區域的訪問，則不管內部保持請求信號int/HREQ如何，都從指令取出訪問請求信號/REQF及操作數訪問請求信號/REQ0中先變成L電平者開始順序地使應答信號，即指令取出訪問確認信號/ACKF及操作數訪問確認信號/ACKO成為L電平。在此情況下，當指令取出訪問請求信號/REQF及操作數訪問請求信號/REQO同時變成L電平時，首先，使操作數訪問確認信號/ACKO成為L電平。當該操作數訪問結束時，根據指令取出訪問請求，使指令取出確認信號/ACKF成為L電平。
還有，在非互鎖訪問時，當內部晶片選擇信號int/CS變成L電平時，在指令取出訪問請求信號/REQF及操作數訪問請求信號/REQO為H電平，或者即使其中任一已為L電平但因該請求為對外部的訪問，所以，對應的指令取出訪問確認信號/ACKF或操作數訪問確認信號/ACKO為維持H電平的情況下，存儲器控制器160就根據晶片選擇進行對內部DRAM的訪問，當該訪問結束時，使應答的內部數據結束信號int/DC成為L電平。
還有，在非互鎖訪問時，在指令取出訪問請求信號/REQF、操作數訪問請求信號/REQO及內部晶片選擇信號int/CS同時變成L電平的情況下，存儲器控制器160首先根據晶片進行對內裝DRAM區域的訪問，當該訪問結束時，使內部數據結束信號int/DC成為L電平。此後，根據操作數訪問請求，使操作數訪問確認信號/ACKO成為L電平。此後，根據操作數訪問請求，使操作數訪問確認信號/ACKO成為L電平。而且，當該操作數訪問結束時，根據指令取出訪問請求，使指令訪問確認信號/ACKF成為L電平。因為晶片選擇信號/CS根據保持請求信號/HREQ及保持確認信號/HACK變成L電平而成為L電平，所以，當內部晶片選擇信號int/CS變成L電平時，內部保持確認信號int/HACK變成L電平。
使鎖定信號/LOCK成為L電平，使操作數讀/寫信號OPR/W成為H電平，響應於操作數訪問請求信號/REQO變成L電平，操作數訪問確認信號/ACKO變成L電平，藉此，即從附屬於互鎖的操作數讀周期開始時起，互鎖訪問期間就開始了 在使鎖定信號/LOCK成為H電平、使操作數讀/寫信號OPR/W成為L電平、操作數訪問請求信號/REQO變成L電平以後，操作數訪問結束信號/ENDO變成L電平，藉此，即在附屬於互鎖的操作數寫周期結束時，該互鎖訪問周期就結束了。
在互鎖期間內設定為保持排他鎖定方式的情況下，即使內部保持請求信號int/HREQ變成了L電平了一直到互鎖訪問期間結束，存儲器控制器160都不理睬，而是使內部保持確認信號int/HACK成為表示排除從外部對內裝DRAM區域的訪問的H電平。還有，在互鎖期間內，存儲器控制器160在指令取出訪問請求信號/REQF及操作數訪問請求信號/REQO中，從先變成L電平者開始順序地使應答的指令取出訪問確認信號/ACKF及操作數訪問確認信號/ACKO成為L電平。進而，當指令取出訪問請求信號/REQF及操作數訪問請求信號/REQO同時變成L電平時，存儲器控制器160首先使操作數訪問確認信號/ACKO成為L電平。而且，當該操作數訪問結束時，就使指令取出訪問確認信號/ACKF成為L電平。
在互鎖訪問期間內，設定為晶片選擇排他鎖定方式的情況下，即使內部晶片選擇信號int/CS變成L電平了，一直到互鎖訪問期間結束，存儲器控制器160都不理睬，而是不進行對內裝DRAM區域的訪問，使數據結束信號int/DC成為維持原來的H電平，通知排除對內裝DRAM區域的訪問。還有，這時，存儲器控制器160也是在指令取出訪問請求信號/REQF及控制數訪問請求信號/REQO中，從先變成L電平者開始順序地使應答的指令取出訪問確認信號/ACKF及操作數訪問確認信號/ACKO成為L電平。進而，當指令取出訪問請求信號/REQF及操作數訪問請求信號/REQO同時變成L電平時、存儲器控制器160首先使操作數訪問確認信號/ACKO成為L電平。而且，當該操作數訪問結束時，就使指令取出訪問確認信號/ACKF成為L電平。
進而，存儲器控制器160從外部總線接口單元150接受內部數據結束信號int/DC、內部讀/寫信號int R/W及內部地址信號intA[830]，輸出指令取出訪問結束信號/ENDF、操作數訪問結束信號/ENDO、內部讀/寫信號int R/W、內部地址信號int A[830]、內部總線起動信號int/BS、控制信號CTRLD及控制信號CTRLC。
在已使指令取出訪問確認信號/ACKF成為L電平時，存儲器控制器160在根據來自CPU 110的指令取出訪問地址信號AF是指定了內裝DRAM區域內的地址還是指定了外部存儲器400的地址的判定結果，判斷為是對外部存儲器的訪問時，就使內部讀/寫信號int R/W成為表示「讀」的H電平，與此同時，把內部地址信號改變成對外部存儲器400進行訪問的地址，使內部總線起動信號int/BS成為表示對外部數據總線500起動總線周期的L電平。此後，當內部數據結束信號int/DC變成表示總線周期結束的L電平時，存儲器控制器160使內部總線起動信號int/BS返回到H電平，再使之成為L電平，與此同時，改變內部地址信號int A[830]，起動總線周期。這樣，取出32位的數據時，起動總線周期2次；如果取出64位，則起動4次；如果取出96位，則起動6次；如果取出128位，則起動8次 而且，存儲器控制器160根據內部數據結束信號int DC2、4、6或8次變成了L電平，使指令取出訪問結束信號/ENDF成為L電平。
還有，當根據判定結果判斷為是對內裝DRAM區域的訪問時，存儲器控制器160就判定來自CPU 110的指令取出訪問地址信號AF是否對應於超高速緩衝存儲器130中存儲著的數據的地址，如果是對應的地址，就作為選中超高速緩衝存儲器，判斷為對超高速緩衝存儲器130的訪問，改變用於控制超高速緩衝存儲器130的控制信號CTRLC。還有，如果不是對應的地址，則作為未選中超高速緩衝存儲器，判斷為對內裝DRAM120的訪問，改變用於控制內裝DRAM 120的控制信號CTRLD。此後，當估計經過了內裝DRAM 120或超高速緩衝存儲器130的周期時間以後，存儲器控制器160使指令取出訪問結束信號/ENDF成為L電平，與此同時，結束控制信號CTRLC或CTRLD的保持。
還有，與使操作數訪問確認信號/ACKO成為L電平時也已使指令取出訪問確認信號/ACKF成為L電平時相同。當存儲器控制器160判斷為操作數訪問是對外部存儲器400的訪問時，就使內部讀/寫信號int R/W響應於操作數讀/寫信號OPR/W，如果操作數讀/寫信號OPR/W變成H電平了，就使內部讀/寫信號int R/W改變成H電平，如果操作數讀/寫信號變成L電平了，就使內部讀/寫信號int R/W改變成L電平。與此同時，把內部地址信號int A[830]改變成對外部存儲器400進行訪問的地址，使內部總線起動信號int/BS成為表示對外部數據總線500起動了總線周期的L電平。
此後，當內部數據結束信號int/DC變成表示總線周期結束的L電平時，存儲器控制器160使內部總線起動信號int/BS返回到H電平，再使之成為L電平，與此同時，改變內部地址信號int A[830]，起動總線周期。這樣，取出或輸出32位的數據時，起動總線周期2次；如果取出64位，則起動4次；如果取出96位，則起動6次；如果取出128位，則起動8次。而且，存儲器控制器160根據內部數據結束信號int/DC 2、4、6或8次變成了L電平，使操作數訪問結束信號/ENDO成為L電平。
還有，當判斷為操作數訪問是對內裝DRAM區域的訪問時，如果選中超高速緩衝存儲器，就響應於來自CPU 110的操作數訪問地址信號AO及操作數讀/寫信號OPR/W，改變用於控制超高速緩衝存儲器130的控制信號CTRLC。如果未選中超高速緩衝存儲器，就響應於來自CPU 110的操作數訪問地址信號AO及操作數讀/寫信號OPR/W，改變用於控制內裝DRAM 120的控制信號CTRLD。此後，當估計經過了內裝DRAM 120或超高速緩衝存儲器130的周期時間以後，存儲器控制器160就使操作數訪問結束信號/ENDO成為L電平，結束控制信號CTRLC或CTRLD的保持。
進而，在響應於內部晶片選擇信號int/CS變成L電平了的情況下，與依據CPU 110對內裝DRAM區域的訪問時相同，CPU 110基於來自外部總線接口單元150的內部地址int A[830]進行選中或未選中超高速緩衝存儲器的判定。而且，如果選中超高速緩衝存儲器，就響應於內部讀/寫信號int R/W及來自外部總線接口單元150的內部地址int A[830]，改變用於控制超高速緩衝存儲器130的控制信號CTRLC。還有，如果未選中超高速緩衝存儲器，就響應於內部讀/寫信號int R/W及來自外部總線接口單元150的內部地址int A[830]，改變用於控制內裝DRAM 120的控制信號CTRLD。此後，當估計經過了內裝DRAM 120或超高速緩衝存儲器130的周期時間以後，存儲器控制器160就使內部數據結束信號int/DC成為L電平，與此同時，結束控制信號CTRLC或CTRLD的保持其次，參照圖2，更詳細地說明CPU 110。CPU 110以32位RISC型CPU為核心構成。指令長度為16位或32位。還有，從CPU 110對內裝DRAM區域或外部存儲器400的操作數訪問只利用load(取數)指令及store(存入)指令來進行。參照圖2，CPU 110包括用於接受來自內部數據總線170的128位內部數據int D
，把其中32位作為指令輸出的指令隊列110a。還有，CPU 110包括把從指令隊列110a接受的指令詳碼以後輸出的指令解碼器110b。雖然當32位的數據從指令隊列110a傳送過來時，並不清楚該數據是32位的指令還是16位的指令，但是，通過由指令解碼器110b解碼，就清楚是32位還是16位了。
還有，CPU 110包括產生作為指令隊列110a要取出的指令而存儲著的指令取出訪問地址信號AF的程序計數器110c；用於存儲數據6b寄存器單元110d。寄存器單元110d具有16個32位的寄存器。進而，CPU110包括用於進行數據的加法運算、減法運算以及「與」及「或」的邏輯運算的算術邏輯單元(ALU)110e；用於把數據位串中所需個數的位移位或循環的移位器110f；用於進行數據乘加運算的乘加運算單元110g。乘加運算單元110g具有32×16位的乘法器及56位的累加器。進而還有，COU 110包括用於在寄存器單元110d、ALU 110e、移位器110f及乘加運算單元110g之間進行數據取出及數據存入的取存單元110h。
還有，CPU 110包括用於接受來自內部數據總線170的128位內部數據int D
並將其中32位輸出、從寄存器110d等單元接受32位的數據並將其輸出到內部數據總線170上的數據選擇器110i。進而，CPU110包括用於控制操作數訪問的CPU控制電路110j。指令以5級流水線處理。流水線是利用指令隊列110a的指令取出、利用指令解碼器110b的指令解碼、利用ALU 110e等的執行、利用CPU控制電路110j的存儲器訪問以及利用數據選擇器110i的對寄存器的寫回。
當已把全部所需指令輸出到指令解碼器110b上時，為了取出下一個指令，指令隊列110a使指令取出訪問請求信號/REQF成為L電平。而且，當指令通過內部數據總線170傳輸過去而使指令取出訪問結束信號/ENDF變成L電平時，就把來自內部數據總線170的指令鎖存起來。指令解碼器110b把從指令隊列110a接受的指令解碼，傳送到寄存器單元110d、ALU 110e、移位器110f、乘加運算單元110g、取存單元110h或CPU控制電路110j上。當指令隊列110a使指令取出訪問請求信號/REQF成為L電平時，程序計數器110c就把用於指定指令取出訪問目的地的指令取出訪問地址信號AF改變成進行訪問的地址。還有，當指令取出確認信號/ACKF變成L電平時，程序計數器110c就結束指令取出訪問地址信號AF的輸出。
數據選擇器110j接受操作數訪問地址信號AO、操作數訪問確認信號/ACKO及操作數訪問結束信號/ENDO。在操作數寫入時，當操作訪問確認信號/ACKO變成L電平時，數據選擇器110j就把從寄存器單元110d等處接受的32位數據輸出到響應128位寬的65內部數據總線170中操作數訪問地址信號AO的32位上。還有，在操作數讀出時，當操作數訪問結束信號/ENDO變成L電平時，數據選擇器110i就把來自內部數據總線170的128位的數據鎖存起來，把其中相應於操作數訪問地址信號AO的32位輸出。
CPU控制電路110j從指令解碼器110b接受已解碼的指令。還有，當來自指令解碼器110b的指令為取數(load)指令或存儲(store)指令、而這些指令的操作數指定部分指定了內裝DRAM區域、外部存儲器400以及雖然在微處理器100之內但在CPU110之外的某一寄存器時，CPU控制電路110j就根據該操作數指定部分改變操作數訪問地址信號AO。這時，CPU控制電路110j使操作數訪問請求信號/REQO成為L電平，在load指令的情況下，使操作數讀/寫信號OPR/W成為H電平；在store指令的情況下，使操作數讀/寫信號OPR/W成為L電平。還有，在load指令為附屬於互鎖的load指令的情況下，CPU控制電路110j使鎖定信號/LOCK成為L電平；在store指令為附屬於互鎖的store指令的情況下，CPU控制電路110j使鎖定信號/LOCK為H電平。
其次，更詳細地說明有關外部總線接口單元150。參照圖3，外部總線接口單元150包括從外部接受保持請求信號/HREQ、輸出內部保持請求信號int/HREQ的保持請求信號輸入緩衝器150a。如果保持請求信號/HREQ為H電平，保持請求信號輸入緩衝器150a就使內部保持請求信號int/HREQ成為H電平；如果保持請求信號/HREQ為L電平；緩衝器150a就使內部保持請求信號int/HREQ成為L電平。還有，外部總線接口單元150包括接受內部保持確認信號int/HACK，把保持確認信號/HACK輸出到外部的保持確認信號輸出緩衝器150b。如果內部保持確認信號int/HACK為H電平，保持確認信號輸出緩衝器150b就使保持確認信號/HACK成為H電平；如果內部保持確認信號int/HACK為L電平，緩衝器150b就使保持確認信號/HACK成為L電平。
進而，外部總線接口單元150包括從外部接受晶片選擇信號/CS、輸出內部晶片選擇信號int/CS的晶片選擇信號輸入緩衝器150c。如果晶片選擇信號/CS為H電平，晶片選擇信號輸入緩衝器150c就使內部晶片選擇信號int/CS成為H電平；如果晶片選擇信號/CS為L電平，緩衝器150c就使內部晶片選擇信號int/CS成為L電平進而還有，外部總線接口單元150包括數據結束信號輸入/輸出緩衝器150d，接受內部晶片選擇信號int/CS，進而從外部接受數據結束信號/DC，輸出內部數據結束信號int/DC；或者接受內部數據結束信號int/DC，輸出數據結束信號/DC。在內部晶片選擇信號int/CS為H電平的情況下，如果來自外部的數據結束信號/DC為H電平，數據結束信號輸入/輸出緩衝器150d就使內部數據結束信號int/DC成為H電平，如果來自外部的數據結束信號/DC為L電平，緩衝器150d就使內部數據結束信號int/DC成為L電平；在內部晶片選擇信號int/CS為L電平的情況下，如果內部數據結束信號int/DC為H電平，緩衝器150d就使到外部的數據結束信號/DC成為H電平，如果內部數據結束信號int/DC為L電平，緩衝器150d就使到外部的數據結束信號/DC成為L電平。
還有，外部總線接口單元150包括讀寫信號輸入輸出緩衝器150e，用於接受內部保持確認信號int/HACK，進而從外部接受讀/寫信號R/W，輸出內部讀/寫信號int R/W；或者接受內部讀/寫信號int R/W，輸出讀/寫信號R/W。在內部保持確認信號int/HACK為H電平的情況下，如果內部讀/寫信號int R/W為H電平，讀/寫信號輸入/輸出緩衝器150e就使讀/寫信號R/W成為H電平，如果內部讀/寫信號int R/W為L電平，緩衝器150e就使讀/寫信號R/W成為L電平；在內部保持確認信號int/HACK為L電平的情況下，如果來自外部的讀/寫信號R/W為H電平，緩衝器150e就使內部讀/寫信號int R/W成為H電平，如果來自外部的讀/寫信號R/W為L電平，緩衝器150e就使內部讀/寫信號int R/W成為L電平。
進而，外部總線接口單元150包括地址信號輸入/輸出緩衝器150f，用於接受內部保持確認信號int/HACK，進而從外部接受地址信號A[830]，輸出內部地址信號int A[830]；或者接受內部地址信號intA[830]，輸出地址信號A[830]，在內部保持確認信號int/HACK為H電平的情況下，地址信號輸入/輸出緩衝器150f使地址信號A[830]成為與內部地址信號int A[830]相同的電平在內部保持確認信號int/HACK為L電平的情況下，緩衝器150f使內部地址信號int A[830]成為與地址信號A[830]相同的電平。
進而還有，外部總線接口單元150包括接受內部總線起動信號int/BS、把總線起動信號/BS輸出到外部的總線起動信號輸出緩衝器150g。如果內部總線起動信號int/BS為H電平，總線起動信號輸出緩衝器150g就使總線起動信號/BS成為H電平；如果內部總線起動信號int/BS為L電平，緩衝器150g就使總線起動信號/RS成為L電平。
還有，外部總線接口單元150包括數據緩衝器150h，用於接受內部保持確認信號int/HACK、內部數據結束信號int/DC、內部讀/寫信號intR/W及內部時鐘信號int CLK，進而從外部接受外部數據ext D
，輸出內部數據int D
；或者接受內部數據int D
輸出外部數據extD
，用於進行128位內部數據總線與16位外部數據總線的總線寬度變換。當內部保持確認信號int/HACK為H電平時，在內部讀/寫信號intR/W為H電平的情況下，當內部時鐘信號int CLK從L電平改變成H電平時，如果內部數據結束信號int/DC為L電平，數據緩衝器150h就把16位的外部數據ext D
鎖存起來並存儲到數據緩衝器150h中，與此同時，把已存儲的數據作為128位內部數據int D
的某一16位而輸出。
還有，當內部保持確認信號int/HACK為H電平時，在內部讀/寫信號int R/W為L電平的情況下，當內部時鐘信號int CLK從L電平改變成H電平時，如果內部數據結束信號int/DC為L電平，數據緩衝器150h就結束從128位內部數據int D
中輸出的16位外部數據ext D
的輸出保持。進而，當內部保持確認信號int/HACK為L電平時，在內部讀/寫信號int R/W為H電平的情況下，當內部時鐘信號int CLK從H電平改變成L電平時，如果內部數據結束信號int/DC為L電平，數據緩衝器150h就從128位內部數據int D
中輸出16位的外部數據extD
。
進而還有，當內部保持確認信號int/HACK為L電平時，在內部讀/寫信號int R/W為L電平的情況下，當內部時鐘信號int CLK從H電平改變成L電平時，如果內部數據結束信號int/DC為L電平，數據緩衝器150h就把16位的外部數據ext D
鎖存起來並存儲到數據緩衝器150h中，與此同時，把已存儲的數據作為128位內部數據int D
的某一16位而輸出。
其次，更詳細地說明有關微處理器100中的存儲器控制器160。參照圖4，存儲器控制器160包括用於設定鎖定方式的鎖定方式寄存器161，寄存器161把通過內部數據總線傳送過來的數據存儲起來，把該存儲數據作為鎖定方式信號LM輸出。鎖定方式信號LM為L電平時，把鎖定方式設定成保持排他鎖定方式；鎖定方式信號LM為H電平時，把鎖定方式設定成晶片選擇排他鎖定方式。為了設定鎖定方式寄存器161的值，使CPU110對鎖定方式寄存器161執行store指令。即，使之執行所謂ST、AO、LM指令。ST表示Store指令，AO表示store指令的執行目標地址，LM表示鎖定方式的數據。把AO設定為鎖定方式寄存器161的地址，當設定為保持排他鎖定方式時使LM為0，當設定為晶片選擇排他鎖定方式時使LM為1，藉此，如果進行操作數訪問，則藉助於操作數訪問地址信號AO指定了鎖定方式寄存器161，把LM通過內部數據總線170傳送到鎖定方式寄存器161內。
還有，存儲器控制器160包括接受鎖定方式信號LM、鎖定信號/LOCK、內部保持請求信號int/HREQ及內部晶片選擇信號int/CS，輸出帶鎖定的保持請求信號/HREQL及帶鎖定的晶片選擇信號/CSL的互鎖電路162。互鎖電路162進而包括接受內部保持請求信號int/HREQ、輸出其倒相信號的倒相器162a以及接受鎖定信號/LOCK、輸出其倒相信號的倒相器162b。還有，互鎖電路162包括與非(NAND)電路162c和複合門電路162d，與非電路162c接受來自倒相器162b的倒相信號及帶鎖定的保持請求信號/HREQL，複合門電路162d由接受來自倒相器162a的倒相信號、與非電路162c的輸出信號及鎖定方式信號LM輸出帶鎖定的保持請求信號/HREQL的與非門及或門構成。
進而，互鎖電路162包括接受互鎖方式信號LM、輸出其倒相信號的倒相器162e以及接受內部晶片選擇信號int/CS、輸出其倒相信號的倒相器162f。互鎖電路162還包括與非電路162g和複合門電路162h，與非電路162g接受來自倒相器162b的鎖定信號/LOCK的倒相信號及帶鎖定的晶片選擇信號/CS，複合門電路162h由接受與非電路162g的輸出信號、來自倒相器162f的倒相信號及依據鎖定方式信號LM的倒相器162e的倒相信號、輸出帶鎖定的晶片選擇信號/CSL的與非門及或門構成的。而且，當鎖定信號/LOCK為H電平時，不管鎖定方式信號LM的值如何，互鎖電路162部把帶鎖定的保持請求信號/HREQL及帶鎖定的晶片選擇信號/CSL改變成為分別相應於內部保持請求信號int/HREQ及內部晶片選擇信號int/CS的電平。
還有，當鎖定信號/LOCK為L電平、帶鎖定的保持請求信號/HREQL為H電平時，如果鎖定方式信號LM為L電平，則不管內部保持請求信號int/HREQ如何，互鎖電路162都把帶鎖定的保持請求信號/HREQL鎖定為H電平。進而，當鎖定信號/LOCK為L電平、帶鎖定的晶片選擇信號/CSL為H電平時，如果鎖定方式信號LM為H電平，則互鎖電路162把帶鎖定的保持請求信號/HREQL改變成為相應於內部保持請求信號int/HREQ的電平，不管內部晶片選擇信號int/CS如何，都把帶鎖定的晶片選擇信號/CSL鎖定於H電平。
但是，在前面存儲器控制器160的說明中，為了方便起見，雖然說明了指令取出訪問請求信號/REQF、操作數訪問請求信號/REQO及內部保持請求信號int/HREQ同時變成L電平的情況，但是，因為互鎖電路162中的倒相器162a及複合門電路162d有延時，所以，嚴格地說，該說明是指令取出訪問請求信號/REQF、操作數訪問請求信號/REQO及帶鎖定的保持請求信號/HREQL同時變成L電平情況的說明。同樣地，雖然說明了指令取出訪問請求信號/REQF、操作數訪問請求信號/REQO及內部晶片選擇信號int/CS同時變成L電平的情況，但是，因為互鎖電路162中的倒相器162f及複合門電路162h有延時，所以，嚴格地說，該說明是指令取出訪問請求信號/REQF、操作數訪問請求信號/REQO及帶鎖定的晶片選擇信號/CSL同時變成L電平情況的說明。
進而，存儲器控制器160包括保持控制電路163，接受指令取出訪問地址信號AF、操作數訪問地址信號AO、指令取出訪問請求信號/REQF、操作數訪問請求信號/REQO及帶鎖定的保持請求信號/HREQL輸出內部保持確認信號int/HACK，保持控制電路163還輸出用於表示帶鎖定的保持請求信號/HREQL及指令取出訪問請求信號/REQF中哪一個先變成L電平的指令取出用快慢檢測信號FLF、用於表示帶鎖定的保持請求信號/HREQL及操作數訪問請求信號/REQO中哪一個先變成L電平的操作數用快慢檢測信號FLO、用於表示指令取出訪問地址信號AF是否指定了外部存儲器400的地址的指令取出用外部訪問檢測信號EADF及用於表示操作數訪問地址信號AO是否指定了外部存儲器400的地址的操作數用外部訪問檢測信號EADO如果帶鎖定的保持請求信號/HREQL比指令取出訪問請求信號/REQF及操作數訪問請求信號/REQO先變成L電平，或者帶鎖定的保持請求信號/HREQL與指令取出訪問請求信號/REQF及操作數訪問請求信號/REQO之一同時變成L電平而另一同時或較後變成L電平，則保持控制電路163立刻使內部保持確認信號int/HACK成為L電平。還有，即使帶鎖定的保持請求信號/HREQL比指令取出訪問請求信號/REQF後變成L電平，如果指令取出訪問地址信號AF來指定外部存儲器400的地址，即指令取出訪問並不起動外部總線周期，則保持控制電路163也立刻使內部保持確認信號int/HACK成為L電平。
還有，即使帶鎖定的保持請求信號/HREQL比操作數訪問請求信號/REQO後變成L電平，如果操作數訪問地址信號AO未指定外部存儲器400的地址，即操作數訪問並不起動外部總線周期，則保持控制電路163也立刻使內部保持確認信號int/HACK成為L電平。不是這些情況時，即使帶鎖定的保持請求信號/HREQL變成L電平了，保持請求控制電路163也不立刻使內部保持確認信號int/HACK成為L電平，藉此，對這一請求按待機處理，根據已先變成L電平的指令取出訪問請求信號/REQF或操作數訪問請求信號/REQO變成H電平了，才使內部保持確認信號int/HACK成為L電平。
進而，如果指令取出訪問請求信號/REQF比帶鎖定的保持請求信號/HREQL先變成L電平，保持控制電路163就使指令取出用快慢檢測信號FLF成為H電平；如果指令取出訪問請求信號/REQF比帶鎖定的保持請求信號/HREQL後變成或同時變成L電平，保持控制電路163就使指令取出用快慢檢測信號FLF成為L電平。還有，如果操作數訪問請求信號/REQO比帶鎖定的保持請求信號/HREQL先變成L電平，保持控制電路163就使操作數用快慢檢測信號FLO成為H電平；如果操作數訪問請求信號/REQO比帶鎖定的保持請求信號/HREQL後變成或同時變成L電平，保持控制電路163就使操作數用快慢檢測信號FLO成為L電平。
還有，在指令取出訪問地址信號AF指定了外部存儲器400的地址的情況下，保持控制電路163使指令取出用外部訪問檢測信號EADF成為H電平；否則使之成為L電平。進而，在操作數訪問地址信號AO指定了外部存儲器400的地址的情況下，保持控制電路163使操作數用外部訪問檢測信號EADO成為H電平；否則使之成為L電平。
進而還有，存儲器控制器160包括判斷控制電路164，接受指令取出訪問請求信號/REQF、操作數訪問請求信號/REQO、帶鎖定的保持請求信號/HREQL、帶鎖定的晶片選擇信號/CSL、指令取出用快慢檢測信號FLF、操作數用快慢檢測信號FLO、指令取出用外部訪問檢測信號EADF及操作數用外部訪問檢測信號EADO，輸出指令取出訪問確認信號/ACKF、操作數訪問確認信號/ACKO、指令取出訪問結束信號/ENDF、操作數訪問結束信號/ENDO及內部數據結束信號int/DC。
如果指令取出訪問請求信號/REQF比操作數訪問請求信號/REQO先變成L電平，指令取出用快慢檢測信號FLF為表示指令取出訪問請求信號/REQF比帶鎖定的保持請求信號/HREQL先變成L電平的H電平，判斷控制電路164就立刻使指令取出訪問確認信號/ACKF成為L電平。此時，即使指令取出用快慢檢測信號FLF為L電平，如果指令取出用外部訪問檢測信號EADF變成為表示不起動外部總線周期的L電平，且指令取出訪問請求信號/REQF比帶鎖定的晶片選擇信號/CSL先變成L電平，判斷控制電路164就立刻使指令取出訪問確認信號/ACKF成為L電平。不是這些情況時，即使指令取出訪問請求信號/REQF變成L電平了，判斷控制電路164也不立刻使指令取出訪問確認信號/ACKF成為L電平，藉此，對這一請求按待機處理。
而且，當因為帶鎖定的保持請求信號/HREQL而先變成或同時變成L電平而按待機處理時，該帶鎖定的保持請求信號/HREQL變成H電平；當因為帶鎖定的晶片選擇信號/CSL而先變成或同時變成L電平而按待機處理時，該帶鎖定的晶片選擇信號/CSL變成H電平；當因為操作數訪問請求信號/REQO先變成或同時變成L電平而按待機處理時，該操作數訪問請求信號/REQO變成H電平，故判斷控制電路164使指令取出訪問確認信號/ACKF成為L電平還有，如果操作數訪問請求信號/REQO比指令取出訪問請求信號/REQF先變成L電平、或者與之同時變成L電平，操作數用快慢檢測信號FLO為表示操作數訪問請求信號/REQO比帶鎖定的保持請求信號/HREQL先變成L電平的H電平，判斷控制電路164就立刻使操作數訪問確認信號/ACKO成為L電平。這時，即使操作數用快慢檢測信號FLO為L電平，如果操作數用外部訪問檢測信號EADO變成為表示不起動外部總線周期的L電平，且操作數訪問請求信號/REQO比帶鎖定的晶片選擇信號/CSL先變成L電平，判斷控制電路164就立刻使操作數訪問確認信號/ACKO成為L電平。不是這些情況時，即使操作數訪問請求信號/REQO變成L電平了，判斷控制電路164也不立刻使操作數訪問確認信號/ACKO成為L電平，藉此，對這一請求按待機處理。
而且，當帶鎖定的保持請求信號/HREQL先變成或同時變成L電平而按待機處理時，該帶鎖定的保持請求信號/HREQL變成H電平了；當帶鎖定的晶片選擇信號/CSL先變成或同時變成L電平而按待機處理時，該帶鎖定的晶片選擇信號/CSL變成H電平了；當指令取出訪問請求信號/REQF先變成L電平而按待機處理時，該指令取出訪問請求信號/REQF變成H電平，因此，判斷控制電路164才使操作數訪問確認信號/ACKO成為L電平。
進而，如果帶鎖定的晶片選擇信號/CSL比指令取出訪問請求信號/REQF及操作數訪問請求信號/REQO先變成或者同時變成L電平，就使指令取出訪問確認信號/ACKF及操作數訪問確認信號/ACKO維持原來的H電平，當估計經過了內裝DRAM 120或超高速緩衝存儲器130的周期時間以後，判斷控制電路164就使內部數據結束信號tnt/DC成為L電平。還有，即使帶鎖定的晶片選擇信號/CSL比指令取出訪問請求信號/REQF或操作數訪問請求信號/REQO後變成L電平，因為對應於已先變成L電平的指令取出訪問請求信號/REQF或操作數訪問請求信號/REQO的外部訪問檢測信號EADF或EADO變成表示起動外部總線周期的H電平，與帶鎖定的保持請求信號/HREQL判斷的結果是按待機處理而使指令取出訪問確認信號/ACKF或操作數訪問確認信號/ACKO也維持原來的H電平時，則在估計經過內裝DRAM 120或超高速緩衝存儲器130的周期時間以後，判斷控制電路164也使內部數據結束信號int/DC成為L電平。
進而還有，當使指令取出訪問確認信號/ACKF成為L電平時，如果指令取出用外部訪問檢測信號EADF為H電平，則響應內部數據結束信號int/DC；如果檢測信號EADF為L電平，則在估計經過內裝DRAM 120或超高速緩衝存儲器130的周期時間以後，判斷控制電路164使指令取出訪問結束信號/ENDF成為L電平。還有，當使操作數訪問確認信號/ACKO成為L電平時，如果操作數用外部訪問檢測信號EADO為H電平，則響應內部數據結束信號int/DC；如果檢測信號EADO為L電平，則在估計經過內裝DRAM 120或超高速緩衝存儲器130的周期時間以後，判斷控制電路164使操作數訪問結束信號/ENDO成為L電平。
其次，說明有關地址空間 參照圖5，在微處理器100的使用空間中，用戶可以利用的區域為物理地址從H』000000到H』FFFFFF的16M字節。其中，從H』000000到H』FFFFFF的1M字節區域為內裝DRAM區域。還有，地址以32位的寬度處理。
其次，說明有關微處理器100的指令傳送操作及指令執行的目標數據即操作數的傳送操作。首先，說明有關CPU 110進行取指令的指令取出訪問情況。參照圖1、圖2及圖3，當要取出的指令存在於超高速緩衝存儲器130內時，為選中超高速緩衝存儲器，把128位的4個指令碼從超高速緩衝存儲器130通過內部數據總線170傳送到CPU 110內的指令隊列110a中。長度為16位的指令外觀上為32位的指令碼。當要取出的指令不在超高速緩衝存儲器130內而在內裝DRAM 120內時，CPU110把128位的指令碼從內裝DRAM 120通過內部數據總線170傳送到CPU 110內的指令隊列110a中。當要取出的指令不在超高速緩衝存儲器130和內裝DRAM 120內、而是在外部存儲器400內時，CPU 110把指令碼從外部存儲器400通過外部數據總線500存儲到外部總線接口單元150內的128位數據緩衝器150h中。
至數據緩衝器150h的數據存儲方法有三種。第一種，在數據緩衝器150h中存儲所需1條指令為32位的指令碼，每次取出16位，兩次取出一條指令。第二種，把所需1條指令為32位的指令碼存儲到數據緩衝器150h中，從開頭一直到數據緩衝器150h的邊界。這時，如果從數據緩衝器150h的開頭地址部分中取出所需32位的指令碼，則一直到數據緩衝器150h的邊界為止剩下的96位為三個指令碼，接連從數據緩衝器150h中取出。即，從外部數據總線800每16位一次取入8次。還有，如果從開頭第二個地址部分取出所需32位的指令碼，則一直到數據緩衝器150h的邊界為止，剩下的64位為兩個指令碼，接連從數據緩衝器150h中取出。即每次16位、從外部數據總線500取出6次指令。
經過同樣地考慮，如果從數據緩衝器150的開頭第三個地址部分取出所需32位的指令碼，則一直到數據緩衝器150h的邊界為止剩下的32位為一個指令碼，接連從數據緩衝器150h取出。即每次16位、從外部數據總線500取出4次指令。如果從數據緩衝器150h的最後地址部分取出所需32位的指令碼，接著就不進行指令碼的取出了。即每次16位、從外部數據總線500取出兩次指令。還有，第三種是，一條指令包括所需的32位指令碼，把128位的4條指令碼存儲在數據緩衝器150h中。這時，數據緩衝器150h每次16位、從外部數據總線500取出8次指令碼。而且，把外部總線接口單元150內的數據緩衝器150h中存儲著的指令碼通過內部數據總線170傳送到CPU 110內的指令隊列110a中。
其次，說明有關CPU 110對操作數進行讀出的操作數讀訪問的情況。當所需操作數存在於內裝DRAM區域的地址中時，CPU 110把包括所需操作數的128位的數據從超高速緩衝存儲器130或內裝DRAM 120通過內部數據總線170傳送到CPU 110內的數據選擇器110i中。數據選擇器110i把其中所需的32位操作數傳送到CPU 110內部的電路中。當所需的操作數存在於外部存儲器區域的地址內時，CPU 110從外部數據總線500把32位所需操作數存儲到外部總線接口單元150內的數據緩衝器150h中，通過內部數據總線170傳送到CPU 110內的數據選擇器110i中。
其次，說明有關CPU 110對操作數進行寫入的操作數寫訪問的情況。首先，把從CPU110輸出的32位操作數提供到數據選擇器110i中。數據選擇器110i把來自CPU 110的32位操作數傳送到128條內部數據總線170中的32條上。而且，當把該操作數寫入內裝DRAM區域的地址內時，通過內部數據總線170把操作數寫入超高速緩衝存儲器130或內裝DRAM 120中。還有，當把該操作數寫入外部存儲器400內時，通過內部數據總線170把操作數暫時存儲到外部總線接口單元150內的數據緩衝器150h中，每次16位傳送到外部數據總線500上。
其次，說明有關外部總線主控器300把存在於內裝DRAM區域內的地址中的操作數寫入的外部總線主控器可訪問的情況。首先，從超高速緩衝存儲器130或內裝DRAM 120把包括所需操作數的128位數據通過內部數據總線170傳送並存儲到外部總線接口單元150內的數據緩衝器150h中。此後，把該數據緩衝器150h中存儲著的操作數每次16位傳送到外部數據總線500上。而且，外部總線主控器300接受通過外部數據總線500傳送的操作數。
其次，說明有關外部總線主控器300把操作數寫入內裝DRAM區域內的地址中的外部總線主控器寫訪問的情況。首先，把數據從外部總線主控器300通過外部數據總線、以16位為單位傳送到外部總線接口單元150內的數據緩衝器150h中，存儲在數據緩衝器150h內。此後，把數據緩衝器150h內存儲的數據通過內部數據總線170寫入超高速緩衝存儲器130或內裝DRAM 120內。
其次，詳細地說明對超高速緩衝存儲器或內裝DRAM的訪問操作，參照圖6，說明有關CPU 110最初從超高速緩衝存儲器130或內裝DRAM120把數據讀出的指令取出訪問的約定。首先，在t1時刻，CPU 110內的指令隊列110a在t1時刻使指令取出請求信號/REQF成為L電平；當CPU 110內的程序計數器110c把指令取出訪問地址信號AF改變成指定內裝DRAM區域的地址時，存儲器控制器160就響應於該請求，在t2時刻使指令取出訪問確認信號/ACKF成為L電平。此後，存儲器控制器160使控制信號CTRLC或CTRLD成為對超高速緩衝存儲器130或內裝DRAM120指示讀出的狀態。於是，把來自超高速緩衝存儲器130或內裝DRAM120的數據作為內部數據int D
在t3時刻輸出到內部數據總線170上。CPU 110取出該輸出的內部數據int D
。還有，在t3時刻，存儲器控制器160使指令取出訪問結束信號/ENDF成為L電平。
第二，參照圖7說明有關CPU 110從超高速緩衝存儲器130或內裝DRAM 120進行讀數據的操作數讀出訪問的約定。首先，在t1時刻CPU110內的CPU控制電路110j在t1時刻使操作數訪問請求信號/REQO成為L電平；當把操作數訪問地址信號AO改變成指定內裝DRAM區域的地址時，存儲器控制器160就響應於該請求，在t2時刻使操作數訪問確認信號/ACKO成為L電平。此後，存儲器控制器160使控制信號CTRLC或CTRLD成為對超高速緩衝存儲器130或內裝DRAM 120指示讀出的狀態。於是，把來自超高速緩衝存儲器130或內裝DRAM 120的數據作為內部數據int D
在t3時刻輸出到內部數據總線170上。CPU 110取出該輸出的內部數據int D
。還有，在t3時刻，存儲器控制器160使操作數訪問結束信號/ENDO成為L電平。
第三，參照圖8，說明有關CPU把數據寫入超高速緩衝存儲器130或內裝DRAM 120內的操作數寫入訪問的約定。首先，在瞬間t1，CPU110內的CPU控制電路110j在瞬間t1使操作數訪問請求信號/REQO成為L電平；當把操作數訪問地址信號AO改變成指定內裝DRAM區域的地址時，存儲器控制器160就響應於該請求，在t2時刻使操作數訪問確認信號/ACKO形成為L電平。於是，CPU 110把寫入數據作為內部數據intD
輸出到內部數據總線170上。此後，存儲器控制器160使控制信號CTRLC或CTRLD成為對超高速緩衝存儲器130或內裝DRAM 120指示寫入的狀態。於是，把來自內部數據總線170的數據寫入超高速緩衝存儲器130或內裝DRAM 120內。還有，在t5時刻，存儲器控制器160使操作數訪問結束信號/ENDO成為L電平。
第四，參照圖9，說明有關外部總線主控器300從超高速緩衝存儲器130或內裝DRAM 120把數據讀出的外部總線主控器讀訪問的約定。首先，根據來自外部總線主控器300的請求，在t1時刻，外部總線控制器200使保持請求信號/HREQ成為L電平。微處理器100響應於此，在t2時刻使保持確認信號/HACK為L電平。於是，在t3時刻，外部總線控制器200使晶片選擇信號/CS成為L電平，與此同時，把地址信號A[830]改變成指定目標的地址，使讀/寫信號R/W成為H電平。於是，CPU 110內的存儲器控制器160使控制信號CTRLC或CTRLD成為對超高速緩衝存儲器130或內裝DRAM 120指示讀出的狀態。
此後，把內部數據int D
從超高速緩衝存儲器130或內裝DRAM 120輸出到內部數據總線170上，將其取出並存儲到外部總線接口單元150內；把該存儲著的數據作為外部數據ext D
，在各時刻t6、t8、t10、t12，每一時刻16位輸出到外部數據總線500上。還有，在t6時刻，使數據結束信號/DC成為L電平。
第五，參照圖10，說明有關外部總線主控器300把數據寫入超高速緩衝存儲器130或內裝DRAM 120內的外部總線主控器寫訪問的約定。首先，根據來自外部總線主控器300的請求，外部總線控制器200在t1時刻使保持請求信號/HREQ成為L電平。微處理器110響應於此，在t2時刻使保持確認信號/HACK為L電平，於是，外部總線控制器200在t3時刻使晶片選擇信號/CS成為L電平，與此同時，把地址信號A[830]改變成指定目標的地址，使讀/寫信號R/W成為L電平，把寫入數據作為外部數據ext D
提供給外部總線主控器300。
把從外部總線主控器300輸出的寫入數據每16位存儲到微處理器100的外部總線接口單元150內的數據緩衝器150h中。為了向外部通知已把外部數據總線500上的數據存儲到數據緩衝器150h中，在t4時刻，微處理器100使數據結束信號/DC成為L電平。在t11時刻，使晶片選擇信號/CS成為H電平，如果讀/寫信號R/W為L電平，存儲器控制器160就使控制信號CTRLC或CTRLD成為對超高速緩衝存儲器130或內裝DRAM 120指示寫入的狀態。
此後，把取入並存儲到外部總線接口單元150中的寫入數據輸出到內部數據總線170上，把該內部數據總線170上的數據存儲到超高速緩衝存儲器130或內裝DRAM 120內。
其次，說明CPU 110與外部總線主控器300的訪問發生了競爭的情況。參照圖11，例如如同操作數訪問請求信號/REQO及晶片選擇信號/CS同時變成L電平時那樣同時發生了來自CPU 110的訪問請求與來自外部總線主控器300的訪問請求的情況時，通過存儲器控制器160的控制，在優先處理了來自外部總線主控器300的訪問請求以後，處理來自CPU110的訪問請求。還有，參照圖12，例如如同操作數訪問請求信號/REQO比晶片選擇信號/CS先變成L電平時那樣先發生了來自晶片選擇CPU 110的訪問請求時，在利用存儲器控制器160的控制處理了來自CPU 110的訪問請求以後，處理來自外部總線主控器300的請求。先發生了來自外部總線主控器300的訪問請求時，處理順序與此相反。
其次，說明有關依據CPU 110的互鎖訪問。首先，參照圖13，說明有關設定為保持排他鎖定方式時的互鎖訪問的約定。在從帶互鎖的load指令一直執行到帶互鎖的store指令的執行期間內，CPU 110使鎖定信號/LOCK成為L電平。在從根據依據帶互鎖的load指令的操作數訪問請求而使操作數訪問確認信號/ACKO成為L電平開始、一直到根據依據帶鎖定的store指令的操作數訪問請求而使操作數訪問確認信號/ACKO成為L電平的期間內，即使從外部提供的保持請求信號/HREQ變成L電平了，存儲器控制器160也不理睬，因而，在依據CPU 110的互鎖訪問期間內，對外部總線主控器300不釋放外部數據總線500的總線權。而且，在進行了依據帶鎖定的store指令的store處理以後，存儲器控制器160才接受保持請求。
進而，參照圖14，說明有關設定為晶片選擇排他鎖定方式時的互鎖訪問的約定。在從帶互鎖的load指令的執行一直到帶互鎖的store指令的執行的期間內，CPU 110使鎖定信號/LOCK成為L電平。在從根據依據帶互鎖的load指令的操作數訪問請求而使操作數訪問確認信號/ACKO成為L電平開始、一直到根據依據帶鎖定的store指令的操作數訪問請求而使操作數訪問確認信號/ACKO成為L電平的期間內，即使從外部提供的晶片選擇信號/CS變成L電平了，存儲器控制器160也不理睬。因而，在依據CPU 110的互鎖訪問期間內，不進行依據外部總線主控器300的對內裝DRAM區域的訪問。而且，在進行了依據帶鎖定的store指令的store處理以後，存儲器控制器160才接受來自外部總線主控器300的訪問請求。
如上所述，本實施形態1的微處理器100包括CPU 110、內裝DRAM 120及存儲器控制器160；存儲器控制器160控制CPU 110對內裝DRAM 120進行的互鎖訪問，以使CPU 110可以進行互鎖訪問；因此，不存在從外部對訪問內裝DRAM 120的幹涉，使CPU 110能夠不可分地進行「讀-修改-寫」的訪問。由此，能夠解決在一個晶片內設置內裝DRAM 120及CPU 110產生的訪問競爭問題，因此，可以把內裝DRAM120作為與外部的共有存儲器而利用。
特別是，在內狀DRAM區域中存儲了信號量的值那樣的系統中，能夠解決CPU 110在讀出與改寫信號量的值之間從外部進行改寫的問題。此外，在把內裝DRAM區域作為共有存儲器使用的情況下，CPU 110還能夠排他地對來自外部的訪問請求執行一系列的處理。
還有，因為可以切換保持排他鎖定方式與晶片選擇排他鎖定方式，所以，能夠根據系統，設定最佳的鎖定方式。
權利要求
1.一種半導體裝置，其特徵在於，在一個晶片內包括存儲數據的存儲器；對所述存儲器進行互鎖訪問的CPU；以及控制電路，接受用於從外部訪問所述存儲器的請求信號，輸出響應於所述請求信號的應答信號，在所述CPU進行所述互鎖訪問期間，使所述應答信號成為表示排除從外部訪問所述存儲器的狀態。
2.根據權利要求1中所述的半導體裝置，其特徵在於，CPU在接受互鎖訪問指令後，就開始互鎖訪問；在接受互鎖訪問結束指令後，就結束互鎖訪問。
3.根據權利要求1中所述的半導體裝置，其特徵在於CPU對存儲器進行非互鎖訪問；請求信號包括用於請求總線權的保持請求的信號；應答信號包括用於通知已釋放所述總線權的保持確認信號；在所述CPU進行所述非互鎖訪問時，控制電路響應於所述保持請求信號，變成表示請求總線權的電平，使保持確認信號成為表示已釋放總線權的應答電平；在所述CPU進行互鎖訪問期間內，通過使所述保持確認信號成為與所述應答電平不同的電平，使所述應答信號成為表示排除從外部訪問所述存儲器的狀態。
4.根據權利要求1中所述的半導體裝置，其特徵在於CPU對存儲器進行非互鎖訪問；請求信號包括用於請求從外部訪問所述存儲器的晶片選擇信號；應答信號包括用於通知從外部訪問所述存儲器已結束的數據結束信號；當所述CPU進行所述非互鎖訪問時，控制電路響應於所述晶片選擇信號，變成表示請求從外部訪問所述存儲器的電平，使所述數據結束信號成為表示從外部訪問所述存儲器已結束的應答電平，在所述CPU的互鎖訪問期間內，通過使所述數據結束信號成為與所述應答電平不同的電平，使所述應答信號成為表示排除從外部訪問所述存儲器的狀態。
5.根據權利要求1中所述的半導體裝置，其特徵在於CPU對存儲器進行非互鎖訪問；請求信號包括用於請求總線權的保持請求信號及從外部訪問所述存儲器的晶片選擇信號；應答信號包括用於通知已釋放所述總線權的保持確認信號及用於通知從外部訪問所述存儲器已結束的數據結束信號；控制電路具有可以切換的第一鎖定方式及第二鎖定方式，在第一鎖定方式下，當所述CPU進行所述非互鎖訪問時，響應於所述保持請求信號，變成表示請求總線權的電平，使所述保持確認信號成為表示已釋放總線權的第一應答電平，在所述CPU的互鎖訪問期間內，通過使所述保持確認信號成為與所述第一應答電平不同的電平，使所述應答信號成為表示排除從外部訪問存儲器的狀態，在所述第二鎖定方式下，當所述CPU進行所述非互鎖訪問時，響應於所述晶片選擇信號，變成表示請求從外部訪問所述存儲器的電平，使所述數據結束信號成為表示從外部訪問所述存儲器已結束的第二應答電平，在所述CPU的互鎖訪問期間內，通過使所述數據結束信號成為與所述第二應答電平不同的電平，使所述應答信號成為表示排除從外部訪問所述存儲器的狀態。
6.一種計算機系統，其特徵在於，備有在一個晶片內包括CPU及存儲器，所述CPU對所述存儲器進行互鎖訪問的半導體裝置；對所述存儲器進行訪問的外部總線主控器；以及在所述CPU互鎖訪問期間內禁止依據所述外部總線主控器對所述存儲器進行訪問的外部總線控制器。
全文摘要
一種在同一晶片上形成了CPU及存儲器的半導體裝置,包括:CPU110、內裝DRAM120及存儲器控制器160;存儲器控制器160進行控制,以使CPU110能夠對內裝DRAM120進行互鎖訪問。
文檔編號G06F15/17GK1181548SQ9711384
公開日1998年5月13日 申請日期1997年6月27日 優先權日1996年11月5日
發明者佐藤貢, 巖田俊一 申請人:三菱電機株式會社