節省存儲器的方法與裝置的製作方法

2023-05-18 08:06:46

專利名稱：節省存儲器的方法與裝置的製作方法
技術領域：
本發明涉及一種節省存儲器的方法與裝置，特別涉及用於精簡指令集運算(Reduced Instruction Set Computing；RISC)形式的微處理器(microprocessor)(如聯華電子的UM6610微處理器)中使程序只讀存儲器(program ROM)取代數據只讀存儲器(data ROM)的一種節省存儲器的方法與裝置，可使在不更改原有微處理器結構或增加指令(instruction)的情況下，達到最佳存儲器使用率。
一般的中央處理單元(Central Processing Unit；CPU)結構可以分為凡紐曼結構(Von Newman architecture)與哈佛結構(Harvard architecture)兩種。
參照

圖1與圖2，圖1繪示Von Newman結構的方框圖，圖2繪示Harvard結構的方框圖。圖1中Von Newman結構的中央處理單元100a將程序(program)與數據(data)都放在同一存儲器空間(memory space)，亦即將程序與數據放在存儲器100b中。圖2中Harvard結構的中央處理單元200a則將程序與數據放在不同的存儲器，亦即將程序放在程序存儲器(program memory)200b中，將數據放在數據存儲器(data memory)200c中。所以，程序和數據可以並行存取(parallel access)，以提高系統性能。
圖3繪示聯華電子UM6610微處理器的系統方框圖。參照圖3，聯華電子的UM6610微處理器為一Harvard結構的4位CPU，它具有獨立的程序總線(program bus)ROMAD
與數據總線(data bus)RAMA
及RAMD
。其中，程序總線為16位，數據總線為4位。
對於要附加一大量的數據，如語音數據(speech data)，在Von Newman結構的CPU上，由於並沒有程序及數據的分別，所以只需劃分好其存儲器空間，用不同的技術(RAM或ROM)來實現即可。例如，語音數據和程序事先都已規劃好，可以用屏蔽式只讀存儲器(mask ROM)來製作。而對於使用Harvard結構的CPU，其語音數據和程序則必需存在不同的屏蔽式只讀存儲器中，分開的只讀存儲器對集成電路(Integrated Circuit；IC)的成本有不良的影響，它要有單獨的解碼器(decoder)，不能共用感應放大器(sense amplifier)，而且要單獨測試，增加了測試的複雜度。並且對於低成本的UM6610微處理器而言，其數據隨機存取存儲器(data RAM)的存儲器空間很小，不適用於在語音數據等數據較為廣大的應用場合。
對於使用UM6610微處理器所設計的語音IC如UM5220，其語音數據是和程序數據放在互不相同的兩塊屏蔽式只讀存儲器上，如上所述，這增加了成本，而且造成測試不便。但如要使用程序只讀存儲器來代替語音只讀存儲器，對於UM6610微處理器的結構則會產生存儲器使用率不好的問題。
圖4為RTNW指令的說明，圖5為TJMP指令的說明，圖6繪示若語音數據使用RTNW指令所產生的存儲器浪費情形。同時參照圖4、圖5與圖6，UM6610微處理器使用RTNW來自程序只讀存儲器傳回的一8位數據，由於指令是16位，因此它的存儲器使用效率僅有50％。如圖6所示，若使用RTNW指令的方法，在數據區(data area)600的高字節(high byte)600a是一些重複的RTNW操作碼(op code)，僅有低字節(low byte)600b是上述傳回的8位的數據。這種存儲器浪費在擁有大量數據的應用中(如語音應用)是不被允許的。
因此，本發明的主要目的是提供一種節省存儲器使用的方法與裝置，改進與上述UM6610微處理器結構相似的微處理器中存在的問題，使數據只讀存儲器可以和程序只讀存儲器放在同一個只讀存儲器中，達到100％的存儲器使用率，而且不用更改微處理器的結構或增加任何指令，只需增加簡單的線路就可以達到改善的效果。
根據本發明的主要目的，提出一種節省存儲器的方法，用於包括一存儲器與一中央處理單元的系統，其中，中央處理單元以一地址總線耦接存儲器；該方法至少包括定義一特殊地址空間；檢測地址總線的地址是否位於該特殊地址空間；以及若地址總線的地址是在該特殊地址空間，則將從存儲器讀取的數據經處理後送至中央處理單元。
根據本發明的主要目的，提出另一種節省存儲器的方法，用於包括一UM6610微處理器與一存儲器的系統，其中UM6610微處理器以一地址總線耦接存儲器；該方法包括在存儲器的地址空間內，以一選擇寄存器定義一特殊地址空間，作為要特殊處理RTNW指令的存儲器區域；在讀取存儲器數據時，檢測地址總線的地址是否位於該持殊地址空間；以及若地址總線的地址在該特殊地址空間，則將讀出的存儲器數據與一內部RTNW操作碼合成一RTNW程序碼後，送至UM6610微處理器執行。
再者，根據本發明的主要目的，提出一種節省存儲器的裝置，用於包括一微處理器與一存儲器的系統，其中微處理器以一地址總線耦接存儲器；該裝置至少包括一地址檢測裝置，耦接地址總線，用以判斷地址總線的地址是否在預先設定的一特殊地址空間；以及一邏輯電路，分別耦接地址檢測裝置、存儲器與微處理器；其中，若地址檢測裝置判斷地址總線的地址在特殊地址空間時，從存儲器中取出適當的數據和一內部操作碼合成一指令，送至微處理器。
並且，根據本發明的主要目的，提出另一種節省存儲器的裝置，用於包括一微處理器與一存儲器的系統；該裝置至少包括一地址檢測裝置，用以判斷微處理器所欲讀取的存儲器地址是否在預先設定的一特殊地址空間；以及一邏輯電路，受地址檢測裝置控制，將從存儲器地址讀取的數據選擇性地輸出至微處理器。
為讓本發明的上述和其他目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合附圖詳細說明如下圖1是Von Newman結構的方框圖；圖2是Harvard結構的方框圖；圖3是聯華電子UM6610微處理器的系統方框圖；圖4是RTNW指令的說明；圖5是TJMP指令的說明；圖6是語音數據使用RTNW指令所產生的存儲器浪費情形表示圖；圖7是本發明較佳實施例的一種中央處理單元系統方框圖；圖8是本發明較佳實施例的存儲器裝置方框圖；圖9是本發明數據區的指令產生方式的方框圖；圖10是本發明使用Verilog HDL的一較佳實施例；圖11是本發明使用Verilog HDL的另一較佳實施例；以及圖12是本發明較佳實施例的一種外加電路方框圖，它亦是圖10或圖11的一種硬體表示圖。
圖7繪示本發明較佳實施例的一種中央處理單元系統方框圖。同時參照圖7與圖2，兩圖的不同之處在於圖2的中央處理單元200a與程序存儲器200b的連接加上外加電路，即圖7中的地址檢測裝置700d與邏輯電路700e。另外，本發明的重點是在程序存儲器700b中同時放入程序與數據，亦即將語音數據放在程序只讀存儲器內，避免其內部指令所帶來浪費存儲器的缺點。而且，在節省存儲器的同時，可以不需更改微處理器(或中央處理單元)700a硬體主要部分。在稍許更改外加電路的情況下，就可以利用原來的中央處理單元來製作原型(prototype)，馬上就可以開發出程序。
圖8為本發明較佳實施例的存儲器裝置方框圖。參照圖8，本發明原理是先將存儲器700b的某一區域定義為RTNW指令的數據區800a，其他區域為一般程序區800b。當欲使用存儲器700b時，首先由地址檢測裝置700d檢測欲使用的存儲器地址ADDRESS是否在數據區800a。如果是的話，RTNW指令的操作碼由硬體所產生，它和存儲器700b的數據區800a的數據級聯(data cascade)組成一RTNW指令，傳回微處理器700a執行。如果不是的話，指令碼直接由存儲器700b的程序區800b所產生。
同時參照圖9與圖8，圖9繪示本發明數據區的指令產生方式的方框圖。當微處理器700a欲使用存儲器700b的數據區800a時，邏輯電路700e會根據地址檢測裝置700d接收的控制信號HIGHBYTE指示由數據區取得8位數據，例如高字節(high byte)區900h的數據或低字節(low byte)區9001的數據，並且與內部的RTNW操作碼900opc合成RTNW指令，如圖9中由RTNW操作碼900opc與低字節數據AA合成的RTNW指令，或由RTNW操作碼900opc與高字節數據55合成的RTNW指令。如此偷天換日作法，微處理器根本不知道傳回的指令是模擬出來的，因此存儲器使用率可達100％。
接著，參照圖10與圖11，圖10是本發明使用Verilog硬體描述語言(Hardware Description Language；HDL)的一較佳實施例，圖11是本發明使用Verilog HDL的另一較佳實施例。將上述兩圖所示的HDL與適當的元件庫(library)合成後，就可以得到一具體電路。由於實現的方式很多，因此本發明強調的是其觀念，實際上它還可以衍生出很多變形。例如圖10將程序區和數據區只用一地址位來選擇；而圖11則用一選擇寄存器(option register)來做選擇，因此程序區和數據區大小比例分配是可變的，可隨存儲器用途而作區分，以利程序的方便。例如存儲容量為16K的存儲器可以將數據區與程序區劃分為8K,8K，或劃分為12K,4K等，前者只需1位就可以作選擇，而後者需要2位才能作選擇。因此在硬體設計時可以利用選擇寄存器來選擇，如此可以適用於各種不同大小的語音數據。
參照圖12，其繪示本發明較佳實施例的一種外加電路方框圖，它是圖10或圖11的一種硬體表示圖。其中，多路轉換器(multiplexer)MUX15～MUX0為圖7邏輯電路700e的舉例，控制電路1200為圖7地址檢測裝置700d的舉例。多路轉換器組MUX15～0以總線ROMBIT[15]～
連接圖7存儲器700b，並經總線DATA[15]～
耦接圖7微處理器700a。多路轉換器MUX15～8的一輸入端依序耦接邏輯1,1,0,1,0,0,0,0，表示RTNW指令的操作碼1101000，另一輸入端依序耦接總線ROMBIT[15]～[8]。而多路轉換器MUX7～0一輸入端分別耦接總線ROMBIT[15]～[8]，另一輸入端分別耦接總線ROMBIT[7]～
。因此，總線DATA[15]～
有三種可能的連接法一是DATA[15]～
=ROMBIT[15]～
，此時將存儲器程序區數據輸出至微處理器；二是DATA[15]～
=[1101000],ROMBIT[15]～[8]，此時將RTNW操作碼與存儲器數據區的高字節數據輸出至微處理器；三是DATA[15]～
=[1101000],ROMBIT[7]～
，此時將RTNW操作碼與存儲器數據區的低字節數據輸出至微處理器，其中後兩者選擇輸出高位數據或低位數據，可以以一控制信號HIGHBYTE來實現。
由上述本發明較佳實施例可知，應用本發明提供的方法與裝置可將語音數據放在程序只讀存儲器內，避免了其內部指令所帶來浪費存儲器的缺點。而且，在節省存儲器的同時，可以不需更改CPU硬體主要部分，在稍許更改外加電路的情況下，就可以利用原來的CPU來製作本發明的裝置，並且馬上可以開發出程序。
雖然本發明已以RTNW指令的較佳實施例揭露如上，然其並非用以限定本發明，還可以有其他指令或是兩個以上的指令專用區。凡任何熟悉此技術的人員，在不脫離本發明的精神和範圍內，當可作各種的更動與潤飾，因此本發明的保護範圍當視後附的權利要求所界定者為準。
權利要求
1．一種節省存儲器的方法，用於包括一存儲器與一中央處理單元的系統，該中央處理單元以一地址總線耦接該存儲器；該方法至少包括定義一特殊地址空間；檢測該地址總線的地址是否位於該特殊地址空間；以及若該地址總線的地址在該特殊地址空間，則將從該存儲器讀取的數據經處理後送至該中央處理單元。
2．如權利要求1所述的方法，該方法還包括若該地址總線的地址不在該特殊地址空間，則將從該存儲器讀取的數據直接送至該中央處理單元。
3．如權利要求1所述的方法，其中若該地址總線的地址在該特殊地址空間，則利用從該存儲器讀取的部分數據和硬體模擬的一操作碼合成一指令，送至該中央處理單元執行。
4．如權利要求1所述的方法，該方法還包括在該存儲器的地址空間內，以一選擇寄存器定義該特殊地址空間。
5．一種節省存儲器的方法，用於包括一微處理器與一存儲器的系統，該微處理器以一地址總線耦接該存儲器；該方法包括在該存儲器的地址空間內，定義一特殊地址空間，作為要特殊處理的存儲器區域；在讀取該存儲器數據時，檢測該地址總線的地址是否位於該特殊地址空間；以及若該地址總線的地址在該特殊地址空間，則將讀出的該存儲器數據與一內部操作碼合成一程序碼後，送至該微處理器執行。
6．如權利要求5所述的方法，該方法還包括若該地址總線的地址不在該特殊地址空間，則將讀出的該存儲器數據送至該微處理器執行。
7．如權利要求5所述的方法，其中利用一地址檢測裝置檢測該地址總線的地址是否位於該特殊地址空間。
8．如權利要求5所述的方法，其中利用一邏輯電路將讀出的該存儲器數據與該內部操作碼合成該程序碼。
9．如權利要求5所述的方法，其中將讀出的該存儲器數據的高字節與該內部操作碼合成該程序碼。
10．如權利要求5所述的方法，其中將讀出的該存儲器數據的低字節與該內部操作碼合成該程序碼。
11．如權利要求5所述的方法，該方法還包括以一選擇寄存器定義該特殊地址空間。
12．一種節省存儲器的裝置，用於包括一微處理器與一存儲器的系統，該微處理器以一地址總線耦接該存儲器；該裝置至少包括一地址檢測裝置，耦接該地址總線，用以判斷該地址總線的地址是否在預先設定的一特殊地址空間；以及一邏輯電路，分別耦接該地址檢測裝置、該存儲器與該微處理器；其中，若該地址檢測裝置判斷該地址總線的地址在該特殊地址空間時，從該存儲器中取出適當的數據和一內部操作碼合成一指令，送至該微處理器。
13．如權利要求12所述的裝置，其中若該地址檢測裝置判斷該地址總線的地址不在該特殊地址空間時，直接將該存儲器取出的數據送至該微處理器。
14．如權利要求12所述的裝置，該裝置還包括一選擇寄存器，用以決定該特殊地址空間。
15．一種節省存儲器的裝置，用於包括一微處理器與一存儲器的系統；該裝置至少包括一地址檢測裝置，用以判斷該微處理器所欲讀取的該存儲器地址是否在預先設定的一特殊地址空間；以及一邏輯電路，用以受該地址檢測裝置控制，將從該存儲器地址讀取的數據選擇性地輸出至該微處理器。
16．如權利要求15所述的裝置，其中若該地址檢測裝置判斷所欲讀取該存儲器地址在該特殊地址空間時，讀取該存儲器地址的適當數據並和一內部操作碼合成一指令，再送至該微處理器；若該地址檢測裝置判斷所欲讀取該存儲器地址不在該特殊地址空間時，直接讀取該存儲器地址的數據，並送至該微處理器。
17．如權利要求16所述的裝置，其中根據一控制信號決定從該存儲器地址中讀取高字節或低字節數據，並與該內部操作碼合成該指令。
18．如權利要求15所述的裝置，該裝置還包括一選擇寄存器，用以決定該特殊地址空間。
19．一種節省存儲器的裝置，它至少包括一UM6610微處理器；一隻讀存儲器；一地址檢測裝置，用以判斷該UM6610微處理器所欲讀取的該只讀存儲器地址是否在預先設定的一特殊地址空間；以及一邏輯電路，用以受該地址檢測裝置控制，將從該只讀存儲器地址讀取的數據選擇性地輸出至該UM6610微處理器。
20．如權利要求19所述的裝置，其中當該地址檢測裝置判斷該UM6610微處理器所欲讀取的該只讀存儲器地址在該特殊地址空間時，根據一控制信號控制該邏輯電路讀取該只讀存儲器地址數據的高字節或低字節，並與一內部RTNW操作碼合成一RTNW指令。
21．一種節省存儲器的裝置，它至少包括一UM6610微處理器；一隻讀存儲器；一選擇寄存器，用以決定一特殊地址空間；一地址檢測裝置，用以判斷該UM6610微處理器所欲讀取的該只讀存儲器地址是否在該特殊地址空間；以及一邏輯電路，用以在該地址檢測裝置判斷出該只讀存儲器地址位於該特殊地址空間時，根據一控制信號從該只讀存儲器讀取適當的數據並和一內部RTNW操作碼合成一RTNW指令。
22．一種節省存儲器的方法，用於包括一UM6610微處理器與一存儲器的系統，該UM6610微處理器以一地址總線耦接該存儲器；該方法包括在該存儲器的地址空間內，利用一選擇寄存器定義一特殊地址空間，作為要特殊處理RTNW指令的存儲器區域；在讀取該存儲器數據時，檢測該地址總線的地址是否位於該特殊地址空間；以及若該地址總線的地址在該特殊地址空間，則根據一控制信號將讀出的該存儲器數據與一內部RTNW操作碼合成一RTNW程序碼後，送至該UM6610微處理器執行。
全文摘要
一種節省存儲器的方法與裝置,它在一般哈佛結構的中央處理單元中將語音數據放在程序存儲器內,即在程序存儲器中放入數據與程序,避免其內部指令所帶來浪費存儲器的缺點。而且,在節省存儲器的同時,可以不需更改中央處理單元主體,只要稍許更改外加電路,就可以利用原來的中央處理單元製作原型,用以開發出程序,以利市場推廣。
文檔編號G06F12/00GK1204805SQ9711372
公開日1999年1月13日 申請日期1997年7月4日 優先權日1997年7月4日
發明者徐世斌, 鄭奕禧, 洪敬和 申請人:聯華電子股份有限公司