一種動態時鐘與電源的控制方法、系統及裝置的製作方法

2023-05-06 06:50:31 1

專利名稱：一種動態時鐘與電源的控制方法、系統及裝置的製作方法
技術領域：
本發明涉及移動通信技術領域，尤其涉及一種動態時鐘與電源的控制方 法、系統及裝置。
背景技術：
隨著3G時代的到來和晶片集成度的不斷提高，目前，許多高端手機的基 帶處理器晶片都具有多個核處理器，比如具有2個ARM9 (Advanced RISC Machines)和2個數位訊號處理器(Digital Signal Processor, DSP)核的基帶 處理器晶片。其中1個ARM核和1個DSP核一起運行無線協議棧軟體，而另 一個ARM核和另 一個DSP核一般用來實現應用層軟體和音視頻編解碼。因為 核處理器的增多，手機的功耗也越來越大，動態時鐘和電源的控制方法就是根 據不同的業務和狀態只讓必要的處理器和外設工作，如配置不同的工作時鐘和 核電壓等，從而動態的調節手機功耗，以達到最小化手機功耗的目的。因此， 如何通過簡單有效並且可靠的方法實現這種多核處理器條件下基帶系統的時
鍾和電源的動態控制，對於提高高端手機的待機時間、通話時間而言將越來越 重要。
在多核處理器系統中，每個處理器的任務各不相同，而多個核處理器共用 一個系統時鐘，或使用相同的核電源，某個核單方面關掉時鐘或電源會導致其 它核和外設工作狀態被破壞，因此必須保證多個核處理器同步進入睡眠和喚醒 狀態。在這種情況下往往需要一個主控處理器來控制系統的時鐘和電源。
下面以基於雙核的基帶處理器為例，簡單說明現有技術中採用軟體方法實 現動態時鐘與電源控制的基本流程
如圖1所示，在一個4交簡單的具有1個ARM核與1個DSP核的2核系
4統中，ARM核作為主控處理器。基帶晶片的工作狀態可以分為工作(Active) 狀態、DSP空閒(Idle)狀態和深睡眠(Deep Sleep)狀態等幾個狀態，系統 根據這些狀態控制處理器的時鐘和核電壓。DSP核在任務結束後關閉其外設，準備進入Idle狀態，DSP核給ARM核 發送一個中斷，通知ARM核後DSP核進入Idle狀態，此時系統進入DSP Idle 狀態；在DSP Idle狀態下當ARM核收到DSP核發送的中斷，並判斷DSP核 已處於Idle狀態後，在沒有任務的情況下，ARM核關閉其外設和DSP核的核 時鐘，然後配置好定時喚醒;f莫塊、關閉系統時鐘和電源，ii^Deep Sleep狀態。 系統喚醒的流程同睡眠的反過程類似。定時喚醒模塊到設定時間或者被鍵盤等 中斷喚醒，打開電源和時鐘源晶振，完成上電時序後打開鎖相環 (Phase-LockedLoop， PLL)，然後恢復到睡眠前的時鐘和DSP Idle狀態。之後， ARM核打開DSP核時鐘，給DSP核發一個喚醒中斷，DSP核恢復Idle狀態 前的工作狀態，繼續執行手機網絡同步任務，這時ARM核可以開始執行應用 層及高層協議棧任務，系統處於Active狀態。在現有技術下，即使作為主控處理器的需要高頻時鐘的核處理器沒有別的 任務，每次睡眠和喚醒過程也都會被使用，導致額外的處理器功耗的開銷。對 於具有更多核的系統，系統狀態以及交互和同步機制的複雜程度將大大增加。 並且，釆用軟體同步機制的控制方法不能保證硬體可靠的進入睡眠狀態， 作為主控處理器的核處理器接收其他的核處理器發送的中斷信號，並根據此 中斷信號作出關閉時鐘和核電源的動作需要時間，主要是因為當其他核處理器 發出中斷信號後，通過軟體將此中斷信號傳輸到主控處理器，此主控處理器根 據此中斷的內容作出控制，通過軟體將此控制信令傳輸到其他的核處理器，實 現對其他處理器的控制。可以看到在整個的控制過程中，中斷信號通過軟體傳 輸到主控處理器，主控處理器作出控制後通過軟體實現對其他核處理器的控 制，因此採用軟體實現的方法增加了控制實現的時間，無法有效的保證快捷準 確的時鐘和電源的控制。另外軟體很難判斷時鐘和電源資源被佔用的情況，貿然關閉時鐘和電源
會導致數據的丟失和系統工作狀態出錯。例如直接存儲器存取(DirectMemory Access, DMA)外設正在工作，需要使用系統時鐘，如果這時候時鐘被關閉， 會導致數據丟失。

發明內容
本發明實施例提供一種動態時鐘與電源的控制方法及裝置，用以解決現有 技術中動態時鐘與電源的控制方法不可靠、對時鐘和電源被佔用的情況難判斷 以及功耗大的問題。
本發明實施例提供的一種動態時鐘與電源的控制系統，包括至少一個核 處理器和時鐘和電源管理模塊
所述至少一個核處理器中每個核處理器與所述時鐘和電源管理模塊相連， 用於向所述時鐘和電源管理模塊發送信號；
所述時鐘和電源管理模塊，與所述每個核處理器相連，用於接收所述每個 核處理器發送的信號，將所述信號處理為控制所述每個核處理器時鐘和電源的 控制信號， 一艮據所述控制信號控制所述每個核處理器的時鐘和電源。
本發明實施例提供的一種動態時鐘與電源的控制方法，適用於動態時鐘和 電源的硬體控制系統中，包括
時鐘和電源管理模塊將至少一個核處理器發送的信號，處理為控制所述至 少一個核處理器時鐘和電源的控制信號；
所述時鐘和電源管理模塊根據所述控制信號控制所述至少一個核處理器 的時鐘和電源。
一種動態時鐘和電源管理裝置，包括
時鐘和電源管理狀態機，與外部待控裝置相連，用於接收並處理所述外部 待控裝置的輸入信號，並將處理後的信號發送到解碼器；
解碼器，用於將所述時鐘和電源管理狀態機發送的信號，處理為控制所述外部待控裝置時鐘和電源的控制信號，並將控制所述外部待控裝置時鐘的信號發送到門處理電路；門處理電路，用於將接收的控制信號經與門處理，處理為控制系統時鐘的 控制信號。本發明實施例在動態控制時鐘與電源時，在硬體上將每個核處理器直接和 時鐘和電源管理模塊相連，將每個核處理器發送的信號處理為控制時鐘和電源 的控制信號，並且時鐘和電源管理模塊採用低頻時鐘源供電，節省了終端開銷， 在信號接收和處理上節省了時間，提高了控制的可靠性。因此，本發明可以提 高基於多核處理器晶片在移動終端中時鐘與電源控制的可靠性，節省移動終端 和CPU的資源，在一定程度上增加了系統的睡眠時間，提高移動終端的待機 時間。


圖1為現有技術中雙核處理器基帶晶片工作才莫式狀態轉移圖；圖2為本發明實施例中實現動態時鐘和電源的硬體控制連接電路圖；圖3為本發明實施例中動態時鐘和電源控制的內部原理圖；圖4為本發明實施例中系統從睡眠到喚醒的時鐘和電源的啟動時序圖；圖5為本發明實施例中時鐘和電源管理模塊控制系統狀態變換圖。
具體實施方式
在本發明實施例中，時鐘和電源管理模塊將至少一個核處理器發送的信 號，處理為控制每個核處理器時鐘和電源的控制信號，時鐘和電源管理才莫塊才艮 據得到的控制信號控制每個核處理器的時鐘和電源，並且，時鐘和電源管理模 塊在硬體上與每個核處理器直接相連。動態時鐘和電源控制的方法還包括，時鐘和電源管理模塊根據睡眠/喚醒定 時器發送的睡眠觸發信號，控制系統時鐘和電源的關閉；4艮據睡眠/喚醒定時器發送的喚醒觸發信號，或中斷管理模塊發送的硬體中斷信號控制系統時鐘和電 源的打開。DMA外設與時鐘和電源管理模塊直接相連，向時鐘和電源管理模塊輸入 其運行狀態指示信號。當核處理器輸入的信號為核處理器工作狀態指示信號時，時鐘和電源管理 模塊將所述指示信號處理為控制核處理器核時鐘和核總線時鐘使能的控制信 號，和控制核處理器核電源和核總線電源的控制信號，時鐘和電源管理模塊根 據得到的控制信號控制核處理器的核電源和核時鐘及核總線的時鐘和電源；當 直接存儲器存儲DMA外設向時鐘和電源管理模發送運行狀態指示信號時，時 鍾和電源管理模塊將指示信號處理為控制DMA外設的時鐘和電源，時鐘和電 源管理模塊根據得到的控制信號控制DMA外設的時鐘和電源。並且，為了節省系統的開銷，時鐘和電源管理才莫塊以及睡眠/喚醒定時器採 用低頻時鐘源。在本發明實施例中，利用硬體邏輯自動控制時鐘和電源，即根據外部待控 裝置的輸入信號，包括核處理器的工作狀態指示信號和DMA外設的運行狀 態信號進行的處理，才艮據處理得到的控制信號控制時鐘和電源，當得到的控制 信號為所有核處理器和外設都處於Idle狀態時，才能關閉系統總時鐘，然後按 照一定的順序關閉電源。在本發明實施例中，時鐘和電源管理模塊作為 一個控制時鐘和電源的裝 置，也可以稱為時鐘和電源管理裝置。如圖2所示為本發明實施例提供的動態時鐘和電源控制的硬體連接電路 圖，實現動態時鐘和電源控制的硬體包括核處理器、DMA等外設、時鐘和 電源管理模塊、睡眠/喚醒定時器以及中斷管理模塊。其中，核處理器的引腳直 接與時鐘和電源管理模塊的引腳相連，其輸出的信號包括，反映核處理器工作 狀態的指示信號以及反映核總線運行狀態的指示信號，DMA等外設直接與時 鍾和電源管理才莫塊相連，在圖2中，為了清楚描述動態時鐘和電源的控制過程將核處理器和DMA外設分開表示，在處理過程中可以將核處理器和DMA外 設輸入的信號和起來處理；並且，在此只用一個核處理器x來說明控制的過程， 當有多個核處理器時，其與時鐘和電源管理模塊的連接方式相同，即為了實現 直接向時鐘和電源管理模塊發送狀態信號。同時，中斷管理模塊、睡眠/喚醒定 時器也直接和時鐘和電源管理模塊相連。其中，在本發明實施例中，用中斷管理模塊表示發送中斷信號的單元，在 實際的實現過程中，可能核處理器也可以實現中斷信號的發送，在此為了清楚 的描述控制的過程，將實現發送中斷信號的單元統一稱為中斷管理模塊。時鐘電路為核處理器x以及DMA等外設提供時鐘，時鐘電路為核處理器 提供高頻時鐘，並為DMA等外設提供時鐘。電源電路直接和核處理器x、DMA 等外設及時鐘電路供電相連，為其供電，並且，每個核處理器有其單獨的供電 電源。同時，在硬體連接電路中，睡眠/喚醒定時器直接與時鐘和電源管理模塊相 連，根據設定的時間實現對系統定時睡眠和喚醒的控制。並且在接收到中斷管 理模塊發送的硬體中斷請求信號時，時鐘和電源管理模塊根據接收到的信號對 系統進行喚醒的控制。為了保證睡目^y喚醒定時器能在定時到來時喚醒時鐘和電源管理模塊，以及 時鐘和電源管理模塊能接收到中斷信號及喚醒信號，所以在本發明實施例中時 鍾和電源管理模塊和睡眠/喚醒定時器採用獨立電源供電，並且使用獨立的低頻 時鐘源，由於時鐘和電源管理模塊以及睡眠/喚醒定時器採用低頻的獨立時鐘 源，因此可以使系統節省功耗開銷，從而提高移動終端的待機時間。在本發明實施例中處於工作狀態的核處理器和DMA等外設也向時鐘和電 源管理模塊發送狀態指示信號，時鐘和電源管理模塊可以處理此信號為無效信 號，只有當核處理器和/或DMA等外設完成任務不需要時鐘時，發送的狀態指 示信號時鐘和電源管理模塊才進行處理，並根據處理的結果進行控制。當核處理器x和/或DMA等外設完成任務後不需要時鐘時，核處理器x將 指示其工作狀態的信號輸入時鐘和電源管理^t塊，DMA等外設將指示其運行 狀態的信號輸入時鐘和電源管理模塊，時鐘和電源管理模塊根據輸入的狀態信 號進行處理輸出控制信號，實現對時鐘和電源的控制。時鐘和電源管理模塊的 控制信號包括，控制各路電源使能的控制信號，和控制各路時鐘使能的控制信 號。
如圖3所示為本發明實施例中時鐘和電源管理;漠塊的內部原理圖，時鐘和 電源管理模塊包括時鐘和電源管理狀態機、解碼器以及門處理器。
其中，時鐘和電源管理狀態機與外部待控裝置相連，用於接收外部待控裝 置輸入的信號，包括每個核處理器發送的核處理器工作狀態指示信號 ARMn一IDLE 、 DSPn_IDLE 、以及DMA夕卜設的運行狀態指示信號 DMA—SYSCLK—REQ，時鐘和電源管理狀態機將接收的信號進行處理，將處理 後的信號發送到解碼器，例如，時鐘和電源管理模塊狀態機可以將接收的信號 經過放大、濾波或比較處理後發送到解碼器，解碼器將輸入的信號處理後得到 控制信號，其中包括控制核處理器電源的控制信號，和控制核處理器時鐘的 控制信號。控制核處理器時鐘的控制信號包括控制核處理器核時鐘的控制信 號ARMn_cclk—en和DSPn_cclk_en;控制核處理器核總線時鐘的控制信號 ARMn—bclk一en和DSPn—bclk一en。其中，控制核處理器核時鐘的控制信號控制 核處理器的時鐘，控制核處理器核總線時鐘的控制信號控制各個處理器的總線 時鐘。控制核處理器電源的控制信號包括控制核處理器核電源的控制信號 VDD_ARMn—en和VDD—DSPn一en。還包括，控制DMA外設時鐘和電源的控 制信號。
解碼器將處理得到的控制核處理器時鐘的控制信號發送到門處理電路，門 處理電路將輸入的控制信號經過與門處理得到控制系統時鐘的信號OSC-EN。 本發明實施例中為了保證在關閉系統時鐘時，所有的核處理器及外設都有效的關閉了時鐘，所以將處理得到的控制核處理器的時鐘信號經過與門處理電路， 有效保證了在關閉系統時鐘的情況下，其他核處理器和外設的數據不丟失，以 及能夠被正常喚醒。
當系統時鐘關閉後，睡眠/喚醒定時器按照配置的睡眠定時，向時鐘和電源
管理模塊發送睡眠Sleep—Trig觸發信號，時鐘和電源管理模塊接收到睡眠觸發 信號後，關閉系統電源，系統進入睡眠狀態。在此過程中，睡眠/喚醒定時器只 有在系統時鐘關閉後才會向時鐘和電源管理模塊發送睡眠觸發信號，可以有效 保證核處理器和其他外設的運行安全。
下面詳細描述動態時鐘和電源控制的過程
時鐘和電源管理狀態機的輸入信號包括ARM核和DSP核的Idle狀態指 示信號、DMA的時鐘請求信號DMA一SYSCLK一REQ、中斷管理模塊發送的硬 件中斷信號HW一IRQ以及睡眠/喚醒定時器發送的睡眠觸發信號Sleep—Trig和 喚醒觸發信號Wakeup一REQ等。時鐘和電源管理狀態機根據接收的輸入信號進 行處理，得到控制時鐘和電源的控制信號。其中，時鐘和電源管理模塊處理後 得到的控制信號包括系統總時鐘控制信號OSC-EN、第n個ARM核總線時 鍾使能信號ARMn_bclk—en、第n個ARM核核時鐘使能信號ARMn_cclk—en、 第n個DSP核總線時鐘使能信號DSPn_bclk_en、第n個DSP核核時鐘使能信 號DSPn_cclk_en以及第n個ARM核核電源控制信號VDD一ARMn和第n個 DSP核核電源控制信號VDD_DSPn。
當系統所有核處理器和其他時鐘請求模塊都處於Idle狀態，不需要時鐘時， 時鐘和電源管理狀態機處理核處理器輸入的狀態信號，輸出控制信號 ARMn—bclk—en、 ARMn—cclk—en、 DSPn—bclk—en和DSPn_cclk—en，關閉各核處 理器的核時鐘及各核處理器核總線的時鐘，以及關閉DMA外設的時鐘和電源。 並且時鐘和電源管理狀態機輸出電源控制信號VDD一ARMn和VDD—DSPn，將 控制各核處理器的核電源按照一定先後順序關閉或者進入低功耗4莫式。同時， 經過時鐘和電源管理狀體機和解碼器處理後的各核處理器的時鐘使能控制信
ii號、及DMA外設的時鐘使能控制信號輸入門處理器，時鐘使能控制信號經過 與門處理後得到控制系統總時鐘的控制信號OSC-EN， OSC-EN直接控制外部 時鐘源晶振的供電電源LDO的使能，當所有核處理器及DMA外設的時鐘都 關閉時，OSC-EN有效才能關閉系統時鐘。
當系統時鐘關閉後，睡眠/喚醒定時器發出睡眠觸發信號，時鐘和電源管理 模塊接收到此睡眠觸發信號後，輸出控制系統電源關閉的控制信號關閉系統電 源，使系統進入睡眠狀態。
處於睡眠狀態的系統，當系統定時結束時，睡眠/喚醒定時器向時鐘和電源 管理模塊輸入喚醒觸發信號，時鐘和電源管理模塊的狀態發生變化，打開系統 電源，然後按照一定順序打開系統時鐘，隨之各核處理器的核電源被打開，各 核處理器的時鐘包括總線時鐘和核時鐘被打開，系統被喚醒；當時鐘和電源管 理模塊接收到中斷管理模塊發送的中斷信號時，時鐘和電源管理模塊的狀態發 生變化，打開系統電源，然後按照一定順序打開系統時鐘，因為中斷管理模塊 與核處理器之間存在硬體上的關聯，所以在時鐘和電源管理才莫塊收到中斷管理 模塊發送的硬體中斷信號時，時鐘和電源管理模塊打開與硬體中斷信號關聯的 核處理器的核電源，隨之打開關聯的核處理器的時鐘包括核總線時鐘和核時 鍾，使關聯的核處理器處於工作狀態，其他核處理器依然保持在省電狀態。
如圖4所示，為本發明實施例提供的系統從睡眠到喚醒的時鐘和電源的啟 動時序圖。
當有部分核處理器完成任務不需要時鐘處於空閒狀態時，此情況包括核處 理器和/或其核總線不需要時鐘，當核處理器和其核總線都不需要時鐘時，時鐘 和電源管理模塊的控制過程包括處於空閒狀態的核處理器向時鐘和電源管理 模塊發送Idle狀態指示信號，時鐘和電源管理狀態機將此Idle狀態指示信號處 理後發送到解碼器，經過解碼器的處理得到控制核處理器時鐘和電源的控制信 號，控制關閉核處理器的核時鐘和核總線時鐘，並且控制核處理器的核電源關 閉或者進入低功耗狀態。當有與此核處理器關聯的硬體中斷信號輸入時，時鐘和電源管理^t塊打開核處理器的核電源，並^^姿照一定順序打開核處理器的核時 鍾和核總線時鐘，使此核處理器進入工作狀態。
電源的控制。例如，某一核處理器結束任務後，即會向時鐘和電源管理模塊發
出Idle狀態指示信號，時鐘和電源管理模塊接收到此Idle狀態指示信號後，輸 出控制核處理器時鐘使能的控制信號，包括控制核時鐘和核總線時鐘使能的控 制信號，隨之時鐘和電源管理模塊輸出控制信號關閉此核處理器的核電源，或 使核電源處於低功耗模式。因此採用本發明實施例提供的時鐘和電源的控制方 法和裝置，可以及時地根據核處理器的狀態進行控制，並且通過硬體連接的方 法可以有效的控制時鐘和電源的使能，因此，採用本發明實施例提供的方法和 裝置可以有效地節省系統的功耗，提高系統的待機時間。
在硬體連接上，核處理器的一個或者多個引腳直接與時鐘和電源管理模塊 的引腳相連，核處理器通過相連的引腳將其運行狀態和其總線的運行狀態反映 給時鐘和電源管理模塊，時鐘和電源管理模塊處理輸入的信號，得到控制核處 理器和核處理器總線的時鐘和電源的控制信號。
因此，採用本發明實施例提供的動態時鐘和電源的控制方法，可以最大化 系統的睡眠時間，並且使系統進入睡眠的過程簡單可靠，避免了在一些設備需 要時鐘的情況下，關閉時鐘帶來的危險性。同時，由於本發明實施例中沒有採 用需要高頻時鐘的核處理器作為主控制器，而是採用一個需要低頻時鐘的時鐘 和電源管理模塊，因此大大降低了系統的功耗，可以有效延長系統的待機時間。
並且，在系統中採用其他的核處理器時也可以採用本發明實施例提供的控 制方法。
以下對時鐘和電源管理模塊實現系統睡眠和喚醒的過程中，系統經歷的幾 個狀態進行介紹，如圖5所示，包括
狀態501、鎖相環工作PLL Active狀態，系統電源打開並且PLL穩定後進 入這個狀態，此狀態下所有時鐘和電源都打開。並且當所有的核處理器及DMA外設都不需要時鐘時，時鐘和電源管理模塊控制系統進入下一個狀態， 時鐘停止Clock Stop狀態；
狀態502、時鐘關閉Clock Stop狀態，此狀態為所有的核處理器及DMA 外設都不需要時鐘時進入的狀態。進入這個狀態後，時鐘和電源管理模塊將輸 出控制信號，將總線時鐘和核時鐘使能關閉，例如，關閉ARM核的總線時鐘 使能ARMn_bclk_en、 ARM核的核時鐘使能ARMn—cclk_en、 DSP核的總線時 鍾使能DSPn—bclk_en、 DSP核的核時鐘使能DSPn—cclk—en等；
狀態503、核電源關閉Core Power Off狀態，當時鐘和電源管理;f莫塊關閉 核時鐘和總線時鐘後，時鐘和電源管理模塊依次控制核電源關閉或進入低功耗
模式；
狀態504、系統時鐘關閉OSCOff狀態，當核時鐘和核電源關閉後，時鐘 和電源管理模塊控制系統進入此狀態，這時給外部晶振供電的LDO的使能信 號將被關閉，使系統進入深睡眠狀態。直到定時喚醒模塊的請求信號或者硬體 中斷信號將系統喚醒；
狀態505、系統時鐘打開OSC On狀態，處於睡眠狀態的系統被中斷或定 時喚醒時，首先系統打開外部晶振的電源，然後系統進入時鐘穩定OSC Warm-Up狀態；
步驟506、時鐘穩定OSC Warm-Up狀態，當外部晶振的電源被打開後需 要穩定一段時間才能輸出比較可靠的時鐘信號，具體的時序過程可以參考圖4 所示，然後系統將進入Core Power Off狀態，即，在沒有時鐘請求的情況下， 系統自動進入Core Power Off狀態，以保證使系統的睡眠時間最大化；
步驟507、核電源打開Core Power On狀態，系統從睡眠狀態中喚醒，即 外部對時鐘由請求時，系統則會由Core Power Off跳轉到此狀態，在這個狀態 下所有的核處理器的核電源被打開；
步驟508、鎖相環穩定PLL Warm-Up狀態，當系統從睡眠狀態中喚醒，並 且系統之前處於Clock Stop狀態，系統則會跳轉到PLL Warm-Up狀態，這時鎖相環PLL被打開，當PLL穩定後，系統狀態跳轉到PLL Active狀態，並打 開所有的核時鐘，完成系統的喚醒過程。
以上是本發明實施例提供的動態控制時鐘和電源的方法，以及實現動態時 鍾和電源控制的裝置，本發明實施例在動態控制時鐘與電源時，在硬體上將每 個核處理器直接和時鐘和電源管理模塊相連，將每個核處理器發送的信號處理 為控制時鐘和電源的控制信號，並且時鐘和電源管理模塊採用低頻時鐘源供 電，節省了終端開銷，在信號接收和處理上節省了時間，提高了控制的可靠性。 因此，本發明可以提高基於多核處理器晶片在移動終端中時鐘與電源控制的可 靠性，節省移動終端和CPU的資源，在一定程度上增加了系統的睡眠時間， 提高移動終端的待機時間。
顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發 明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及 其等同技術的範圍之內，則本發明也意圖包含這些改動和變型在內。
權利要求
1、一種動態時鐘和電源的控制系統，其特徵在於，包括時鐘和電源管理模塊和至少一個核處理器所述至少一個核處理器中每個核處理器與所述時鐘和電源管理模塊相連，用於向所述時鐘和電源管理模塊發送信號；所述時鐘和電源管理模塊，與所述每個核處理器相連，用於接收所述每個核處理器發送的信號，將所述信號處理為控制所述每個核處理器時鐘和電源的控制信號，根據所述控制信號控制所述每個核處理器的時鐘和電源。
2、 如權利要求l所述的系統，其特徵在於，所述系統還包括 睡眠/喚醒定時器，與所述時鐘和電源管理;f莫塊相連，用於向所述時鐘和電源管理模塊發送觸發信號，控制系統電源的打開和關閉。
3、 如權利要求2所述的系統，其特徵在於，所述系統還包括 低頻時鐘源，與所述時鐘和電源管理模塊，或睡眠/喚醒定時器相連，用於向所述時鐘和電源管理模塊，或所述睡眠/喚醒定時器提供低頻時鐘。
4、 如權利要求l所述的系統，其特徵在於，所述系統還包括 直接存儲器存儲DMA外設，與所述時鐘和電源管理^t塊相連，用於向所述時鐘和電源管理模塊發送DMA外設的運行狀態指示信號。
5、 如權利要求l所述的系統，其特徵在於，所述系統還包括 中斷管理模塊，與所述時鐘和電源管理模塊相連，用於向所述時鐘和電源管理模塊發送硬體中斷信號。
6、 一種動態時鐘和電源管理裝置，其特徵在於，包括 時鐘和電源管理狀態機，與外部待控裝置相連，用於接收並處理所述外部待控裝置的輸入信號，並將處理後的信號發送到解碼器；解碼器，用於將所述時鐘和電源管理狀態機發送的信號，處理為控制所述 外部待控裝置時鐘和電源的控制信號，並將控制所述外部待控裝置時鐘的信號 發送到門處理電路；門處理電路，用於將接收的控制信號經與門處理，處理為控制系統時鐘的 控制信號。
7、 一種動態時鐘與電源的控制方法，適用於動態時鐘和電源的硬體控制 系統中，其特徵在於，該方法包括以下步驟時鐘和電源管理模塊將至少一個核處理器發送的信號，處理為控制所述至 少 一個核處理器時鐘和電源的控制信號；所述時鐘和電源管理模塊根據所述控制信號控制所述至少一個核處理器 的時4f和電源。
8、 如權利要求7所述的方法，其特徵在於，所述方法還包括 所述時鐘和電源管理模塊根據睡目^y喚醒定時器發送的睡眠觸發信號，控制系統電源的關閉。
9、 如權利要求8所述的方法，其特徵在於，所述方法還包括 所述時鐘和電源管理模塊根據所述睡HRy喚醒定時器發送的喚醒觸發信號，或中斷管理模塊發送的硬體中斷信號控制系統電源的打開。
10、 如權利要求8或9所述的方法，其特徵在於，所述方法還包括 採用低頻時鐘源為所述時鐘和電源管理模塊，或所述睡BRy喚醒定時器提供低頻時鐘。
11、 如權利要求7所述的方法，其特徵在於，所述方法還包括 所述時鐘和電源管理模塊接收DMA外設的運行指示信號，將所述指示信號處理為控制DMA外設時鐘和電源的控制信號。
12、 如權利要求7所述的方法，其特徵在於，所述時鐘和電源管理模塊根 據所述控制信號控制所述至少一個核處理器的時鐘和電源，包括所述時鐘和電源管理模塊根據所述控制信號控制每個核處理器的核時鐘 和核電源，和控制所述每個核處理器的核總線時鐘和核總線電源。
全文摘要
本發明公開了一種動態時鐘和電源的控制方法，該方法包括，時鐘和電源管理模塊將至少一個核處理器發送的信號，處理為控制所述至少一個核處理器時鐘和電源的控制信號；所述時鐘和電源管理模塊根據所述控制信號控制所述至少一個核處理器的時鐘和電源。本發明還公開了一種動態時鐘和電源控制的系統及裝置。在硬體上將核處理器直接和時鐘和電源管理模塊相連，將核處理器發送的信號處理為控制時鐘和電源的控制信號。因此，本發明可以提高基於多核處理器晶片在移動終端中時鐘與電源控制的可靠性，從而降低系統軟體設計的複雜度，節省移動終端和CPU的資源，在一定程度上增加了系統的睡眠時間，提高移動終端的待機時間。
文檔編號H04M1/73GK101539797SQ200810102179
公開日2009年9月23日 申請日期2008年3月18日 優先權日2008年3月18日
發明者維 何, 史公正 申請人:聯芯科技有限公司;大唐移動通信設備有限公司;上海大唐移動通信設備有限公司