用於電源電壓脈衝幹擾的檢測電路的製作方法
2023-05-01 16:33:26 1
專利名稱：用於電源電壓脈衝幹擾的檢測電路的製作方法
技術領域：
本實用新型涉及電源電壓脈衝幹擾技術領域，特別是用於電源電 壓脈衝幹擾的檢測電路。
背景技術：
在電路系統中，通常存在多種功能的電路模塊，比較說時鐘發生 器電路，存儲器電路，數字邏輯電路等。為了保證整個電路系統中所 有電路模塊都能正確工作需要有一個正常的電源電壓。但有時候，電 源電壓上會有較大的高頻脈衝，會對系統中的一些電路模塊產生影 響或者造成誤運算，甚至會有人為產生的脈衝幹擾對電路系統進行攻 擊。這種高頻脈衝可能是高於電源電壓的，也可能是低於電源電壓的。 現有技術的檢測電路，脈衝幹擾時產生的報警信號， 一般都存在報警 有延遲和報警信號無鎖定功能不能對其有效採樣的缺點，而且電源電 壓正常情況下檢測電路的靜態功耗較高。
美國2000年7月4日發表的專利號為6085342的專利 "ELECTRONIC SYSTEM HAVING A CHIP INTEGRATED POWER ON RESET CIRCUIT WITH GLITCH SENSOR"是在上電復位電路中包含了一個脈衝 幹擾檢測電路，用來檢測電源電壓上的異常。但是該電路只能檢測低 於電源電壓的脈衝幹擾，對於高於電源電壓的脈衝幹擾就無能為力。 中國專利CN1427954的專利"用於檢測功能干擾的電路布置"，通
過放大器和門電路將集成電路的電源電壓超過電壓上限和下限的電 壓波動進行響應，檢測正負兩個方向上的電壓幹擾。但是該電路在無 幹擾的正常情況下，也要消耗一定的功耗，而且報警信號無鎖定功能， 其它電路可能不能有效採樣。 發明內容
為了解決上述現有技術中存在的問題，本實用新型的目的是提供 一種用於電源電壓脈衝幹擾的檢測電路。它能對高於或者低於電源電 壓的脈衝幹擾情況進行報警，並具有報警及時、有效，且靜態功耗低 的特點，以保證電路系統中其它電路模塊的正常工作。
為了達到上述發明目的，本實用新型的技術方案以如下方式實現:
用於電源電壓脈衝幹擾的檢測電路，其結構特點是，它包括參考 電壓產生電路、閾值比較器和鎖存器電路。電源電壓。經參考電壓產 生電路低通濾波後輸出參考電壓。到閾值比較器的一個輸入端，閾值 比較器的另一個輸入端與電源電壓相連。閾值比較器的輸出信號經鎖 存器電路鎖定並輸出。
在上述檢測電路中，所述參考電壓產生電路包括電阻和電容。電 源電壓。依次經電阻和電容接地，電阻和電容的連接點為輸出的參考 電壓。
在上述檢測電路中，所述閾值比較器包括PM0S管一、PM0S管二 和電阻。電源電壓分別與PM0S管一的源極和PM0S管二的柵極連接， 參考電壓分別與PM0S管二的源極和PM0S管一的柵極連接。PM0S管 一和PM0S管二的漏極並聯與比較器輸出端連接並經電阻接地。
本實用新型由於採用了上述結構，當電源電壓與參考電壓的偏差 在一定閾值範圍內時，閾值比較器和鎖存器電路輸出為低電平，不報
警；當電源電壓與參考電壓的偏差大於或者小於一定閾值範圍時，閾 值比較器輸出高電平到鎖存電路鎖定並輸出報警信號。同現有技術相 比，本實用新型靜態功耗低，能檢測出高於或者低於電源電壓的脈衝 幹擾信號，並能及時、有效地報警，保證電路系統中其它電路模塊的 正常工作。
以下結合附圖和具體實施方式
對本實用新型做進一步說明。
圖1為本實用新型的電路原理圖2為本實用新型參考電壓產生電路的電路結構圖3為本實用新型閾值比較器的電路結構圖4為本實用新型的應用框圖。
具體實施方式
參看圖1至圖3，本實用新型包括參考電壓產生電路、閾值比較 器和鎖存器電路。電源電壓VDD經參考電壓產生電路低通濾波後輸出 參考電壓VKEF到閾值比較器的一個輸入端，閾值比較器的另一個輸 入端與電源電壓VDD相連。閾值比較器的輸出信號經鎖存器電路鎖定 並輸出。參考電壓產生電路包括電阻和電容，電源電壓VDD依次經電 阻和電容接地，電阻和電容的連接點為輸出的參考電壓VREF。閾值 比較器包括PM0S管一P1、 PM0S管二P2和電阻R1。電源電壓VDD分 別與PMOS管一 Pl的源極和PMOS管二 P2的柵極連接，參考電壓VREF
分別與PM0S管二 P2的源極和PM0S管一 Pl的柵極連接，PM0S管一 Pl和PM0S管二 P2的漏極並聯與比較器輸出端OUT連接並經電阻Rl 接地。
本實用新型工作時，參考電壓產生電路對電源電壓VDD進行低通 濾波得到參考電壓VREF，參考電壓VREF中較高頻率的幹擾信號已經 基本濾除得到一個較乾淨的準直流電源信號。參考電壓產生電路中濾 波器的參數設定可以根據實際工作環境和需求進行配置。然後，把電 源電壓VDD與參考電壓VREF作為閾值比較器的兩個輸入作閾值比較， 當電源電壓VDD高於參考電壓VREF—定的閾值電壓或者電源電壓VDD 低於參考電壓VREF —定的閾值電壓時，閾值比較器輸出一個高電平 報警信號，反之輸出低電平不報警信號。閾值比較器中的電阻R1在 電路中即可以用電阻實現，也可以用電流源或者工作在線性區的MOS 管實現。鎖存器電路是把報警信號鎖存，充分保證電路系統中其它電 路都能準確的讀取這個報警信號。
在電源電壓VDD中無脈衝幹擾時，電源電壓VDD與參考電壓VREF 的電壓值基本相等。兩者之間的電壓差值遠小於PM0S管一 Pl和PM0S 管二 P2的開啟電壓，PM0S管一 Pl和PM0S管二 P2都處於截止狀態。 在阻值較大的電阻R1的下拉作用下，比較器輸出端OUT輸出為低電 平。
電源電壓VDD上產生一個高於電源電壓VDD的脈衝幹擾且這個幹 擾與參考電壓VREF的差值大於PM0S管一 Pl的開啟電壓，PM0S管一 Pl就會開啟。流過PM0S管一P1的電流一快速增大，根據歐姆定律，
比較器輸出端OUT的電壓等於電流一乘以電阻Rl的阻值。當電流一 快速增加到一定數值，比較器輸出端OUT上的電壓就會上升到與電源 電壓VDD相等的電壓，輸出為高電平。
同理，如果電源電壓VDD上產生一個低於電源電壓VDD的脈衝幹 擾且這個幹擾與參考電壓VREF的差值絕對值大於PM0S管二 P2的開 啟電壓，PM0S管二 P2就會開啟。流過PM0S管二 P2的電流二快速增 大，根據歐姆定律，比較器輸出端OUT的電壓等於電流二乘以電阻 Rl的阻值。當電流二快速增加到一定數值，比較器輸出端OUT上的 電壓就會上升到與電源電壓VDD相等的電壓，輸出為高電平。
在電源電壓VDD正常時，PM0S管一 Pl和PM0S管二 P2都不導通， 所以本實用新型檢測電路的靜態功耗接近為0。而在系統處理高於或 者低於電源電壓VDD的脈衝幹擾異常時，PM0S管一 Pl或者PM0S管 二P2上的電流迅速增大，這個電流流過電阻R1，使得比較器輸出端 OUT結點上的電壓快速增大到電源電壓VDD附近，具有較高的響應速 度。
參看圖4，將本實用新型與存儲器電路、數字邏輯電路和其它電 路相連接，即可以避免電源電壓VDD中的脈衝幹擾信號對各電路模塊 的損壞。
權利要求1、用於電源電壓脈衝幹擾的檢測電路，其特徵在於，它包括參考電壓產生電路、閾值比較器和鎖存器電路，電源電壓(VDD)經參考電壓產生電路低通濾波後輸出參考電壓(VREF)到閾值比較器的一個輸入端，閾值比較器的另一個輸入端與電源電壓(VDD)相連，閾值比較器的輸出信號經鎖存器電路鎖定並輸出。
2、 根據權利要求1所述的用於電源電壓脈衝幹擾的檢測電路， 其特徵在於，所述參考電壓產生電路包括電阻和電容，電源電壓(VDD) 依次經電阻和電容接地，電阻和電容的連接點為輸出的參考電壓(VREF)。
3、 根據權利要求1所述的用於電源電壓脈衝幹擾的檢測電路， 其特徵在於，所述閾值比較器包括PMOS管一 (Pl)、 PM0S管二 (P2) 和電阻(Rl)，電源電壓(VDD)分別與PM0S管一 (Pl)的源極和PM0S 管二 (P2)的柵極連接，參考電壓(V服F)分別與PM0S管二 (P2) 的源極和PM0S管一 (Pl)的柵極連接，PM0S管一 (Pl)和PM0S管 二 (P2)的漏極並聯與比較器輸出端(OUT)連接並經電阻(Rl)接 地。
專利摘要用於電源電壓脈衝幹擾的檢測電路，涉及電源電壓脈衝幹擾技術領域。本實用新型包括參考電壓產生電路、閾值比較器和鎖存器電路，電源電壓。經參考電壓產生電路低通濾波後輸出參考電壓。到閾值比較器的一個輸入端，閾值比較器的另一個輸入端與電源電壓相連。閾值比較器的輸出信號經鎖存器電路鎖定並輸出。同現有技術相比，本實用新型靜態功耗低，能檢測出高於或者低於電源電壓的脈衝幹擾信號，並能及時、有效地報警，保證電路系統中其它電路模塊的正常工作。
文檔編號G01R19/165GK201210174SQ200820080099
公開日2009年3月18日 申請日期2008年4月21日 優先權日2008年4月21日
發明者磊 徐, 盛敬剛, 邰曉鵬, 霍俊傑, 黃金煌 申請人:北京同方微電子有限公司