一種減小數字控制延時對LCL型併網逆變器影響的控制方法與流程
2023-05-02 01:37:51 6
本發明涉及lcl型併網逆變器控制方法領域，特別是涉及一種減小數字控制延時對lcl型併網逆變器影響的控制方法。
背景技術：
在傳統化石能源逐漸匱乏，汙染日益嚴重的背景下，光伏與風能等新能源併網發電的應用得到長足發展。伴隨著光伏和風能等新能源滲透率的不斷提高，併網逆變器對配電網的穩定性和電能質量帶來很大的挑戰。lcl型併網逆變器為三階缺項系統，考慮到lcl諧振尖峰的存在，系統開環不穩定。對於諧振尖峰的抑制已有多種控制方案，其中基於電容電流負反饋的有源阻尼控制方案僅在諧振頻率處抑制諧振尖峰，不改變系統低頻開環增益又不影響高頻諧波衰減，僅在諧振尖峰處削弱諧振幅值響應，是一種應用較廣的方案。
電容電流有源阻尼負反饋諧振尖峰抑制方案，其物理意義上可等效為在電容兩端並聯電阻，從而達到抑制諧振尖峰效果。由於併網逆變系統一般採用數字控制實現，通常會引入採樣零階保持半拍與pwm加載半拍延時。考慮到數字控制延時引入後，一方面降低了系統開環傳遞函數的相角裕度，影響動態特性；此外，該延時嚴重影響了有源阻尼lcl濾波器的阻抗特性，系統諧振頻率落在不同的頻段，lcl阻抗特性差異較大。由此，lcl濾波器諧振頻率的設計與開關頻率的選取不再獨立，兩者相互耦合，一旦選取失配，系統最小相位屬性難以保證，入網電流穩定性受到挑戰。考慮到低開關頻率與電網阻抗時，該情況更甚。
技術實現要素：
為了解決上述存在的問題，本發明提供一種減小數字控制延時對lcl型併網逆變器影響的控制方法，能夠消除了pwm加載延時，並結合採樣零階保持延時對lcl有源阻尼阻抗特性的影響，提出補償有源阻尼內環諧振頻率段延時的補償環節，提高系統控制頻率與lcl濾波器諧振頻率的相互兼容性，為達此目的，本發明提供一種減小數字控制延時對lcl型併網逆變器影響的控制方法，該方法依照以下步驟實施：
步驟1為pwm即時加載調製方式：以採樣計算延時滿足tc1＝0.5t為界限，劃分pwm比較方式區間，即在佔空比dk0.5情況下採用低有效比較方式，那麼在控制整個時間段，佔空比dk的可取範圍為(0，1)，解決了pwm即時加載佔空比dk受限問題；
步驟2補償了電容電流負反饋內環在諧振頻率段的零階保持器半拍延時：對於電容電流負反饋有源阻尼內環零階保持器延時的補償，提出以一階高通環節加以補償，在諧振頻率段近似補償由零階保持器的等效慣性環節引入的延時。
本發明的進一步改進，步驟一具體步驟如下：
步驟1.1，在dsp載波三角波峰值處進入中斷進行採樣，其中採樣等待時間為tc2，軟體控制算法計算時間為tc1-tc2，ur為三角載波幅值，um為控制器輸出的調製波，並在計算完畢後立即裝載更新；
步驟1.2，在三角波峰值處進入中斷，經計算得到當前拍的控制量um，進一步軟體判斷um對應當前佔空比dk的大小，當dk0.5時，pwm比較方式通過軟體修改為低有效比較方式，此時dsp內部的計數器需與(1-dk)對應的數字量進行比較，而非dk，即在第k+1至k+2拍之間，計數器不再與um對應比較，而是與tc3處1-dk對應的數字量進行比較，進而翻轉pwm波，考慮到在第k+1拍之前pwm波已置低，所以在比較點tc3到來之前一直保持該低電平狀態，在tc3處到達比較點，本為電平翻轉處，但由於pwm比較方式已修改為低有效，所以經tc3處不翻轉電平，繼續保持低電平，直至計數器到達tc4處，電平翻轉為高電平。此後，在佔空比大於0.5的時間段由於高電平的恢復，pwm低有效比較狀態達到穩態並恢復正常；
步驟1.3，同理可以得到佔空比由大於0.5切換為小於0.5時，如波形所示，其高電平狀態會持續保持，即在第k+3拍之前為高電平，同時第k+3拍後已切換為高有效比較方式，在tc5處得到比較且繼續維持高電平狀態，直至tc6處得以電平翻轉；
步驟1.4，考慮到佔空比由小於0.5變為大於0.5時會出現比較方式切換處佔空比缺失，由佔空比大於0.5變為小於0.5時會出現佔空比增大的情況，在控制軟體進入中斷程序後，應該首先判斷上一周期佔空比的大小，並作為條件用以修改pwm比較方式，若佔空比由小於0.5變為大於0.5時，則在進入三角波峰值後將pwm狀態由低置高；佔空比由大於0.5變為小於0.5時，則將pwm狀態由高置低，補償了系統在佔空比在切換處引入的pwm丟失或增加現象。
本發明的進一步改進，步驟二具體步驟如下：
步驟2.1：提出一階高通環節傳遞函數為：即將高通環節串聯在電容電流採樣反饋環路，電容電流採樣信號ics經高通環節後為ihc，併疊加在控制器gc(s)的輸出端。
本發明一種減小數字控制延時對lcl型併網逆變器影響的控制方法，本發明提出pwm即時加載+hpf補償控制方案，一方面消除了pwm加載半拍延時，另一方面補償了有源阻尼內環在諧振頻率段的延時，提高了開關頻率與lcl濾波器諧振頻率的兼容性和系統穩定裕度。
附圖說明
圖1為本發明提供的控制方法控制結構示意圖；
圖2為本發明提供的pwm即時加載比較方式示意圖；
圖3為本發明提供的提高lcl型併網逆變器補償延時的控制框圖；
圖4為提出一階高通環節bode圖；
圖5為延時未被消除下的實驗波形；
圖6為本發明控制方式的實驗波形。
具體實施方式
下面結合附圖與具體實施方式對本發明作進一步詳細描述：
本發明提供一種減小數字控制延時對lcl型併網逆變器影響的控制方法，能夠消除了pwm加載延時，並結合採樣零階保持延時對lcl有源阻尼阻抗特性的影響，提出補償有源阻尼內環諧振頻率段延時的補償環節，提高系統控制頻率與lcl濾波器諧振頻率的相互兼容性。
本發明所提供的lcl型併網逆變器的結構圖如圖1所示：其中lcl濾波器由逆變器側電感l1、網側電感l2以及濾波電容c組成。鎖相環(pll)模塊採樣公共耦合點電壓vpcc經過二階廣義積分器提取電網電壓基波進行鎖相，輸出相位信息θ與電流幅值i*合成電流基準iref。h2為入網電流採樣係數，kg為電網電壓前饋係數，h1為有源阻尼係數，gc(s)是電流調節器傳遞函數，最終在橋臂間形成電壓vab，進而獲得基準給定的入網電流ig。其中a為一階高通補償環節，b為dsp內部調製波與載波比較環節，具體可見圖2所示。
步驟(1.1)：圖2為改進的pwm即時加載方案原理示意圖，在dsp載波三角波峰值處進入中斷進行採樣，其中採樣等待時間為tc2，軟體控制算法計算時間為tc1-tc2，ur為三角載波幅值，um為控制器輸出的調製波，並在計算完畢後立即裝載更新。圖2給出了pwm佔空比dk由小於0.5到大於0.5再到小於0.5的變化方式，用以說明修改pwm比較方式即時加載方案的原理。
步驟(1.2)：圖2中波形a為在軟體中直接修改pwm比較方式的控制方案，即在三角波峰值處進入中斷，經計算得到當前拍的控制量um，進一步軟體判斷um對應當前佔空比dk的大小。當dk0.5時，pwm比較方式通過軟體修改為低有效比較方式。值得注意的是，當修改為低有效比較方式後，根據pwm衝量響應不變理論可知，此時dsp內部的計數器需與(1-dk)對應的數字量進行比較，而非dk，即在第k+1至k+2拍之間，計數器不再與um對應比較，而是與tc3處1-dk對應的數字量進行比較，進而翻轉pwm波。考慮到在第k+1拍之前pwm波已置低，所以在比較點tc3到來之前一直保持該低電平狀態。在tc3處到達比較點，本為電平翻轉處，但由於pwm比較方式已修改為低有效，所以經tc3處不翻轉電平，繼續保持低電平，直至計數器到達tc4處，電平翻轉為高電平。此後，在佔空比大於0.5的時間段由於高電平的恢復，pwm低有效比較狀態達到穩態並恢復正常。
步驟(1.3)：同理可以得到佔空比由大於0.5切換為小於0.5時，如圖2中波形a所示，其高電平狀態會持續保持，即在第k+3拍之前為高電平，同時第k+3拍後已切換為高有效比較方式，在tc5處得到比較且繼續維持高電平狀態，直至tc6處得以電平翻轉。
步驟(1.4)：考慮到佔空比由小於0.5變為大於0.5時會出現比較方式切換處佔空比缺失，由佔空比大於0.5變為小於0.5時會出現佔空比增大的情況，如圖2中情況a所示。因此，在控制軟體進入中斷程序後，應該首先判斷上一周期佔空比的大小，並作為條件用以修改pwm比較方式，若佔空比由小於0.5變為大於0.5時，則在進入三角波峰值後將pwm狀態由低置高；佔空比由大於0.5變為小於0.5時，如圖3為提高lcl型併網逆變器補償延時的控制框圖，則將pwm狀態由高置低，補償了系統在佔空比在切換處引入的pwm丟失或增加現象，如圖2中情況b波形所示。
步驟(2.1)：提出一階高通環節(hpf)傳遞函數為：即將高通環節串聯在電容電流採樣反饋環路，電容電流採樣信號ics經高通環節後為ihc，併疊加在控制器gc(s)的輸出端。
圖4給出了零階保持延時環節與一階高通補償環節的bode圖，圖5為延時未被消除下的實驗波形；圖6為本發明控制方式的實驗波形，零階保持延時環節不影響系統幅值增益，但其相角特性均在0度線以下，且單調遞減，降低系統相角裕度且影響有源阻尼阻抗特性。一階高通補償環節其幅值增益均在0db以下，對低頻呈現衰減特性，中高頻段影響較小，由於有源阻尼穩定性僅發生在諧振頻率段，故可忽略幅值增益的影響；其相角均在0度線以上，用以對諧振頻率段延時的補償，但相角補償呈遞減趨勢。
以上所述，僅是本發明的較佳實施例而已，並非是對本發明作任何其他形式的限制，而依據本發明的技術實質所作的任何修改或等同變化，仍屬於本發明所要求保護的範圍。