刻蝕劑組合物、陣列基板以及製造陣列基板的方法

2023-05-01 22:05:56

刻蝕劑組合物、陣列基板以及製造陣列基板的方法
【專利摘要】本發明涉及刻蝕劑組合物，陣列基板以及製造陣列基板的方法。所述刻蝕劑組合物用於Cu-基金屬膜，基於該組合物的總重量，所述刻蝕劑組合物包括A）過氧化氫（H2O2）、B）pH調節劑以及C）水。當利用本發明的刻蝕劑組合物刻蝕由Cu-基金屬膜組成的單層形式或多層形式的金屬層時，能夠經由分批刻蝕形成圖案，經刻蝕的Cu-基金屬膜不發生界面變形，並且能夠得到具有良好線性的錐形輪廓。
【專利說明】刻蝕劑組合物、陣列基板以及製造陣列基板的方法
[0001]相關申請的交叉引用
[0002]本申請要求2012年11月12日遞交的韓國專利申請10_2012_0127269的權益，因此，該申請通過引用而整體併入本申請。
【技術領域】
[0003]本申請涉及一種刻蝕劑組合物，一種利用所述刻蝕劑組合物形成布線的方法以及一種製造用於液晶顯示器(LCD)的陣列基板的方法；其中，所述刻蝕劑組合物能夠分批刻蝕(batch etching)包括Cu-基金屬膜的單層或多層形式的金屬層,可能不會引起刻蝕的Cu-基金屬膜的界面變形，可得到具有良好線性的錐形輪廓(taper profile)，且不會產生殘渣，因此避免了包括電短路、不理想布線、降低的亮度等的問題。
【背景技術】
[0004]在半導體器件中的基板上形成金屬布線的工序通常包括:利用濺射等形成金屬膜、塗覆光刻膠、進行曝光和顯影，從而在選擇的區域上形成光刻膠且進行刻蝕；其中，在實施每個獨立過程之前或之後，進行清洗過程。所述刻蝕過程涉及利用光刻膠作為掩模，能夠將金屬膜留在選擇的區域中，並且刻蝕過程典型地包括利用等離子體或類似物的幹刻蝕或利用刻蝕劑組合物的溼刻蝕。
[0005]目前，這種半導體器件的主要關注點是金屬布線的電阻。這是因為，在薄膜晶體液晶顯示器(TFT-LCD)的情況下，解決RC信號延遲問題被認為對增加面板的尺寸和得到高解析度而言是重要的，其中，這種RC信號延遲主要是由電阻所引起的。因此，為了降低RC信號延遲其本質需要增加TFT-1XD的尺寸，必須發展具有低電阻的材料。為此，已經普遍使用的Cr (電阻率:12.7Χ10-8 Ω`.m)、Mo (電阻率:5Χ10-8Ω.m)、Al (電阻率:2.65 X 10-8 Ω.m)以及它們的合金難以用於大尺寸的TFT-LCD的柵極布線和數據布線中。
[0006]在這種背景下,一種具有低電阻的新型金屬膜,例如，Cu-基金屬膜(例如Cu膜和Cu-Mo膜)和用於該金屬膜的刻蝕劑組合物受到關注。儘管目前可得到各種用於Cu-基金屬膜的刻蝕劑組合物，然而它們不能滿足用戶的需求。
[0007]就這一點而言，韓國專利申請
【發明者】崔容碩, 權五柄, 金童基 申請人:東友 Fine-Chem 股份有限公司