非易失性存儲器控制柵極字線的加工方法
2023-05-01 23:42:36
專利名稱：非易失性存儲器控制柵極字線的加工方法
技術領域：
本發明涉及半導體存儲器技術領域，特別涉及非易失性存儲器控制柵極字線的加 工方法。
背景技術：
非易失只讀存儲裝置，例如只讀存儲器(ROM)、可編程只讀存儲器(PROM)、可擦除 可編程只讀存儲器(EPROM)以及其它更高級的非易失存儲裝置已普遍應用於手機、筆記本 電腦、掌上電腦、數位相機等領域。非易失存儲器的存儲單元區由自對準分離柵極(Self-Aligned Split Gate)或 稱為控制柵極構成。所述晶片上控制器柵極分布的區域稱為存儲單元區，存儲單元區的外 圍區域稱為外圍電路區。其中，字線(Word Line, WL)多晶矽被用來作為擦除柵極(Erase Gate)、選擇柵極(Select Gate)和外圍電路電晶體的柵極。圖Ia至圖Ic示出了現有技術中的字線加工流程中存儲單元區的剖面示意圖。字 線加工流程包括如下步驟首先，在已形成控制柵極結構的晶片表面沉積一層多晶矽薄膜 101，所述多晶矽薄膜101最終將形成字線多晶矽。每個控制柵極由一對凸狀物構成，凸狀 物頂部由氮化矽構成。該凸狀物的製造方法及其具體構成與本發明無關，故在此不進行揭 示。沉積後的剖面如圖Ia所示，控制柵極102的高度約為2300埃，多晶矽薄膜101在控制 柵極102處形成明顯的臺階狀結構，較高臺階大致對應存儲單元區，較低臺階大致對應外 圍電路區。較高臺階的多晶矽薄膜101在控制柵極102的上方，而較低臺階的多晶矽薄膜 101上表面與控制柵極102的高度差約為500埃。接著，在較低臺階處的多晶矽薄膜101 的上表面再沉積厚度為350埃的氧化物隔離層103，氧化物隔離層103的作用是防止在後 續的字線化學機械拋光(CMP)過程中，使外圍電路區上表面的多晶矽層受損。在外圍電路 區上方的氧化物隔離層103上覆蓋光刻膠104，然後對存儲單元區進行蝕刻，當未被光刻膠 覆蓋的氧化物隔離層反應完畢後停止蝕刻，蝕刻後的晶片剖面如圖Ib所示。然後移除光刻 膠，並對所述晶片進行字線化學機械拋光(CMP)過程，使得晶片上表面平坦化，當存儲單元 區的控制柵極102頂部的氮化物露出多晶矽薄膜101的上表面，則停止字線化學機械拋光。 然後再對多晶矽薄膜101進行蝕刻等後續處理形成字線多晶矽。字線CMP之後的晶片剖面如圖Ic所示，在控制柵極102與氧化物隔離層之間的多 晶矽薄膜101的上表面，即圖Ic中箭頭所指之處形成了階梯狀的高度差105。該高度差105 會對後續的字線光刻膠及蝕刻過程造成不良影響。
發明內容
有鑑於此，本發明提出一種非易失性存儲器分離柵極字線的加工方法，可以避免 字線CMP過程中形成多晶矽薄膜上表面的階梯狀高度差。本發明實施例提出的一種非易失性存儲器分離柵極字線的加工方法，包括如下步 驟
待加工的晶片已形成控制柵極，所述控制柵極的頂部由氮化矽構成，所述晶片上 控制器柵極分布的區域稱為存儲單元區，存儲單元區的外圍區域稱為外圍電路區；在所述晶片上表面沉積第一層多晶矽薄膜；在所述第一層多晶矽薄膜的上表面沉積氧化物隔離層，並在外圍電路區的氧化物 隔離層上覆蓋光刻膠；對所述晶片存儲單元區進行蝕刻，當未被光刻膠覆蓋的氧化物隔離層反應完畢後 停止蝕刻；移除光刻膠，在所述晶片殘餘的第一層多晶矽薄膜和氧化物隔離層的上表面沉積
第二層多晶矽薄膜；對所述晶片進行字線化學機械拋光，存儲單元區的控制柵極頂部的氮化物露出多 晶矽薄膜的上表面，則停止字線化學機械拋光。所述在第一層多晶矽薄膜的上表面沉積的氧化物隔離層的厚度為300-700埃，較 佳地，可以取為500埃。所述在晶片上表面沉積的第二層多晶矽薄膜的厚度的取值範圍為600埃至2000埃。從以上技術方案可以看出，在字線化學機械拋光的步驟之前，增加一個沉積第二 層多晶矽薄膜的步驟，這樣就可以避免在字線化學機械拋光之後的對開門柵極兩側的多晶 矽表面出現階梯狀高度差。
圖Ia至圖Ic示出了現有技術中的字線加工流程中存儲單元區的剖面示意圖；其 中，圖Ia為在已形成控制柵極結構的晶片表面沉積一層多晶矽薄膜後的剖面圖；圖Ib為蝕刻後的晶片剖面圖；圖Ic為字線化學機械拋光之後的晶片剖面圖；圖2a至圖2d為本發明實施例的字線加工流程中存儲單元區的剖面示意圖；其中，圖2a為在已形成控制柵極結構的晶片表面沉積一層多晶矽薄膜後的剖面圖；圖2b為蝕刻後的晶片剖面圖；圖2c為沉積第二層多晶矽薄膜後的剖面圖；圖2d為字線化學機械拋光之後的晶片剖面圖；圖3為本發明實施例提出的字線多晶矽的加工流程圖。
具體實施方式
為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明作進一步 的詳細闡述。圖2a至圖2d為本發明實施例的字線加工流程中存儲單元區的剖面示意圖。其中 圖2a所示為在已形成控制柵極結構的晶片表面沉積一層多晶矽薄膜後的剖面圖。該剖面 圖與圖Ia —致，控制柵極202的高度約為2300埃，多晶矽薄膜201在控制柵極202處形成 明顯的臺階狀結構，較高臺階的多晶矽薄膜201在控制柵極202的上方，而較低臺階的多晶矽薄膜201上表面與控制柵極202的高度差約為500埃。接著，在較低臺階處的多晶矽薄 膜201的上表面再沉積厚度為500埃的氧化物隔離層203，在氧化物隔離層203上的外圍 電路區覆蓋光刻膠204，然後進行存儲單元區蝕刻，蝕刻後的晶片剖面如圖2b所示。該剖 面圖與圖Ib基本一致，只是其中的氧化物隔離層203的厚度取值為500埃，該厚度允許的 取值範圍為300埃至700埃，圖Ib所示現有工藝中的氧化物隔離層103的厚度為350埃。 接下來是與現有技術不同的處理過程，在晶片的上表面再次沉積一層多晶矽薄膜204，為了 與前次沉積的多晶矽薄膜201相區分，將多晶矽薄膜204稱為第二層多晶矽薄膜，而多晶矽 薄膜201稱為第一層多晶矽薄膜，並在圖2c中用不同的圖樣來表示。但實際上，第一層多 晶矽薄膜和第二層多晶矽薄膜的物質成分是完全一致的，因此多晶矽薄膜204和多晶矽薄 膜201之間實際上並無分界。第二層多晶矽薄膜的主要作用是將圖2c中箭頭205所示虛 線以下部分填充多晶矽材料。這樣在經過字線CMP過程後的剖面如圖2d所示。與圖Ic相 比，多晶矽表面變得平滑，不再出現階梯狀的高度差。圖3所示為本發明實施例提出的字線加工流程，包括如下步驟步驟301 在已形成控制柵極的晶片上表面沉積第 一層多晶矽薄膜；步驟302 在所述第一層多晶矽薄膜的上表面沉積氧化物隔離層，並在外圍電路 區的氧化物隔離層上覆蓋光刻膠。所述氧化物隔離層的厚度的取值範圍為300埃至700埃。步驟303 對所述晶片存儲單元區進行蝕刻，當未被光刻膠覆蓋的氧化物隔離層 反應完畢後停止蝕刻；步驟304 移除光刻膠，在所述晶片殘餘的第一層多晶矽薄膜和氧化物隔離層的 上表面沉積第二層多晶矽薄膜；，較佳地，所述第二層多晶矽薄膜的厚度的取值範圍為600 埃至2000埃，具體可以是如下取值600埃、800埃、1000埃、1200埃、1400埃、1600埃、1800 埃或2000埃。步驟305 對所述晶片進行字線化學機械拋光，存儲單元區的控制柵極頂部的氮 化物露出多晶矽薄膜的上表面，則停止字線化學機械拋光。步驟306 後續處理過程，包括溼蝕刻，字線光蝕刻等，直至所述第一層多晶矽薄 膜和第二層多晶矽薄膜共同形成字線多晶矽。以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精 神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護範圍之內。
權利要求
一種非易失性存儲器控制柵極字線的加工方法，待加工的晶片已形成控制柵極，所述控制柵極的頂部由氮化矽構成，所述晶片上控制器柵極分布的區域稱為存儲單元區，存儲單元區的外圍區域稱為外圍電路區；其特徵在於，包括如下步驟在所述晶片上表面沉積第一層多晶矽薄膜；在所述第一層多晶矽薄膜的上表面沉積氧化物隔離層，並在外圍電路區的氧化物隔離層上覆蓋光刻膠；對所述晶片進行蝕刻，當未被光刻膠覆蓋的氧化物隔離層反應完畢後停止蝕刻；移除光刻膠，在所述晶片殘餘的第一層多晶矽薄膜和氧化物隔離層的上表面沉積第二層多晶矽薄膜；對所述晶片進行字線化學機械拋光，存儲單元區的控制柵極頂部的氮化物露出多晶矽薄膜的上表面，則停止字線化學機械拋光。
2.根據權利要求1所述的方法，其特徵在於，所述在第一層多晶矽薄膜的上表面沉積 的氧化物隔離層的厚度為300埃至700埃。
3.根據權利要求2所述的方法，其特徵在於，所述氧化物隔離層的厚度為500埃。
4.根據權利要求1、2或3所述的方法，其特徵在於，所述在晶片上表面沉積的第二層多 晶矽薄膜的厚度的取值範圍為600埃至2000埃。
5.根據權利要求4所述的方法，其特徵在於，所述第二層多晶矽薄膜的厚度為600埃、 800 ±矣、1000 ±矣、1200 ±矣、1400 ±矣、1600 ±矣、1800 ±矣或 2000 埃。
全文摘要
本發明公開了一種非易失性存儲器控制柵極字線的加工方法，待加工的晶片已形成控制柵極，所述控制柵極的頂部由氮化矽構成；在所述晶片上表面沉積第一層多晶矽薄膜；在所述第一層多晶矽薄膜的上表面沉積氧化物隔離層，並在外圍電路區的氧化物隔離層上覆蓋光刻膠；對所述晶片進行蝕刻，當未被光刻膠覆蓋的氧化物隔離層反應完畢後停止蝕刻；移除光刻膠，在所述晶片殘餘的第一層多晶矽薄膜和氧化物隔離層的上表面沉積第二層多晶矽薄膜；對所述晶片進行字線化學機械拋光，存儲單元區的控制柵極頂部的氮化物露出多晶矽薄膜的上表面，則停止字線化學機械拋光。。本發明方案可以避免字線化學機械拋光過程中造成的階梯狀高度差。
文檔編號H01L21/20GK101866884SQ20091008235
公開日2010年10月20日 申請日期2009年4月14日 優先權日2009年4月14日
發明者曹恆, 楊海玩, 金龍燦 申請人:中芯國際集成電路製造(北京)有限公司