鎖相環電路的製作方法
2023-05-01 20:32:31 1
專利名稱：鎖相環電路的製作方法
技術領域：
本發明涉及一種鎖相環電路。
圖5是一種常規鎖相環電路(PLL)實例的方框圖。如圖5所示，通常為一反饋電路的鎖相環電路包括比較電路(相位頻率比較電路)51、充電激勵器52、低通濾波器(LPF)53、壓控振蕩器(VCO)54和分頻電路55。
上述的比較電路51將外部輸入的參考信號Fref與分頻電路55輸出的一信號Fout2相比較，並輸出一控制信號Sup和一控制信號Sdown，這些控制信號的幅度具有使參考信號Fref與信號Fout2之間相位和頻率的差別成正比地減小的趨勢。
充電激勵電路52基於比較電路51輸出的控制信號Sup和控制信號Sdown經低通濾波器53充電和放電控制電壓Vcnt。
低通濾波53對由充電激勵器52充電和放電產生的控制電壓Vcnt的電位變化進行直流取平均。
壓控振蕩器54輸出頻率與輸入的控制電壓Vcnt成正比的一振蕩脈衝Fout1。由計數器和分頻器或類似電路組成的分頻電路55將由壓控振蕩器54輸出的振蕩脈衝Fout1的頻率分頻為1/N的一頻率，並輸出一信號Fout2。
上面所述的PLL電路將參考信號Fref與被分頻為壓控振蕩器輸出的振蕩脈衝Fout1的頻率的1/N的信號Fout2進行頻率和相位的比較，並通過朝著減小參考信號Fref與信號Fout2之間的頻率和相位的差別的方向進行反饋電路操作，得到在頻率和相位上與參考信號同步的Fout2。
然後，作為壓控振蕩器54的輸出，可以得到已與輸入的參考信號Fref同步並且由參考信號Fref倍頻N(=Fref×N)的振蕩脈衝Fout1。
圖6是表示PLL電路同步操作的相位頻率特性的圖形。
首先，當PLL電路開始一操作時，壓控振蕩器54按由電路常數確定的自振頻率f0振蕩。在此情況下，為輸出信號的信號Fout2與參考信號Fref相比在相位和頻率上有很大的差別。
比較電路51將參考信號Fref與信號Fout2比較，並輸出一控制信號Sup和一控制信號Sdown，該控制信號趨向於減少參考信號Fref與信號Fout2之間的差別。
也就是說，在信號Fout2與參考信號Fref相比相位延遲的情況下，或在信號Fout2的頻率低於參考信號Fref的情況下，控制信號Sup趨於使比較電路51輸出一較高的頻率到構成PLL電路的反饋電路。
相反，在信號Fout2與參考信號Fref相比相位超前的情況下，或在信號Fout2的頻率高於參考信號Fref的情況下，比較電路51輸出產生一頻率的信號Sdown。
因此，壓控振蕩器54的振蕩頻率由控制信號Sup或Sdown經充電激勵器52和低通濾波器53控制，這控制信號的頻率與由比較電路51確定的參考信號Fref和信號Fout1之間的誤差信號成正比。
由壓控振蕩器54輸出的振蕩脈衝Fout1經分頻電路55反饋到比較電路51。因此，分頻電路55輸出的信號Fout2在相位和頻率上很快逐步接近參考信號Fref，然後變為一穩定狀態，即信號Fout2的頻率和相位狀態與信號Fref相同，並繼續振蕩信號Fout2。
在這種方式下，相位和頻率相互相等的狀態稱為同步狀態或鎖定狀態。
然而，從開始操作直到同步時為止的一系列操作稱作「回縮操作」，「鎖定操作」或「同步操作」，而直到獲得同步為止的一時間稱作「鎖住時間」，「鎖定時間」或「回縮時間」。
這種類型的PLL電路被廣泛地用於通訊領域和邏輯處理領域及相關領域，由於這是被用於一電路操作方面的基本時鐘信號，所以需要PLL電路在短時間內被鎖定。
作為縮短PLL電路的鎖定時間的實例，有如下幾種方法，在比較電路和充電激勵器間連接中產生一較大增益的方法，使LPF中產生較大增益的方法，或使壓控振蕩器具有較大增益的方法或其它類似方法。
然而，在常規的PLL電路中，在為了強化鎖定特性(回縮特性)增加頻率的靈敏度時，輸出信號的抖動(同步變化)特性增加。
在另一方面，為了在鎖定特性提高中降低輸出信號抖動特性的產生，要使頻率靈敏度降低。
因此，很難設計一種同時具有低抖動特性和高速鎖定特性的PLL電路。
到目前為止，已實現了一些使抖動特性較低並以較高速度進行回縮的PLL電路。如一個有代表性的例子，其中用了優化PLL電路的環路係數並採用動態特性的增益開關。圖7示出了這種類型的一PLL電路的方框圖，其公布於日本實用新型專利申請H1-65527中。
在圖7所示的例子中，使用了多個比較電路-充電激勵器，在鎖定時間和常規操作期間PLL電路的動態特性是通過改變比較電路-充電激勵器的增益特性控制的。
在圖7所示的例子中，從比較電路60輸出的控制信號Sup和控制信號Sdown被輸入到兩個充電激勵器，具體的說，即充電激勵器61和充電激勵器62。
從同步確定電路63輸出的信號Cont僅使兩個充電激勵器中的任何一個激活，具體地說，充電激勵器61和充電激勵器62中僅有一個工作，選擇一個輸出到低通濾波器(未示出)並切換到低通濾波器。
圖8是表示比較電路-充電激勵器的輸出特性(圖8(a))，及比較電路-充電激勵器的相位頻率特性(圖8(b))的示圖。應看到在圖8中參考特性A線((a)中的實線，和在(b)中的虛線)是充電激勵器61的輸出特性，在圖8中的參考特性B線(圖8(a)中點劃線，(b)中實線)是充電激勵器62的輸出特性。
對於經端子50-1輸入到比較電路60的參考信號Fref和從壓控振蕩器(省略圖示)或從分頻電路輸入的信號Fout之間的相位差Δφ，從充電激勵器61或充電激勵器62輸出一電壓CPout。具體地說，輸出一電壓CPout，此電壓與相位差Δφ成正比並具有足以減少該差別的電壓幅度。
在PLL電路中，在回縮處理過程中通過一控制信號Cont使用了相位差Δφ-輸出特性增益較大的充電激勵器61的特性，在鎖定之後，控制信號Cont切換到增益較小的充電激勵器62。
具體地說，在鎖定處理過程中，通過使比較電路-充電激勵器的增益較大，利用了高速鎖定特性，並且在鎖定之後，通過切換到增益較小的比較電路-充電激勵器，實現了較低的抖動特性。
在這個控制過程中，採用了確定PLL電路是否在鎖定處理過程或已鎖定的同步確定電路63和在此確定結果或從外部輸入的控制信號的基礎上受控的一控制信號。
然而，如上所述，在常規PLL電路中增益間的切換存在一些問題，例如，端子數量的增加和電路尺寸的增大。
針對上述已有技術存在的問題，本發明的目的是提供一種在不加大電路的尺寸或用於提供外來的控制信號和其它信號的端子數量的同時，具有高速鎖定特性和低抖動特性的PLL(鎖相環)電路。
上述的本發明的一個目的是提供一種PLL電路，其包括控制壓控振蕩裝置的頻率的一反饋電路，其是按基於所述壓控振蕩裝置的一振蕩輸出和一參考信號的一時間常數電路的方式進行控制的。此目的是通過提供PLL電路實現的，該PLL電路包括用於比較前面所述壓控振蕩裝置的振蕩輸出和所述的參考信號之間的頻率和相位差的第一比較裝置、在所述的第一比較裝置的比較結果的基礎上以所述的時間常數充電和放電的第一充電激勵裝置、用於比較前面所述壓控振蕩裝置的振蕩輸出和所述的參考信號之間的頻率和相位差的第二比較裝置，以及在所述的第二比較裝置的比較結果的基礎上以所述的時間常數充電和放電的第二充電激勵裝置。
應注意到前面所述的第二比較裝置具有放大構成前面第一比較電路的觸發電路的輸出的一緩衝器。此外，還應看到，該PLL被設計成使前面所述第二比較裝置和前面所述第二充電激勵裝置的相位差-輸出電壓特性增益高於前面所述的第一比較裝置和前面所述的第一充電激勵裝置的輸出電壓特性。
此外，所述的第二比較裝置和所述的充電激勵器特徵在於在相位差-輸出電壓特性中有一死區。
此外，所述第二比較裝置特徵在於具有一個用於調節所述死區寬度的延遲裝置。
此外，所述第二延遲裝置特徵在於其通過使延遲時間變長加寬所述第二比較裝置的所述死區的寬度。
此外，所述第一比較裝置和所述第二比較裝置特徵在於所述壓控振蕩裝置的輸入的振蕩輸出和所述參考信號被分別提供到所述的第一比較裝置和第二比較裝置。
此外，所述第一比較裝置和所述第一充電激勵器、所述第二比較裝置和所述第二充電激勵器的特徵在於他們分別在相位差-輸出電壓特性中有一死區。另外，所述第一比較裝置的特徵是其具有用於消除死區的一第三延遲電路。
按照本發明，電壓控制裝置的振蕩輸出和參考信號之間的頻率和相位差是由第一比較裝置比較的，第一充電激勵器在所述的第一比較裝置的比較結果的基礎上按所述的時間常數充電和放電，具有放大構成前面第一比較電路的觸發電路的輸出的一緩衝器的第二比較裝置把壓控振蕩裝置的振蕩輸出和參考信號之間的頻率和相位差進行比較，第二充電激勵器在第二比較裝置的比較結果的基礎上以所述的時間常數充電和放電，所述第二比較裝置和所述第二充電激勵器的相位差-輸出電壓特性增益高於第一比較裝置和第一充電激勵器，在第二比較裝置和第二激勵器在相位差-輸出電壓特性中存在死區的情況下，用於消除該死區的第一延遲電路插入到第一比較裝置。
此外，用於通過使延遲時間變長調整死區寬度的第二延遲裝置插入第二比較裝置。
本發明的這一目的和其它目的、特徵和積極效果通過下面結合附圖的描述將變的更加清楚。
圖1是本發明第一實施例的PLL(鎖相環)電路的結構連接示意圖；圖2是表示圖1所示比較電路-充電激勵器的特性的特性曲線圖；圖3是本發明第二實施例的PLL電路的結構連接示意圖；圖4是本發明第三實施例的PLL電路的結構連接示意圖；圖5是常規PLL電路的一實例的方框圖；圖6示出了圖5所示的PLL電路的同步操作的相位頻率特性曲線；圖7示出了優化環路係數並使用動態特性增益間切換的一PLL電路實例的組成方框圖8是表示比較電路-充電激勵器的輸出特性和相位頻率特性的一曲線圖。
下面將描述本發明。圖1是本發明第一實施例的PLL電路的一個實例的結構連接示意圖。可看出本發明的實施例採用的PLL電路的反饋電路的結構與常規的相似，因此省略了有關反饋電路的圖和對其的詳細描述。
在圖1中，標號10和20代表比較電路。在這些比較電路中，比較電路10具有沒有死區的特性，從壓控振蕩器(未示出)輸出的振蕩信號Fout被輸入到該比較電路。
這些比較電路，比較電路10和20是使用邏輯門和FF(觸發)電路和類似電路的電路，如在美國專利4,281,259中和IEEE文獻，卷CE-27,No.3，第220-226頁，八月版中以及其它文獻中所示的。
比較電路11具有的延遲電路11是反相器組成的，並且消除了上面所述的死區。
比較電路20具有的特性允許帶有死區，如圖1所示，在比較電路10的電路內來自點n01、n02和n04的信號被輸入到比較電路20。
從比較電路10輸出的控制信號Sup1和控制信號Sdown1被提供到充電激勵器30。另一方面，從比較電路20輸出的控制信號Sup2和控制信號Sdown2被提供到充電激勵器40。
圖2是表示圖1所示比較電路-充電激勵器的特性的特性曲線圖，其對應於參考信號Fref和振蕩信號Fout之間的相位差Δφ，其為比較出的信號。
圖2中所示的參考特性C線表示與比較電路10和充電激勵器30之間連接對應的一特性曲線，參考特性D線(虛線)表示與比較電路20和充電激勵器40之間的連接對應的特性，參考特性E線(點劃線)表示特性曲線C和特性曲線D之和。
如上所述，在圖1所示的結構中，比較電路20有一死區。因此，相位差Δφ-無死區比較電路10的輸出特性的增益被設定為要比比較電路20的輸出特性低。
一輸入參考信號Fref和振蕩信號Fout被提供到比較電路10，基於這些信號，一參考信號Fref和振蕩信號Fout被並行地提供到比較電路20。結果，按圖2所示的特性曲線E，輸出一個作為充電激勵器30輸出和充電激勵器40輸出之和的電壓CPout。
下面將描述本發明實施例的工作過程。
在輸入的參考信號Fref和振蕩信號Fout之間的相位差大於死區的寬度的情況下，也就是說大到足以超出死區時，輸出作為比較電路10的輸出特性和比較電路20的輸出特性總和的增益的大幅度電壓。
在另一方面，在兩個信號(參考信號Fref和振蕩信號Fout)之間的相位差在死區寬度範圍內的情況下，輸出一由比較電路10的特性確定的小增益的電壓。
具體地說，在兩個信號(參考信號Fref和振蕩信號Fout)之間的相位差大時，由於輸出電壓特性的增益大，所以其為高速鎖定特性。
此外，在相位差變為較小並在鎖定的狀態下，由於相位差的增益-輸出電壓特性較小，所以進行相位頻率的微小控制，並且變成低抖動(低噪音輸出)特性。
圖3是本發明第二實施例的PLL電路的結構的連接圖。應看到由於本實施例採用的PLL電路的反饋電路的結構與常規電路的類似，所以詳細的圖示和描述被省略。
此外，在圖3中與圖1中每一部分相對應的各部分採用與圖1中相同的編號表示，相關描述將被省略。
在圖3所示的比較電路20a中，插入了用於調整死區寬度的延遲電路21a、21b、22a和22b。
死區的寬度可以通過這些延遲電路的21a、21b、22a和22b的延遲來展寬。
具體地說，在本發明的實施例中，可以控制輸入的低抖動特性區。對於相位誤差-輸出特性，除了如圖2所示的死區寬度的設定可以被改變外，增益或其它特性也相等。此外，詳細的操作原理也與圖1和圖2所示的相同。
圖4是本發明的第三實施例的PLL電路結構的圖。應看到本實施例採用的PLL電路的反饋電路的結構與常規電路的類似。
此外，在圖4中，由於在圖1或圖3中相同的標號用在圖4中的與圖1或圖3中的各部分相對應的各部分，所以相關描述將被省略。
在圖4中，標號10a表示一比較電路，除了比較電路10a沒有延遲電路11之外，其與比較電路10的其它結構相同。
在本發明的此實施例中，同一參考信號Fref被提供給比較電路10和比較電路10a。此外，振蕩信號Fout也提供到比較電路10和比較電路10a。
對於本發明的這個實施例的工作過程，也與圖1或圖3所表示的一個相同，但區別是本發明的這個實施例的電路尺寸沒有放大的那麼大。
如上所述，按照本發明，壓控振蕩裝置的振蕩輸出和參考信號之間的相位差是由第一比較裝置比較的，第一充電激勵器在第一比較裝置完成的比較結果的基礎上按時間常數充電和放電，具有放大構成前面第一比較電路的觸發電路的輸出的一緩衝器的第二比較裝置比較壓控振蕩裝置的振蕩輸出和參考信號之間的頻率和相位差，第二充電激勵器在第二比較裝置完成的比較結果的基礎上按時間常數充電和放電，第二比較裝置和第二充電激勵器的相位差-輸出電壓特性增益高於第一比較裝置和第一充電激勵器的輸出電壓特性，在第二比較裝置和第二充電激勵器在相位差-輸出電壓特性上有死區的情況下，在第一比較電路中插入用於消除死區的第一延遲電路。此外，由於為了使延遲時間加長調整加寬死區的寬度而將第二延遲裝置插入第二比較裝置，所以可以在不考慮電路尺寸增大或不增加附帶的提供控制信號和其它信號的端子數的同時，實現具有高速鎖定特性和低抖動特性的PLL電路。
權利要求
1．一種鎖相環(PLL)電路，其中包括控制壓控振蕩裝置的頻率的一反饋電路，其是按基於所述壓控振蕩裝置振蕩輸出和參考信號的一時間常數電路的方式進行控制的，其中所述鎖相環電路包括用於比較所述壓控振蕩裝置的振蕩輸出和所述的參考信號之間的頻率和相位差的第一比較裝置(10)；在所述的第一比較裝置的比較結果的基礎上按所述的時間常數充電和放電的第一充電激勵裝置(30)；用於比較所述壓控振蕩裝置的振蕩輸出和所述的參考信號之間的頻率和相位差的第二比較裝置(20)；以及在所述的第二比較裝置的比較結果的基礎上以所述的時間常數充電和放電的第二充電激勵裝置(40)。
2．根據權利要求1所述的鎖相環電路，其特徵在於所述的第二比較裝置(20)具有放大構成所述的第一比較電路(10)的雙穩觸發電路的輸出的一緩衝器，且所述第二比較裝置(20)和所述第二充電激勵裝置(40)的相位差-輸出電壓特性增益高於所述的第一比較裝置(10)和所述的第一充電激勵裝置(30)的相位差-輸出電壓特性的增益。
3．根據權利要求1或2中任一個所述的鎖相環電路，其特徵在於所述的第二比較裝置(20)和所述的充電激勵器(40)在相位差-輸出電壓特性中有一死區。
4．根據權利要求3所述的鎖相環電路，其特徵在於所述的第一較裝置(10)具有一個用於消除死區的第一延遲電路(11)。
5．根據權利要求1或4中任一個所述的鎖相環電路，其特徵在於所述的第二比較裝置(20a)具有用於調節所述死區寬度的第二延遲裝置(21a、21b、22a和22b)。
6．根據權利要求5所述的鎖相環電路，其特徵在於所述第二比較裝置的所述死區的寬度是通過使所述的第二延遲裝置(21a、21b、22a和22b)的延遲時間更長由所述的第二延遲裝置(21a、21b、22a和22b)展寬的。
7．根據權利要求1所述的鎖相環電路，其特徵在於所述壓控振蕩裝置的振蕩輸出和所述輸入的參考信號被分別提供到所述的第一比較裝置(10)和所述的第二比較裝置(30)。
8．根據權利要求7所述的鎖相環電路，其特徵在於，所述第一比較裝置(10)和所述第一充電激勵器(30)、所述第二比較裝置(10a)和所述第二充電激勵器(20a)分別在相位差-輸出電壓特性中有一死區。
9．根據權利要求8所述的鎖相環電路，其特徵在於所述第一比較裝置(10)具有用於消除死區的一第三延遲電路(11)。
10．一種鎖相環電路，其中包括控制壓控振蕩裝置的頻率的一反饋電路，其是按基於所述壓控振蕩裝置振蕩輸出和參考信號的一時間常數電路的方式進行控制的，其特徵在於所述鎖相環電路包括用於比較所述壓控振蕩裝置的振蕩輸出和所述的參考信號之間的頻率和相位差的並且在相位差-輸出電壓特性中無死區的第一比較裝置(10)；在所述的第一比較裝置的比較結果的基礎上以所述的時間常數充電和放電的第一充電激勵裝置(30)；用於比較所述壓控振蕩裝置的振蕩輸出和所述的參考信號之間的頻率和相位差的並且在相位差-輸出電壓特性中有死區的第二比較裝置(20)；以及在所述的第二比較裝置的比較結果的基礎上以所述的時間常數充電和放電的第二充電激勵裝置(40)；其中所述鎖相環電路構成為致使所述第二比較裝置(20)和所述第二充電激勵器(40)的相位差-輸出電壓特性增益高於所述第一比較裝置和所述第一充電激勵器的相位差-輸出電壓特性增益，以及所述的壓控振蕩裝置是由所述第一充電激勵器(30)的輸出電壓和所述的第二充電激勵器(40)的輸出電壓之和控制的。
11．根據權利要求1或10中任一個所述的鎖相環電路，其特徵在於所述的第二比較裝置(20a)具有用於調節所述死區寬度的延遲裝置(21a、21b、22a和22b)。
12．根據權利要求11所述的鎖相環電路，其特徵在於所述第二比較裝置的所述死區的寬度是通過使所述的第二延遲裝置(21a、21b、22a和22b)的延遲時間更長由所述的第二延遲裝置(21a、21b、22a和22b)展寬的。
全文摘要
一種鎖相環電路,第一比較裝置比較壓控振蕩裝置的輸出和參考信號間頻率差和相位差,第一充電激勵器基於該比較結果充電和放電,第二比較裝置比較壓控振蕩裝置的振蕩輸出和參考信號間頻率差和相位差,第二充電激勵器按該比較結果充電和放電,第二比較裝置和第二充電激勵器的相位差－輸出電壓特性增益高於第一比較裝置和第一充電激勵器,在第二比較裝置在相位差—輸出電壓特性中存在死區,把第一延遲電路插入到第一比較裝置以消除死區。
文檔編號H03L7/089GK1226762SQ99100010
公開日1999年8月25日 申請日期1999年1月5日 優先權日1998年1月6日
發明者川口學 申請人:日本電氣株式會社