具有高介電常數穿隧介電層只讀存儲器的結構與製造方法
2023-05-24 01:43:16 1
專利名稱：具有高介電常數穿隧介電層只讀存儲器的結構與製造方法
技術領域：
本發明是有關於一種集成電路(Integrated circuit，IC)的結構以及製造方法，且特別是有關於一種具有高介電常數穿隧介電層(High-Ktunneling dielectric)的只讀存儲器的結構與製造方法。
背景技術：
現今半導體產業的發展趨勢朝向縮小半導體元件尺寸的方向發展，此因為元件尺寸的縮小是具有能夠增加半導體元件的集成度、增強集成電路的功能、降低其使用的成本、改善元件切換速度與降低元件消耗功率等優點。而隨著半導體元件的尺寸縮小，為了保持柵極與信道之間的電容值，柵極與基底之間的介電層(氧化層)厚度亦必須隨的調整而變薄。
對於可寫入與抹除的只讀存儲器而言，穿隧氧化層的材質通常是採用熱氧化法所形成的二氧化矽。承上所述，隨著只讀存儲元件的尺寸縮小，穿隧氧化層的厚度必須相對應的變薄，然而，穿隧氧化層的厚度具有一個下限值，亦即是必須具有一定的厚度，當此穿隧氧化層的厚度小於下限值的時候，將會引發諸多的問題。例如是在隨後進行的熱工藝中，此過薄的穿隧氧化層將會無法防止氧或是摻質擴散進入基底中或是陷入於穿隧氧化層中，進而使得元件的啟始電壓改變，此外，當此穿隧氧化層的厚度小於下限值時，由於此穿隧氧化層的保持(retention)特性較差，使得儲存於電荷陷入層(charge trapping layer)中的電子亦可能會經由穿隧氧化層流至基底中，進而造成儲存數據的流失與產生漏電流。因此，由上述可知，只讀存儲器元件將會受限於穿隧氧化層(二氧化矽)的厚度最小值而無法再向下持續的縮小。
發明內容
因此，本發明的目的在提供一種具有高介電常數穿隧介電層的只讀存儲器的結構與製造方法，能夠避免氧或是摻質擴散進入基底或是陷入穿隧介電層中而造成啟始電壓改變。
本發明的另一目的在提供一種具有高介電常數穿隧介電層的只讀存儲器的結構與製造方法，能夠避免儲存於電荷陷入層中的電子流入基底中而造成儲存數據流失或是漏電流。
本發明的再一目的在提供一種具有高介電常數穿隧介電層的只讀存儲器的結構與製造方法，能夠避免穿隧介電層與基底或是電荷陷入層的交界面處產生氧化反應而產生二氧化矽。
本發明的更一目的在提供一種具有高介電常數穿隧介電層的只讀存儲器的結構與製造方法，其中此穿隧介電層具有較低的界面陷入密度(interfacial trap density)，而能夠避免氧、摻質或是電子陷入在穿隧介電層與電荷陷入層或是基底的界面處，本發明的再另一目的在提供一種具有高介電常數穿隧介電層的只讀存儲器的結構與製造方法，能夠適用於現行所使用的工藝。
本發明的更另一目的在提供一種具有高介電常數穿隧介電層的只讀存儲器的結構與製造方法，能夠以較低的操作電壓以進行元件的操作。
本發明的再更另一目的在提供一種具有高介電常數穿隧介電層的只讀存儲器的結構與製造方法，能夠使只讀存儲器的元件具備進一步再向下縮小的能力。
本發明提出一種具有高介電常數穿隧介電層的只讀存儲器的製造方法，此方法是於基底上形成穿隧介電層，其中此穿隧介電層的材質選自氮氧化鉿(HfOxNy)與氮氧化矽鉿(HfSiON)所組的族群其中之一，接著，於穿隧介電層上依序形成電荷陷入層與頂氧化層(top oxidelayer)。然後，定義頂氧化層、浮置柵極層與穿隧介電層以形成多個堆棧結構，再於堆棧結構之間的基底中形成摻雜區域，其後，於摻雜區域表面形成埋入式漏極氧化層，再於基底上形成圖案化導體層以作為只讀存儲器的字符線。
本發明提出一種具有高介電常數穿隧介電層的只讀存儲器的結構，此結構至少包括基底、穿隧介電層、電荷陷入層、頂氧化層、導體層與埋入式漏極。其中穿隧介電層，設置於基底上，且此穿隧介電層的材質選自氮氧化矽鉿與氮氧化鉿所組的族群其中之一。電荷陷入層設置於穿隧介電層上，頂氧化層設置於電荷陷入層上，其中穿隧介電層、電荷陷入層與頂氧化層系形成堆棧結構。導體層至少設置於頂氧化層上，以及埋入式漏極設置於堆棧結構兩側的基底中。
由上述可知，本發明的特徵在於使用氮氧化鉿或是氮氧化矽鉿取代常用的二氧化矽以作為只讀存儲器的穿隧介電層，由於上述的穿隧介電層能夠具有較常用的二氧化矽更厚的膜厚，因此能夠具有足夠的膜厚以阻擋氧、摻質或是電子穿過穿隧介電層而進入基底。
而且，由於上述的穿隧介電層的材質中具有氮，因此所形成的穿隧介電層的結構較為緻密，除了同樣有助於阻擋氧、摻質或是電子穿過穿隧介電層而進入基底之外，亦能夠防止上述的氧、摻質或是電子陷入於穿隧介電層中。
尚且，本發明的以氮氧化鉿或是氮氧化矽鉿作為穿隧介電層的只讀存儲器除了能夠解決上述的公知問題之外，更具有下述的優點由於上述的穿隧介電層中具有氮，因此能夠避免穿隧介電層與基底或是電荷陷入層的交界面處產生氧化反應而產生二氧化矽。
而且，由於上述的穿隧介電層的材質具有較低的界面陷入密度(interfacial trap density)，因此氧、摻質或是電子並不會陷入在穿隧介電層與電荷陷入層或是基底的界面處，因而能夠提高元件啟始電壓的穩定性。
此外，由於上述的穿隧介電層在高溫時能夠與多晶矽材質保持良好的接觸，因此，即使在經由後續的源極/漏極等的高溫熱回火工藝，亦能夠保持穿隧介電層與基底以及電荷陷入層接面的完整，因而相當適用於現行所使用的工藝。
另外，由於上述穿隧介電層的材質能夠提供較高的電流，因此只讀存儲器能夠以較低的操作電壓進行寫入或抹除的操作。
再者，由於具有本發明的穿隧介電層的只讀存儲器能夠克服上述的課題，因此相當適用於元件的進一步縮小化，而提升元件的集成度。
圖1A至圖1E為本發明較佳實施例的一種具有高介電常數穿隧介電層的只讀存儲器的製造流程示意圖。
100基底102、102a穿隧介電層104、104a電荷陷入層106、106a頂部氧化層108堆棧結構110罩幕層112離子植入工藝114摻雜區域116埋入式漏極氧化層118導體層具體實施方式
圖1A至圖1E為本發明較佳實施例的一種具有高介電常數穿隧介電層的只讀存儲器的製造流程示意圖。
首先，請參照圖1A，提供一個基底100，接著，在基底100上形成一層高介電常數的穿隧介電層102。其中此穿隧介電層102的材質例如是氮氧化鉿(HfOxNy)或是氮氧化矽鉿(HfSiON)，並且此些材質的介電常數大於二氧化矽的介電常數。
而且，當此穿隧介電層102的材質為氮氧化鉿時，形成此穿隧介電層102的方法例如是使用濺鍍法(sputtering)，且此濺鍍法例如是使用氮化鉿(HfN)所形成的靶材(target)，再以鈍氣例如是氬氣或是氮氣撞擊靶材，以於基底100上形成固態的氮化鉿薄膜。接著，對形成有氮化鉿薄膜的基底100進行一再氧化(reoxidation)工藝以使氮化鉿薄膜轉變為氮氧化鉿薄膜(穿隧介電層102)。其中進行此再氧化工藝的方法例如是通入氮氣與氧氣作為環境氣體，並以攝氏400度至攝氏650度左右的溫度進行回火以形成此氮氧化鉿材質的穿隧介電層102。
尚且，當此穿隧介電層102的材質為氮氧化矽鉿時，形成此穿隧介電層102的方法例如是能夠使用化學氣相沉積法(Chemical VaporDeposition，CVD)，且此化學氣相沉積法例如是以十六烷鉿酸(C16H36HfO4)作為前趨氣體(precursor gas)，並以氧氣、氮氣與矽烷為反應氣體源，於攝氏500度至700度左右的操作溫度下進行沉積，以在基底100上形成氮氧化矽鉿材質的穿隧介電層102。
接著，請參照圖1B，於穿隧介電層102上依序形成一層電荷陷入層104與一層頂氧化層106。其中電荷陷入層104的材質例如是氮化矽，其形成的方法例如是化學氣相沉積法，而頂氧化層106的材質例如是氧化矽，其形成的方法例如是通過使用溼氫/氧氣(H2/O2gas)氧化部分的電荷陷入層(氮化矽層)104以形成。
接著，請參照圖1C，定義頂氧化層106、電荷陷入層104與穿隧介電層102以形成由條狀的頂氧化層106a、條狀的電荷陷入層104a與條狀的穿隧介電層102a所堆棧形成的堆棧結構108。其中形成此堆棧結構108的方法例如是在頂氧化層106上形成圖案化的罩幕層110，並以罩幕層110為罩幕，以非等向性蝕刻法移除部分的頂氧化層106、電荷陷入層104與穿隧介電層102以形成。
接著，請參照圖1D，於堆棧結構108之間的基底100中形成摻雜區域114以作為埋入式漏極(buried drain)。其中形成摻雜區域114的方法例如是以罩幕層110為罩幕，進行一離子植入步驟112以於基底100中形成摻雜區域114，之後再將堆棧結構110上的罩幕層110移除。
接著，請參照圖1E，於摻雜區域114表面形成埋入式漏極氧化層116，其中形成此埋入式漏極氧化層116的方法例如是使用溼式氧化法以於摻雜區域114表面形成氧化絕緣層。隨後，於基底100上形成例如是多晶矽的導體層118並加以定義以作為只讀存儲器的字符線。並且，由於後續形成只讀存儲器元件的工藝為熟悉此技藝者所周知，因此在此不再贅述。
接著說明本發明較佳實施例的具有高介電常數穿隧介電層的只讀存儲器的結構。請繼續參照圖1E，本發明的具有高介電常數穿隧介電層的只讀存儲器至少包括基底100、穿隧介電層102a、電荷陷入層104a、頂氧化層106a、導體層118與摻雜區域(埋入式漏極)114。
其中穿隧介電層102a設置於基底100上，其材質例如是氮氧化鉿或是氮氧化矽鉿，並且此些材質的介電常數大於二氧化矽的介電常數。
電荷陷入層104a設置於穿隧介電層102a上，且電荷陷入層104a的材質例如是氮化矽。
頂氧化層106a設置於電荷陷入層104a上，且頂氧化層106a的材質例如是氧化矽。其中頂氧化層106a、電荷陷入層104a、穿隧介電層102a形成一堆棧結構108。
摻雜區域114設置於堆棧結構108兩側的基底100中，而導體層118至少設置於堆棧結構108上，其中導體層108的材質包括多晶矽。
此外，更可以將一埋入式漏極氧化層116設置於摻雜區域114之上，以將導體層118與摻雜區域114隔離。
在上述圖1A至圖1E的具有高介電常數穿隧介電層的只讀存儲器的製造方法與結構中，以製造氮化矽只讀存儲器(nitride read onlymemory，NROM)的工藝與結構以作說明，然而本發明並不限定於此，本發明的穿隧介電層亦能夠適用於具有浮置柵極層(摻雜多晶矽)的只讀存儲器。
而且，本發明的穿隧介電層除了使用氮氧化鉿或是氮氧化矽鉿之外，亦可以使用其它的高介電常數材質例如是二氧化鋯(ZrO2)、二氧化鉿(HfO2)、氮氧化鋯(ZrOxNy)以取代。
綜上所述，本發明的具有高介電常數穿隧介電層至少具有下列優點1.本發明所形成的氮氧化鉿或是氮氧化矽鉿材質的穿隧介電層具有高達12～14左右的介電常數，因此所形成的穿隧介電層將能夠具有較厚的等效氧化物膜厚(Equivalent Oxide Thickness，EOT)，亦即是在相同的電容值下，本發明的穿隧介電層系具有較常用的二氧化矽更厚的膜厚，因此能夠避免氧、摻質的擴散或是避免電子的流失進入基底中。
2.由於本發明較佳實施例所形成的穿隧介電層中具有氮，因此所形成的穿隧介電層結構較為緻密，同樣有助於避免氧、摻質的擴散或是避免電子的流失進入基底中，亦能夠防止氧、摻質或是電子陷入於穿隧介電層中。
3.由於本發明所使用的穿隧介電層的材質中具有氮，因此能夠避免穿隧介電層與基底或是電荷陷入層的界面處產生氧化反應而產生二氧化矽。
4.由於依本發明較佳實施例所形成的穿隧介電層具有較二氧化矽低的界面陷入密度，因此電子並不會陷入於穿隧介電層與電荷陷入層或是基底的界面處，因而能夠提高只讀存儲器元件的啟始電壓的穩定性。
5.由於依本發明較佳實施例所形成的穿隧介電層在高溫時亦能夠與多晶矽材質保持良好的接觸，因此，即使在經由後續的高溫熱回火工藝，亦能夠保持穿隧介電層與基底以及電荷陷入層的界面處的完整，因此本發明能夠適用於現行所使用的工藝。
6.由於具有本發明較佳實施例的穿隧介電層的只讀存儲器能夠提供較高的電流，因此只讀存儲器系能夠以較低的操作電壓進行寫入或抹除的操作。
7.由於具有本發明的穿隧介電層的只讀存儲器能夠克服氧、摻質與電子等的擴散穿過穿隧介電層等的問題，因此只讀存儲器元件能夠再向下縮小，進而提高元件的集成度。
權利要求
1.一種具有高介電常數穿隧介電層的只讀存儲器的製造方法，其特徵是，該方法包括於一基底上形成一穿隧介電層，其中該穿隧介電層的材質選自氮氧化矽鉿與氮氧化鉿所組的族群其中之一；於該穿隧介電層上依序形成一電荷陷入層與一頂氧化層；定義該頂氧化層、該浮置柵極層與該穿隧介電層以形成多個堆棧結構；進行一離子植入工藝，以於該些堆棧結構之間的該基底內形成一摻雜區域；於該摻雜區域表面形成一埋入式漏極氧化層；以及於該基底上形成一圖案化導體層，以作為該只讀存儲器的字符線。
2.如權利要求1所述的高介電常數穿隧介電層的只讀存儲器的製造方法，其特徵是，形成該穿隧介電層的工藝更包括下列步驟於該基底上形成一氮化鉿層；進行一再氧化工藝，以將該氮化鉿層轉變為氮氧化鉿材質的該穿隧介電層。
3.如權利要求2所述的高介電常數穿隧介電層的只讀存儲器的製造方法，其特徵是，於該基底上形成該氮化鉿層的方法包括使用濺鍍法以一鈍氣轟擊組成材質為氮化鉿的一靶材，以於該基底上沉積形成該氮化鉿層。
4.如權利要求3所述的高介電常數穿隧介電層的只讀存儲器的製造方法，其特徵是，該濺鍍法所使用的鈍氣選自氬氣與氮氣所組的族群。
5.如權利要求2所述的高介電常數穿隧介電層的只讀存儲器的製造方法，其特徵是，於該再氧化工藝所通入的環境氣體包括氧氣與氮氣。
6.如權利要求2所述的高介電常數穿隧介電層的只讀存儲器的製造方法，其特徵是，該再氧化工藝的操作溫度為攝氏400至攝氏650度左右。
7.如權利要求1所述的高介電常數穿隧介電層的只讀存儲器的製造方法，其特徵是，形成該穿隧介電層的方法包括一化學氣相沉積法。
8.如權利要求7所述的高介電常數穿隧介電層的只讀存儲器的製造方法，其特徵是，該化學氣相沉積法所使用的前趨氣體包括十六烷鉿酸。
9.如權利要求7所述的高介電常數穿隧介電層的只讀存儲器的製造方法，其特徵是，該化學氣相沉積法所使用的反應氣體包括氧氣、氮氣與矽烷。
10.如權利要求7所述的高介電常數穿隧介電層的只讀存儲器的製造方法，其特徵是，該化學氣相沉積法的操作溫度為攝氏500至攝氏700度左右。
11.如權利要求1所述的高介電常數穿隧介電層的只讀存儲器的製造方法，其特徵是，該穿隧介電層的介電常數大於二氧化矽的介電常數。
12.如權利要求1所述的高介電常數穿隧介電層的只讀存儲器的製造方法，其特徵是，該電荷陷入層的材質包括氮化矽。
13.如權利要求1所述的高介電常數穿隧介電層的只讀存儲器的製造方法，其特徵是，該穿隧介電層的材質是以選自二氧化鋯、二氧化鉿、氮氧化鋯的其中之一取代。
14.一種具有高介電常數穿隧介電層的只讀存儲器的結構，其特徵是，該結構包括一基底；一穿隧介電層，設置於該基底上，其中該穿隧介電層的材質系選自氮氧化矽鉿、氮氧化鉿所組的族群其中之一；一電荷陷入層，設置於該穿隧介電層上；一頂氧化層，設置於該電荷陷入層上，其中該穿隧介電層、該電荷陷入層與該頂氧化層形成一堆棧結構；一導體層，至少設置於該頂氧化層上；以及一埋入式漏極，設置於該堆棧結構兩側的該基底中。
15.如權利要求14所述的高介電常數穿隧介電層的只讀存儲器的結構，其特徵是，該穿隧介電層的介電常數大於二氧化矽的介電常數。
16.如權利要求14所述的高介電常數穿隧介電層的只讀存儲器的結構，其特徵是，於該堆棧結構兩側的該埋入式漏極上更設置有一埋入式漏極氧化層。
17.如權利要求14所述的高介電常數穿隧介電層的只讀存儲器的結構，其特徵是，該電荷陷入層的材質包括氮化矽。
18.如權利要求14所述的高介電常數穿隧介電層的只讀存儲器的結構，其特徵是，該穿隧介電層的材質以選自二氧化鋯、二氧化鉿、氮氧化鋯的其中之一取代。
全文摘要
一種具有高介電常數穿隧介電層的只讀存儲器的製造方法，此方法是於基底上形成穿隧介電層，其中此穿隧介電層的材質選自氮氧化鉿(H
文檔編號H01L27/112GK1507062SQ02155359
公開日2004年6月23日 申請日期2002年12月9日 優先權日2002年12月9日
發明者張國華 申請人:旺宏電子股份有限公司