深亞微米cmos工藝電感補償型光電探測器及製作方法

2023-05-23 22:44:26 3

專利名稱：深亞微米cmos工藝電感補償型光電探測器及製作方法
技術領域：
本發明涉及半導體光電器件，特別涉及一種與深亞微米標準互補金屬氧化物半導體(CMOS，Complementary Metal OxideSemiconductor)工藝完全兼容的矽基光電探測器結構及其製作方法。
背景技術：
信息技術的發展意味著需要以更高的速率傳輸容量更大的信息。然而傳統的金屬互連受到各種寄生效應的影響無法滿足更高速率的傳輸要求，光互連無疑是一種理想的替代技術。採用標準的CMOS工藝實現光電探測器，可以將光電子器件直接與CMOS集成電路在同一晶片上互聯，不僅可以消除混合集成中各種金屬互聯帶來的種種不利影響，而且可以充分發揮CMOS集成電路強大的信號處理能力，並能有效的降低成本。
當CMOS電晶體的特徵尺寸達到0.35μm時，傳統用於器件隔離的局部場氧化(LOCOS，Local Oxidation of Silicon)結構已無法滿足電晶體按比例縮小的要求。因而在特徵尺寸小於等於0.35μm的CMOS工藝中採用了淺溝道隔離技術(STI，Shallow Trench Isolation)來實現器件隔離。本發明設計的光電探測器利用了這種新型的STI結構，改善了CMOS工藝兼容光電探測器的性能。
光電探測器中PN結電容是影響探測器響應速度的關鍵因素。本發明採用了新型的橫向拓撲結構，引入了電感補償型探測器的概念，採用金屬製作平面螺旋電感與探測器陽極相連，補償了結電容帶來的不利影響，改善了探測器響應速度特性。
此外本發明中引入陣列陽極結構，此結構可以有效增大光子吸收區域，從而提高了探測器的響應度特性。

發明內容
本發明的目的是採用先進的深亞微米CMOS工藝實現光電探測器的設計，採用先進工藝對傳統結構進行改進，並設計了新型的拓撲結構，實現光電探測器整體性能的改善。其製作流程與深亞微米CMOS集成電路完全兼容，有利於實現光電探測器與CMOS接收機電路的單片集成，並為實現矽基晶片上全光信息傳輸作了必要準備。
本發明的深亞微米CMOS工藝是指電晶體的特徵尺寸小於或等於0.35μm的CMOS集成電路工藝。深亞微米CMOS工藝中採用了淺溝道隔離(STI)作為器件的隔離結構，可以提高器件之間的隔離效果和有效的降低襯底的噪聲對電路的影響。
本發明的CMOS接收機電路是指將光電探測器輸出的電流信號轉換為數字電路需要的電壓信號的矽基CMOS集成電路。
本發明一種深亞微米CMOS工藝電感補償型光電探測器，其特徵在於，其結構包括一P襯底；一正方形N阱區，該N阱區製作在P襯底上；一環形淺溝道隔離區，該環形淺溝道隔離區製作在N阱區中，且被環形N+區環繞；一陣列形第一P+區，該陣列形第一P+區製作在N阱區中，且被環形淺溝道隔離區環繞，構成探測器陣列陽極；一環形N+區，該N+區製作在N阱區中，且將淺溝道隔離區環繞；一環形第二P+區，該環形第二P+區製作在P襯底上，且將正方形的N阱區環繞；一平面螺旋形金屬電極，該金屬電極將陣列形第一P+區中各個單元塊逐個相連；一環形金屬電極，該金屬電極連接在N+區上；一環形金屬電極，該金屬電極連接在第二P+區上。
其中探測器陣列陽極採用陣列形第一P+區的結構，陣列規模是5×5、7×7、9×9，或根據探測器的尺寸進行設計。
其中探測器陣列陽極引出的平面螺旋形金屬電極構成補償電感。
其中探測器是單路使用，或是並行陣列使用。
其中探測器吸收波長在650nm-850nm範圍，可用於多模光纖短距離傳輸。
本發明一種深亞微米CMOS工藝電感補償型光電探測器的製作方法，其特徵在於，其中包括如下步驟步驟1取一個P半導體襯底；步驟2在P半導體襯底上製作一個N阱；步驟3在N阱上製作一個淺溝道隔離區；步驟4在N阱上製作一個陣列形第一P+區，這種陣列結構有利於在反向偏壓下形成較大的耗盡區，提高對光生載流子的作用能力；步驟5在P半導體襯底上製作一個環形第二P+區，該環形第二P+區將N阱環繞；步驟6在N阱內製作一個環形N+區，該環形N+區將淺溝道隔離區環繞；步驟7在第一P+區、第二P+區、N+區上製作接觸孔，並澱積金屬；步驟8刻蝕金屬，將與第一P+區連接的金屬刻蝕成平面螺旋形電極，這種平面螺旋結構相當於在探測器陽極串聯一個電感，此電感可補償探測器結電容對探測器響應速度帶來的不利影響；陣列形第一P+區與N阱構成探測器工作二級管；由N阱與P襯底構成屏蔽二級管。
其中探測器陣列陽極採用陣列形第一P+區的結構，陣列規模是5×5、7×7、9×9，或根據探測器的尺寸進行設計。
其中探測器陣列陽極引出的平面螺旋形金屬電極構成補償電感。
其中探測器是單路使用，或是並行陣列使用。
其中探測器吸收波長在650nm-850nm範圍，可用於多模光纖短距離傳輸。
本發明與現有技術相比，本發明設計的光電探測器具有以下特點1、與深亞微米CMOS工藝完全兼容，對工藝不作任何修改；2、顯著改善了光電探測器暗電流特性；3、顯著改善了光電探測器響應度特性；4、顯著改善了光電探測器的響應速度；5、室溫正常工作，具有穩定的長期可靠性；6、吸收波長在650-850nm範圍，可滿足多模光纖傳輸的要求。
本發明可以應用在多類需要進行光接收場合，例如CD\DVD光碟信息的讀取，波長在630-850nm通過塑料光纖傳送的數字系統，以及基於並行傳輸結構的甚短距離傳輸系統(VSR，Very Short Reach)等。


為進一步說明本發明的具體技術內容，以下結合實施例及附圖詳細說明如後，其中圖1為本發明結構的俯視圖。
圖2為圖1的A-A剖面圖。
具體實施例方式
請參閱圖1與圖2所示，本發明一種深亞微米CMOS工藝電感補償型光電探測器，其結構包括一P襯底1；一正方形N阱區2，該N阱區2製作在P襯底1上；一環形淺溝道隔離區3，該環形淺溝道隔離區3製作在N阱區2中，且被環形N+區6環繞；一陣列形第一P+區4，該陣列形P+區4製作在N阱區2中，且被環形淺溝道隔離區3環繞，構成探測器陣列陽極，該探測器陣列陽極採用陣列形P+區4的結構，陣列規模是5×5、7×7、9×9，或根據探測器的尺寸進行設計。；一環形N+區6，該N+區6製作在N阱區2中，且將淺溝道隔離區3環繞；一環形第二P+區5，該環形第二P+區5製作在P襯底1上，且將正方形的N阱區2環繞；一平面螺旋形金屬電極7，該金屬電極7將陣列形第一P+區4中各個單元塊逐個相連，該探測器陣列陽極的引出電極金屬電極7構成補償電感；其中探測器是單路使用，或是並行陣列使用，該探測器吸收波長在650nm-850nm範圍，可用於多模光纖短距離傳輸；一環形金屬電極8，該金屬電極8連接在N+區6上；一環形金屬電極9，該金屬電極9連接在第二P+區5上。
請再結合參閱圖1與圖2所示，本發明一種深亞微米CMOS工藝電感補償型光電探測器的製作方法，其中包括如下步驟步驟1取一個P半導體襯底1；步驟2在P半導體襯底1上製作一個N阱2步驟3在N阱2上製作一個淺溝道隔離區3；步驟4在N阱2上製作一個陣列形第一P+區4，這種陣列結構有利於在反向偏壓下形成較大的耗盡區，提高對光生載流子的作用能力，構成探測器陣列陽極，該探測器陣列陽極採用陣列形第一P+區4的結構，陣列規模是5×5、7×7、9×9，或根據探測器的尺寸進行設計，該探測器陣列陽極的引出電極金屬電極7構成補償電感，該探測器是單路使用，或是並行陣列使用，該探測器吸收波長在650nm-850nm範圍，可用於多模光纖短距離傳輸；步驟5在P半導體襯底1上製作一個環形第二P+區5，該環形第二P+區5將N阱2環繞；步驟6在N阱2內製作一個環形N+區6，該環形N+區6將淺溝道隔離區3環繞；步驟7在第一P+區4、第二P+區5、N+區6上製作接觸孔，並澱積金屬；步驟8刻蝕金屬，將與第一P+區4連接的金屬刻蝕成平面螺旋形電極7，這種平面螺旋結構相當於在探測器陽極串聯一個電感，此電感可補償探測器結電容對探測器響應速度帶來的不利影響；陣列形第一P+區4與N阱2構成探測器工作二級管；由N阱2與P襯底構成屏蔽二級管。
本發明為與深亞微米CMOS集成電路工藝完全兼容的光電探測器。本發明通過以下方式實現圖1給出光電探測器的橫向結構，這也是採用CMOS集成電路工藝進行製作所必需的版圖結構；圖2示出了光電探測器的縱向剖面結構圖，主要顯示了光電探測器的縱向結構關係及尺寸。下面結合圖1和圖2進行詳細的闡述首先在P型襯底1上做N阱2，如圖2所示，其深度約為0.95μm，注入濃度為3×1017cm-3。N阱區2與P襯底區1形成屏蔽二極體。該二極體反向偏置，使得離探測器表面較遠的擴散載流子不會進入工作二極體，避免了這些擴散速度較慢的載流子對探測器響應速度的影響。
然後通過光刻、腐蝕，並填入二氧化矽電解質材料後形成淺溝道隔離區(STI)3。
第一P+區4與第二P+區5是與PMOS電晶體的源/漏區同時製備。其中第一P+區4製作在N阱區2內，並與N阱區2形成工作光電二極體。探測器在光照下產生的光生載流子進入耗盡區後在電場作用下會形成光生電流。本發明中，光電二極體中陽極第一P+區4設計為陣列結構，這種拓撲結構在反向偏壓下形成較大PN結耗盡區，如圖2中耗盡區22，從而有利於光生載流子的收集，尤其是在器件表面附近的載流子。
第二P+區5製作在P襯底區1上，用來形成P襯底區1與電極9之間的歐姆接觸。P襯底區1與第二P+區5是屏蔽二極體的陽極，為保證此屏蔽二極體反向偏置，應將電極9接在整個晶片的最低電位。
N+區6與PMOS電晶體的源/漏區同時製備。N+區6製作在N阱區2內，用來形成N阱區2與電極8之間的歐姆接觸。
在統一工藝步驟下，製作與第一P+區4相連的金屬電極7；與N+區6相連的金屬電極8；與第二P+區5相連的金屬電極9。其中，金屬電極7以螺旋方式逐個連接第一P+區4陣列陽極中每一個單元塊，最終金屬電極7形成如圖1所示的螺旋電感結構。金屬電極7連接的是探測器的陽極，在單片集成中，金屬電極7直接和CMOS接收機電路的輸入端相連。與N+區6相連的金屬電極8為探測器的陰極，在單片集成中，金屬電極8應接到晶片的最高電位，或接到可調節的高電位。
探測器的暗電流噪聲主要來自於不規則運動的熱載流子，本發明提出的結構中，利用了集成電路中用於器件隔離的淺溝道隔離(STI)將這些熱載流子隔離在探測器之外。圖1、圖2中環形STI區3設計在工作二極體的四周，這種結構顯著改善了探測器暗電流噪聲特性，提高了探測器的靈敏度。本發明中引入了淺溝道隔離(STI)結構，光生載流子無法穿過STI區3，只能在縱向電場的作用下先向下運動，到達STI區3同一深度後才能在橫向電場的作用下向電極運動。STI區3屏蔽了橫向擴散成分，形成縱向探測器結構，增加吸收深度，從而有效的提高了響應度。
在橫向結構上，本發明將傳統的整體形陽極注入或插指形陽極注入區結構擴展為陣列形陽極結構，這樣有利於在二維上形成範圍較大耗盡區，也就是增大了對光子有效的吸收空間，從而提高探測器的響應度。
此外，本發明採用了電感補償探測器的新結構。此探測器中，將陽極引出的金屬線設計為螺旋形，相當於在探測器的輸出端串聯了一個平面螺旋電感，此電感可有效補償探測器結電容對探測器速度帶來的不利影響。
實施例本發明設計的光電探測器所用生產工藝全部都是深亞微米CMOS工藝提供的，沒有任何對工藝的特殊要求。下面結合實施例和附圖進一步闡述本發明1.在P襯底1上製作面積為70μm×70μm的N阱2；與PMOS電晶體的N阱同時製備。深度約為0.95μm，注入濃度約為1×1017cm-3。
2.在N阱區2內製作環形淺溝道隔離區3。深度約為0.8μm，環寬度為1μm環外邊緣距離N阱區2邊緣3.5μm。
3.在N阱區2內製作陣列形第一P+區4。參雜濃度約為1×1020cm-3。陣列規模為7×7，陣列中每個單元的面積為6μm×6μm，單元之間間隔3μm。陽極陣列第一P+區4總共佔面積60μm×60μm。第一P+區4外側邊緣與淺溝道隔離區3內側邊緣距離0.5μm。第一P+區4是與PMOS電晶體的源/漏極同時製備。
4.在N阱區2外的P襯底1上製作環形第二P+區5。參雜濃度約為1×1020cm-3。環形第二P+區5寬度2μm，環形第二P+區5內側邊緣與N阱區2外側邊緣距離1μm。第二P+區5是與PMOS電晶體的源/漏極同時製備。
5.在N阱區2內製作環形N+區6。參雜濃度約為1×1020cm-3。環形N+區6寬度為2μm，環形N+區6外側邊緣與N阱區2內側邊緣距離1μm。N+區6是與NMOS電晶體的源/漏極同時製備。
6.刻蝕接觸孔，澱積金屬。並按照圖1所示拓撲結構將金屬刻蝕成所要求的形狀。金屬電極7刻蝕成平面螺旋形狀。金屬線寬度2μm。
權利要求
1.一種深亞微米CMOS工藝電感補償型光電探測器，其特徵在於，其結構包括一P襯底；一正方形N阱區，該N阱區製作在P襯底上；一環形淺溝道隔離區，該環形淺溝道隔離區製作在N阱區中，且被環形N+區環繞；一陣列形第一P+區，該陣列形第一P+區製作在N阱區中，且被環形淺溝道隔離區環繞，構成探測器陣列陽極；一環形N+區，該N+區製作在N阱區中，且將淺溝道隔離區環繞；一環形第二P+區，該環形第二P+區製作在P襯底上，且將正方形的N阱區環繞；一平面螺旋形金屬電極，該金屬電極將陣列形第一P+區中各個單元塊逐個相連；一環形金屬電極，該金屬電極連接在N+區上；一環形金屬電極，該金屬電極連接在第二P+區上。
2.根據權利要求1所述的深亞微米CMOS工藝電感補償型光電探測器，其特徵在於，其中探測器陣列陽極採用陣列形第一P+區的結構，陣列規模是5×5、7×7、9×9，或根據探測器的尺寸進行設計。
3.根據權利要求1所述的深亞微米CMOS工藝電感補償型光電探測器，其特徵在於，其中探測器陣列陽極引出的平面螺旋形金屬電極構成補償電感。
4.根據權利要求1所述的深亞微米CMOS工藝電感補償型光電探測器，其特徵在於，其中探測器是單路使用，或是並行陣列使用。
5.根據權利要求2、3或4所述的深亞微米CMOS工藝電感補償型光電探測器，其特徵在於，其中探測器吸收波長在650nm-850nm範圍，可用於多模光纖短距離傳輸。
6.一種深亞微米CMOS工藝電感補償型光電探測器的製作方法，其特徵在於，其中包括如下步驟步驟1取一個P半導體襯底；步驟2在P半導體襯底上製作一個N阱；步驟3在N阱上製作一個淺溝道隔離區；步驟4在N阱上製作一個陣列形第一P+區，這種陣列結構有利於在反向偏壓下形成較大的耗盡區，提高對光生載流子的作用能力；步驟5在P半導體襯底上製作一個環形第二P+區，該環形第二P+區將N阱環繞；步驟6在N阱內製作一個環形N+區，該環形N+區將淺溝道隔離區環繞；步驟7在第一P+區、第二P+區、N+區上製作接觸孔，並澱積金屬；步驟8刻蝕金屬，將與第一P+區連接的金屬刻蝕成平面螺旋形電極，這種平面螺旋結構相當於在探測器陽極串聯一個電感，此電感可補償探測器結電容對探測器響應速度帶來的不利影響；陣列形第一P+區與N阱構成探測器工作二級管；由N阱與P襯底構成屏蔽二級管。
7.根據權利要求6所述的深亞微米CMOS工藝電感補償型光電探測器的製作方法，其特徵在於，其中探測器陣列陽極採用陣列形第一P+區的結構，陣列規模是5×5、7×7、9×9，或根據探測器的尺寸進行設計。
8.根據權利要求6所述的深亞微米CMOS工藝電感補償型光電探測器的製作方法，其特徵在於，其中探測器陣列陽極引出的平面螺旋形金屬電極構成補償電感。
9.根據權利要求6所述的深亞微米CMOS工藝電感補償型光電探測器的製作方法，其特徵在於，其中探測器是單路使用，或是並行陣列使用。
10.根據權利要求7、8或9所述的深亞微米CMOS工藝電感補償型光電探測器的製作方法，其特徵在於，其中探測器吸收波長在650nm-850nm範圍，可用於多模光纖短距離傳輸。
全文摘要
一種深亞微米CMOS工藝電感補償型光電探測器，包括一P襯底；一正方形N阱區製作在P襯底上；一環形淺溝道隔離區製作在N阱區中，且被環形N+區環繞；一陣列形第一P+區製作在N阱區中，且被環形淺溝道隔離區環繞，構成探測器陣列陽極；一環形N+區製作在N阱區中，且將淺溝道隔離區環繞；一環形第二P+區製作在P襯底上，且將正方形的N阱區環繞；一平面螺旋形金屬電極將陣列形第一P+區中各個單元塊逐個相連；一環形金屬電極連接在N+區上；一環形金屬電極連接在第二P+區上。
文檔編號H01L21/822GK1937232SQ20051008648
公開日2007年3月28日 申請日期2005年9月22日 優先權日2005年9月22日
發明者陳弘達, 高鵬, 顧明, 劉海軍 申請人:中國科學院半導體研究所