鰭狀場效電晶體的製作方法

2023-05-23 06:52:46

本發明實施例是涉及一種電晶體，且特別是涉及一種鰭狀場效電晶體以及其製造方法。

背景技術：

隨著半導體裝置的尺寸有逐漸縮小的趨勢，目前，已積極地針對三維多柵極結構，例如對鰭狀場效電晶體(finfets)進行開發。鰭狀場效電晶體中的半導體材料鰭片的窄條是用以形成電晶體的源極、漏極以及溝道區域，且圍繞溝道區域的柵極結構可進一步提供更佳的溝道電性控制。當半導體裝置尺寸不斷縮小時，鰭片的設置會變的更為緊密且柵極間距也會減小。

技術實現要素：

本發明實施例是針對一種鰭狀場效電晶體以及其製造方法。

本發明實施例提供一種鰭狀場效電晶體，其包括襯底、至少一柵極結構、多個間隔物以及源極區與漏極區。所述襯底具有多個鰭片以及多個絕緣體位於多個鰭片之間。源極區以及漏極區設置於至少一柵極結構的兩個相對側邊。柵極結構設置並覆蓋於多個鰭片與多個絕緣體上方。所述柵極結構包括設置於襯底上的堆疊條以及設置於堆疊條上的柵電極堆疊。所述多個間隔物設置於柵極結構的相對側壁上，且柵電極堆疊與相對設置的間隔物的側壁相接觸。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合附圖作詳細說明如下。

附圖說明

包含附圖以便進一步理解本發明的實施例，且附圖併入本說明書中並構成本說明書的一部分。附圖說明本發明的實施例，並與描述一起用於解釋本發明實施例的原理。

圖1為依照本發明一些實施例的鰭狀場效電晶體的一部分的立體示意圖。

圖2a至圖2j為依照本發明一些實施例的鰭狀場效電晶體製造方法的各種階段的鰭狀場效電晶體的立體示意圖及剖面示意圖。

圖3為依據本發明一些實施例中形成鰭狀場效電晶體的製造方法的處理步驟的示例流程圖。

附圖標號說明

10：鰭狀場效電晶體裝置

100：襯底

102：絕緣體

102a：上表面

104：鰭片

104a：上表面

104b：側壁

106：絕緣材料層

108：高介電常數介電層

108a：高介電常數介電條

110：功函數金屬材料層

110a：功函數金屬材料條

112：堆疊條

120：多晶矽層

120a：多晶矽條

122：硬質掩膜圖案

130：間隔物

130b：側壁

132：溝槽

135：源極與漏極區域

136：層間介電層

136b：側壁

140：柵電極堆疊

150：柵極結構

s300、s302、s304、s306、s308、s310、s312、s314：步驟。

具體實施方式

以下揭露內容提供用於實施本案所提供目標不同特徵的許多不同實施例或實例。以下所描述的構件以及設置的具體實例是為了以簡化的方式傳達本發明實施例為目的。當然，這些僅僅為實例而並非用以限制本發明實施例的範圍。舉例來說，在以下描述中，在第一特徵上方或在第一特徵上形成第二特徵可包括第二特徵與第一特徵形成為直接接觸的實施例，且也可包括第二特徵與第一特徵之間可形成有額外特徵使得第二特徵與第一特徵可不直接接觸的實施例。此外，本發明各種實施例中可使用相同的組件符號以及/或字母來指代相同或類似的部件。組件符號的重複使用是為了簡單以及清楚起見，且並不表示所欲討論的各個實施例以及/或設置本身之間的關係。

另外，為了便於描述附圖中所繪示的一個構件或特徵與另一組件或特徵的關係，本文中可使用例如「在...下」、「在...下方」、「下部」、「在…上」、「在…上方」、「上部」以及類似術語的空間相對術語。除了附圖中所描繪的定向以外，所述空間相對術語意欲涵蓋組件在使用或操作時的不同定向。設備可被另外定向(旋轉90度或在其他定向)，而本文所用的空間相對術語相應地作出解釋。

本發明實施例用以描述鰭狀場效電晶體示例性的製造方法以及運用此方法所製造出的鰭狀場效電晶體。在本發明的一些實施例中，鰭狀場效電晶體可形成於基體矽襯底上。另外，鰭狀場效電晶體也可選擇性的形成在絕緣層上有矽(silicon-on-insulator；soi)襯底上，或是絕緣層上有鍺(germanium-on-insulator；goi)襯底上。另外，根據一些實施例，矽襯底可包括其它的導電層或是半導體組件，例如電晶體、二極體等等。以下實施例意於提供進一步的說明，但並非用以限制本發明實施例的範疇。

圖1為依照本發明一些實施例的鰭狀場效電晶體的一部分的立體示意圖。在圖1中，鰭狀場效電晶體裝置10包括至少一個形成在襯底100上的柵極結構150，形成在柵極結構150的相對側邊的間隔物130，以及位於柵極結構150的兩個相對側邊的源極與漏極區域135。在一些實施例中，鰭狀場效電晶體裝置10為p型鰭狀場效電晶體裝置。在一些實施例中，鰭狀場效電晶體裝置10為n型鰭狀場效電晶體裝置。在特定的實施例中，襯底100具有多個絕緣體102以及位於絕緣體102之間的鰭片104，且柵極結構150的延伸方向與鰭片104的延伸方向相互垂直。在一些實施例中，柵極結構150包括堆疊條112以及設置於堆疊條112上的柵電極堆疊140。在特定的實施例中，堆疊條112包括高介電常數介電條(high-kdielectricstrip)108a以及功函數金屬材料條(workfunctionmetalmaterialstrip)110a。在一些實施例中，柵極結構150為替換性金屬柵極結構(replacementmetalgatestructure)。在一些實施例中，源極與漏極區域135位於間隔物130旁邊，且柵極結構150為變型源極與漏極區域。

圖2a至圖2j為依照本發明一些實施例的鰭狀場效電晶體10的一部分的製造方法的各種階段的鰭狀場效電晶體的立體示意圖以及剖面示意圖。在圖2a中，提供了形成有絕緣體102以及鰭片104的襯底100。在一些實施例中，襯底100為基體矽襯底。根據設計的要求，基體矽襯底可為p型襯底或是n型襯底，且包括不同的摻雜區。所述摻雜區可用以配合n型鰭狀場效電晶體或是p型鰭狀場效電晶體。在一些實施例中，通過在襯底100中形成溝槽(未繪示)，襯底100可被圖案化並定義出鰭片104，並且絕緣體102是填入溝槽中。在一些實施例中，鰭片104為平行設置的窄條，且絕緣體102為條狀並且平行設置，且位於鰭片104之間做為隔離。在一些實施例中，絕緣體102的材料包括氧化矽、氮化矽、氮氧化矽、旋塗介電材料(spin-ondielectricmaterial)，或是低介電常數介電材料(low-kdielectricmaterial)。絕緣體的形成方法例如可包括高密度電漿化學氣相沈積(high-density-plasmachemicalvapordeposition；hdp-cvd)、次常壓化學氣相沈積(sub-atmosphericchemicalvapordeposition；sacvd)或是旋塗等方法。在一些實施例中，絕緣體102的上表面102a較鰭片104的上表面104a還低。也就是說，鰭片104是從絕緣體102的上表面102a凸出來的。

接著，如圖2a所示，在一些實施例中，在絕緣體102與鰭片104以及襯底100上依序形成高介電常數介電層108以及功函數金屬材料層110。在一些實施例中，在絕緣體102與鰭片104以及襯底100上共形地(conformally)形成高介電常數介電層108之後，會在高介電常數介電層108上形成功函數金屬材料層110，且功函數金屬材料層110共形地覆蓋絕緣體102與鰭片104。在一些實施例中，高介電常數介電層108包括高介電常數材料，且所述高介電常數材料的k值大於7.0，並且包括金屬氧化物或是鉿(hf)、鋁(al)、鋯(zr)、鑭(la)、鎂(mg)、鋇(ba)、鈦(ti)、鉛(pb)的矽酸鹽與上述的組合。舉例來說，高介電常數介電層108是通過原子層沈積(atomiclayerdeposition；ald)、分子束沈積(molecularbeamdeposition；mbd)或是物理氣相沈積(physicalvapordeposition；pvd)所形成。在特定的實施例中，功函數金屬材料層110的材料包括tin、tac、tacno、tacn、tial、tan或是上述的組合。功函數金屬材料層110的形成方法是例如包括進行原子層沈積工藝、化學氣相沈積工藝或是物理氣相沈積工藝。在一實施例中，高介電常數介電層108的材料為hfo2且功函數金屬材料層110的材料為tin。功函數金屬材料層110的材料選擇是取決於產品的需求，使其具有期望的功函數值，但不以上述所揭露的材料為限。在特定的實施例中，可在形成高介電常數介電層108之前，選擇性地形成絕緣材料層106並共形地覆蓋襯底100，以便提高高介電常數介電層108與襯底100之間的黏性。絕緣材料層106例如是包括利用熱氧化所形成的氧化矽。在一些實施例中，絕緣材料層106、高介電常數介電層108以及功函數金屬材料層110共形地覆蓋鰭片104，且覆蓋鰭片104的上表面104a以及鰭片104的凸出部分的側壁104b。

如圖2b所示，在一些實施例中，是在功函數金屬材料層110上依序地形成多晶矽層120以及硬質掩膜圖案122。在特定的實施例中，硬質掩膜圖案122例如是包括一或多個平行排列的條狀圖案。多晶矽層120的形成方法例如是包括進行化學氣相沈積工藝。在一實施例中，硬質掩膜圖案122的材料包括氧化矽、氮化矽或是氮氧化矽。硬質掩膜圖案122的形成方法例如是包括進行化學氣相沈積工藝或是物理氣相沈積工藝。

如圖2c所示，在一些實施例中，多晶矽層120是利用硬質掩膜圖案122做為掩膜以將其圖案化並形成多晶矽條120a，並局部地暴露出位於其下方的功函數金屬材料層110。在特定的實施例中，由於硬質掩膜圖案122包括多個平行排列的條狀圖案，因此，多晶矽層120經圖案化可形成多個平行排列的多晶矽條120a。多晶矽層120的圖案化例如是包括進行至少一各向異性刻蝕工藝。在特定的實施例中，多晶矽條120a可做為虛擬條(dummystrips)，以定義出後續形成的替換性柵極結構的位置。

如圖2d所示，在一些實施例中，可利用多晶矽條120a與硬質掩膜圖案122做為掩膜，以依序將功函數金屬材料層110與高介電常數介電層108圖案化並形成功函數金屬材料條110a與高介電常數介電條108a。其中一個高介電常數介電條108a與位於所述高介電常數介電條108a上方的其中一個功函數金屬材料條110a用以形成一個堆疊條112。功函數金屬材料條110a與高介電常數介電條108a圍繞鰭片104，且覆蓋鰭片104的上表面104a與側壁104b。在特定的實施例中，由於硬質掩膜圖案122包括多個平行排列且分離的條狀圖案，因此，位於其下方的功函數金屬材料層110與高介電常數介電層108經圖案化後會轉變成多個堆疊條112(高介電常數介電條108a與位於所述高介電常數介電條108a上方的功函數金屬材料條110a)，且所述堆疊條112彼此分離且平行排列。功函數金屬材料層110與高介電常數介電層108的圖案化例如是包括進行一或多個各向異性刻蝕工藝。在一實施例中，在功函數金屬材料層110與高介電常數介電層108的圖案化之後，會局部地暴露出絕緣材料層106。

接著，如圖2e所示，在一些實施例中，將硬質掩膜圖案122移除，其中，間隔物130是形成在絕緣材料層106上方以及多晶矽條120a與堆疊條112(高介電常數介電條108a與功函數金屬材料條110a)旁邊。在特定的實施例中，間隔物130是形成在絕緣材料層106上，且位於多晶矽條120a的相對側壁上。也就是說，間隔物130是設置在多晶矽條120a的相對側壁上，而位於多晶矽條120a下方的堆疊條112是夾層於間隔物130之間。在一實施例中，間隔物130是由介電材料所形成，且包括氮化矽、sicon或其組合。間隔物130可為單一層或是多層結構。在一些實施例中，間隔物130的形成是通過沈積介電材料的毯覆層(未繪示)，並進行各向異性刻蝕工藝以及/或是平坦化工藝以移除多餘的介電材料與硬質掩膜圖案122，進而，使間隔物130形成於多晶矽條120a的側壁與堆疊條112旁邊。硬質掩膜圖案122會是在形成間隔物130之前移除，或是形成的同時移除。

在一些實施例中，如圖2e所示，在多晶矽條120a的側壁與堆疊條112旁邊形成間隔物130之後，源極與漏極區域135是形成在位於晶矽條120a上的間隔物130的相對側。另外，層間介電層136(圖2i)是形成於襯底100上，以做進一步隔離。在特定的實施例中，源極與漏極區域135為由應變材料(strainedmaterial)所形成的變型源極與漏極區域。在一些實施例中，所述應變材料為含鍺的材料例如矽鍺(sige)，或是含碳材料例如碳化矽(sic)。在一些實施例中，源極與漏極區域135是通過外延生長(epitaxialgrowth)技術所形成，例如循環沈積刻蝕(cyclicdeposition-etch；cde)外延生長或是選擇性外延生長(selectiveepitaxialgrowth；seg)，以形成具有高結晶質量的應變材料。在特定的實施例中，一部分的源極與漏極區域135是從襯底100上凸出。在一些實施例中，源極與漏極區域135是選擇性的通過矽化物工藝(silicidation)而形成有金屬矽化層(silicidelayers)(未繪示)。在特定的實施例中，層間介電層136的材料包括含碳氧化物、矽酸鹽玻璃或是其它介電材料。

如圖2f所示，將多晶矽條120a移除，並且，形成位於相對設置的間隔物130之間的凹槽132以暴露出位於間隔物130之間的堆疊條112(高介電常數介電條108a與功函數金屬材料條110a)。多晶矽條120a的移除是例如包括進行一或多個各向異性刻蝕。

圖2g與圖2i為依照本發明一些實施例的鰭狀場效電晶體10的非線端部(non-line-endportion)以及線路端部(line-endportion)的立體示意圖。圖2h與圖2j分別為圖2g與圖2i的剖面示意圖。線路端部是指鰭狀場效電晶體10中具有條狀柵極結構(也即柵極線)的端部的部分。在一些實施例中，如圖2g至圖2h所示，柵電極堆疊140是形成於凹槽132中，且位於堆疊條112(高介電常數介電條108a與功函數金屬材料條110a)上方，以及位於間隔物130之間以形成柵極結構150。在特定的實施例中，柵極結構150是由柵電極堆疊140、高介電常數介電條108a與功函數金屬材料條110a所組成。在一實施例中，柵電極堆疊140是通過形成柵電極材料(未繪示)以填入間隔物130之間的凹槽132所形成。選擇性地，可通過進行平坦化工藝來移除多餘的柵電極材料。如圖2g至圖2j所示，在特定的實施例中，填入凹槽132的柵電極堆疊140是與凹槽132的輪廓相對應，且柵電極堆疊140是覆蓋間隔物130的側壁130b以及位於線路端的層間介電層136的側壁136b。也就是說，填入凹槽132的柵電極堆疊140是與間隔物130的側壁130b以及位於柵極結構150的線路端的層間介電層136的側壁136b物理性接觸。由於高介電常數介電條108a與功函數金屬材料條110a是在形成間隔物130與層間介電層136之前所定義出來的，因此，高介電常數介電條108a與功函數金屬材料條110a並不會共形地覆蓋間隔物130的側壁130b以及介電層136的側壁136b。在特定的實施例中，除了沿著堆疊條112的一小部分中，間隔物130的側壁130b以及層間介電層136的側壁136b大多並未被高介電常數介電條108a與功函數金屬材料條110a所覆蓋。由於高介電常數介電條108a與功函數金屬材料條110a是在形成間隔物130與凹槽132之前所形成，因此，柵電極材料的填充變的更為容易，且可擴大柵電極堆疊形成時的工藝窗口。在特定的實施例中，如圖2h所示，功函數金屬材料條110a與高介電常數介電條108a是全面地位於柵電極堆疊140下方。在一些實施例中，柵電極堆疊140是在沒有高介電常數介電條108a以及/或是功函數金屬材料條110a夾層於其之間的情況下，與間隔物130以及層間介電層136物理性接觸。柵電極堆疊140與其下方的堆疊條112(高介電常數介電條108a與功函數金屬材料條110a)跨越並圍繞鰭片104(溝道區)。選擇性地，可在形成柵電極材料之前，在間隔物130與柵電極堆疊140之間形成如氮化矽層的側壁介電層(未繪示)以強化間隔物結構。

在一些實施例中，柵電極堆疊140的柵電極材料包括含金屬材料，例如鋁(al)、銅(cu)、鎢(w)、鈷(co)、鈦(ti)、鉭(ta)、釕(ru)、tin、tial、tialn、tan、tac、nisi、cosi或上述的組合。舉例來說，柵電極材料例如是通過原子層沈積、化學氣相沈積、物理氣相沈積、電鍍或是上述方法的組合所形成。根據鰭狀場效電晶體20為p型鰭狀場效電晶體或是n型鰭狀場效電晶體，可依此針對高介電常數介電層、功函數金屬材料層以及/或是柵電極堆疊的材料進行選擇以達到理想的功函數。在特定的實施例中，會將虛擬的多晶矽條120a移除，且柵電極堆疊140會取代多晶矽條120a的位置，並設置於事先形成的堆疊條112上以形成替換性柵極結構150。雖然在本文的一些實施例中，柵極結構150是做為替換性柵極結構，但本發明實施例的柵極堆疊結構或是其製造過程並不限於上述的實施例。

在本文所述的一些實施例中，由於柵介電層以及/或是其它材料層是在形成間隔物之前形成，因此，在將柵電極材料填入溝槽之前，不需要設置與溝槽共形(也即覆蓋間隔物的側壁)的柵介電材料以及/或是其它材料層，且後續形成的柵電極堆疊可與間隔物的側壁以及/或是層間介電層接觸。

針對具有較窄的柵極間距或是較密集的鰭片設置的鰭狀場效電晶體來說，由於長寬比變高與晶片面積縮小，柵電極材料以及/或是功函數金屬材料的填充變的更具有挑戰性。在本文所述的特定實施例中，高介電常數介電層與功函數金屬材料層是在形成間隔物之前形成並圖案化，因此，與填入間隔物之間的溝槽的層面相比，高介電常數介電層與功函數金屬材料層的工藝窗口會變大。另外，在本文所揭露的特定實施例的製造方法之後，高介電常數介電層與功函數金屬材料層的厚度與均勻性的控制也變的更為容易。較佳均勻性以及較小厚度變化的高介電常數介電層與功函數金屬材料層能夠提升半導體裝置的可靠性，並且有助於裝置的臨界電壓控制。由於高介電常數介電層與功函數金屬材料層是在形成間隔物與溝槽之前形成並圖案化，因此，將柵電極材料填入溝槽的要求不高，填入柵電極材料的工藝窗口變大且後續在溝槽中形成柵電極堆疊的均勻性較佳，進而，可使半導體裝置有良好的臨界電壓控制。

圖3為依據本發明一些實施例中形成鰭狀場效電晶體的製造方法的處理步驟的示例流程圖。在步驟300中，提供具有鰭片以及絕緣體的襯底。在步驟302中，於絕緣體與鰭片以及襯底上依序形成高介電常數介電層與功函數金屬材料層。在步驟304中，於功函數金屬材料層以及襯底上依序形成多晶矽層與硬質掩膜圖案。在步驟306中，利用硬質掩膜圖案做為掩膜將多晶矽層圖案化以形成多晶矽條。在步驟308中，利用多晶矽條與硬質掩膜圖案做為掩膜，依序將高介電常數介電層與功函數金屬材料層圖案化以形成功函數金屬材料條與高介電常數介電條。在步驟310中，將間隔物形成於多晶矽條旁邊以及高介電常數介電條與功函數金屬材料條旁邊。源極與漏極區域是形成在位於多晶矽條的側壁的間隔物的相對側。在步驟312中，將多晶矽條移除並形成位於相對設置間隔物之間的溝槽，以暴露出高介電常數介電條與功函數金屬材料條。在步驟314中，通過在溝槽中以及高介電常數介電條與功函數金屬材料條上形成柵電極堆疊來獲得柵極結構。

雖然上述的步驟以及方法的描述是以一系列的動作或事件做為示例，但應當理解的是，所示的動作或事件的順序不應被解釋為具備任何限制性的意義。另外，並非所有示例的過程或步驟皆需實行本揭露的一或多個實施例。

在上述的實施例中，由於高介電常數介電層與功函數金屬材料層是在形成間隔物之前形成並圖案化，因此，高介電常數介電層與功函數金屬材料層的厚度與均勻性可獲得良好的控制，且將柵電極材料填入溝槽的過程較為完善並保有穩定性，進而，半導體裝置能具有均勻的電性性能和更佳的可靠性。基於上述，裝置的晶片分析測試(waferanalysistest；wat)結果以及均勻性能可被進一步提升。

在本發明的一些實施例中，提供一種鰭狀場效電晶體，包括：襯底、至少一柵極結構、間隔物以及源極區與漏極區。襯底具有多個鰭片以及多個絕緣體位於多個鰭片之間。所述至少一柵極結構是設置並覆蓋於多個鰭片與多個絕緣體上方。所述至少一柵極結構包括設置於襯底上的堆疊條以及設置於堆疊條上的柵電極堆疊。所述多個間隔物設置於柵極結構的相對側壁上，且柵電極堆疊與相對設置的間隔物的側壁接觸。源極區以及漏極區設置於至少一柵極結構的兩個相對側邊。

在本發明的一些實施例中，堆疊條包括設置於襯底上的高介電常數介電條以及設置於高介電常數介電條上的功函數金屬材料條，且高介電常數介電條與功函數金屬材料條共形地覆蓋多個鰭片的側壁與上表面。在本發明的一些實施例中，高介電常數介電條包括k值大於7.0的高介電常數材料，且所述高介電常數介電材料包括金屬氧化物或金屬矽酸鹽例如是hf、al、zr、la、mg、ba、ti、pb的矽酸鹽或是上述的組合。在本發明的一些實施例中，功函數金屬材料條的材料包括tin、tac、tacno、tacn、tial、tan或是上述的組合。在本發明的一些實施例中，高介電常數介電條包括hfo2且功函數金屬材料條包括tin。在本發明的一些實施例中，鰭狀場效電晶體更包括層間介電層設置在襯底上，位於間隔物之間，且與柵電極堆疊接觸。在本發明的一些實施例中，柵電極堆疊的材料包括al、cu、w、co、ti、ta、ru、tin、tial、tialn、tan、tac、nisi、cosi或是上述的組合。

在本發明的一些實施例中，提供一種鰭狀場效電晶體的製造方法如下。提供具有鰭片以及位於鰭片之間的絕緣體的襯底。在襯底上形成圍繞鰭片的堆疊條，並且，於堆疊條上形成多晶矽條並覆蓋襯底。在多晶矽條與堆疊條旁邊形成間隔物。移除多晶矽條以形成暴露出堆疊條的溝槽。將柵電極堆疊形成於溝槽中並設置於堆疊條上以形成柵極結構。

在本發明的一些實施例中，在襯底上形成圍繞鰭片的堆疊條，並且，在堆疊條上形成多晶矽條並覆蓋襯底的步驟包括：在絕緣體與鰭片以及襯底上依序形成高介電常數介電層與功函數金屬材料層；在功函數金屬材料層與襯底上形成多晶矽層；將多晶矽層圖案化以形成多晶矽條；以及，利用多晶矽條做為掩膜，將功函數金屬材料層與高介電常數介電層圖案化以形成堆疊條。在本發明的一些實施例中，高介電常數介電層包括進行原子層沈積、分子束沈積或是物理氣相沈積來形成，且高介電常數介電條是以k值大於7.0的高介電常數介電材料所形成，所述高介電常數材料為金屬氧化物或金屬矽酸鹽例如是hf、al、zr、la、mg、ba、ti、pb的矽酸鹽或是上述的組合。在本發明的一些實施例中，鰭狀場效電晶體的製造方法更包括在形成高介電常數介電層之前，先形成共形地覆蓋鰭片與襯底上方的介電材料層。在本發明的一些實施例中，鰭狀場效電晶體的製造方法更包括在間隔物的相對側邊以及多晶矽條旁邊形成源極與漏極區。

在本發明的一些實施例中，提供一種鰭狀場效電晶體的製造方法如下。提供具有鰭片以及位於鰭片之間的絕緣體的襯底。在絕緣體與鰭片以及襯底上依序形成高介電常數介電層與功函數金屬材料層。在功函數金屬材料層以及襯底上依序形成多晶矽層與硬質掩膜圖案。利用硬質掩膜圖案做為掩膜將多晶矽層圖案化以形成多晶矽條。利用多晶矽條與硬質掩膜圖案做為掩膜，依序將高介電常數介電層與功函數金屬材料層圖案化以形成功函數金屬材料條與高介電常數介電條。將間隔物形成於多晶矽條旁邊以及高介電常數介電條與功函數金屬材料條旁邊。源極與漏極區域是形成在位於多晶矽條的側壁的間隔物的相對側。將多晶矽條移除以形成暴露出高介電常數介電條與功函數金屬材料條的溝槽。通過在溝槽中以及高介電常數介電條與功函數金屬材料條上形成柵電極堆疊來形成柵極結構。

在本發明的一些實施例中，高介電常數介電層包括進行原子層沈積、分子束沈積或是物理氣相沈積來形成，且高介電常數介電條是以k值大於7.0的高介電常數介電材料所形成，所述高介電常數介電材料為金屬氧化物或金屬矽酸鹽例如是hf、al、zr、la、mg、ba、ti、pb的矽酸鹽或是上述的組合。在本發明的一些實施例中，功函數金屬材料層包括進行原子層沈積、物理氣相沈積或是化學氣相沈積，且功函數金屬材料層的材料包括tin、tac、tacno、tacn、tial、tan或是上述的組合。在本發明的一些實施例中，鰭狀場效電晶體的製造方法更包括在通過熱氧化工藝形成高介電常數介電層之前，先形成共形地覆蓋鰭片與襯底上方的介電材料層。在本發明的一些實施例中，形成功函數金屬材料條與高介電常數介電條是通過包括進行一各向異性刻蝕工藝以移除部分功函數金屬材料層與高介電常數介電層。在本發明的一些實施例中，鰭狀場效電晶體的製造方法更包括在間隔物的相對側邊及多晶矽條旁邊形成源極與漏極區。在本發明的一些實施例中，鰭狀場效電晶體的製造方法更包括在襯底上與間隔物之間形成層間介電層。

以上概述了多個實施例的特徵，使本領域具有通常知識者可更佳了解本發明實施例的態樣。本領域具有通常知識者應理解，其可輕易地使用本發明實施例作為設計或修改其他工藝與結構的依據，以實行本文所介紹的實施例的相同目的以及/或達到相同優點。本領域具有通常知識者還應理解，這種等效的設置並不悖離本發明實施例的精神與範疇，且本領域具有通常知識者在不悖離本發明實施例的精神與範疇的情況下可對本文做出各種改變、置換以及變更。