一種基於arm和cpld的集成晶片測試儀的製作方法
2023-05-15 07:14:41 2
專利名稱:一種基於arm和cpld的集成晶片測試儀的製作方法
技術領域:
本實用新型涉及集成電路晶片測設技術領域,尤其是一種基於ARM和CPLD的 集成晶片測試儀。
背景技術:
隨著計算機技術在各個行業的應用不斷發展與普及,相應的集成電路晶片在各 種領域的技術應用也日益增多,對集成電路晶片檢測設技術及其測試儀的應用也不斷發 展,測試需求呈多元化狀態。目前,除了生產廠家與專業測試機構外,更多的是用戶 中專業技術人員在維護集成電路晶片時的實時測試,尤其在野外作業時;例如野外維 修設備,通常需要判斷電路板上數字集成晶片功能是否正確,或者識別其故障類型,以 便為設備維修提供依據。過去傳統意義上的單片機實現的集成電路測試雖可以滿足測 試要求,但運算能力較差,需要增加外圍器件,並且沒有數據採集功能,不能和上位機 通信,不能和其它測試設備互聯。在野外或者移動中工作測試極其不方便。在一些工 業測控現場檢測大型設備時也有類似不便。例如,從現場到機房有一定的距離,模擬 信號傳導且易受工業環境的幹擾,數據採集會有不同程度的衰減,而單純用由微控制器 (MCU)為核心的數據採集系統時,把數據採集器置於被監測的設備處,雖然可以避免模 擬信號的衰減和被幹擾,但在這種數據採集系統中,A/D轉換器的啟動、讀取數據並存 入到存儲器的整個過程由MCU來參與控制,由於受MCU執行指令時間的限制,採集 的速率較低,難以適應信號採集與測試的需要。人們在實踐中認識到ARM (Advanced RIS CMachines)技術則有運算能力強,速度快等優點,而ARM內部集成了 AD/DA等功 能模塊,I/O埠資源豐富,控制靈活,因此採用基於ARM控制晶片,CPLD的新型數 字集成晶片檢測儀的設計則可以達到功能更加完善、性能更加優越,滿足方便檢測的需 求。
實用新型內容本實用新型的目的就是克服上述應用上的不便,設計一種在集成晶片測試過程 中,控制在集成晶片管腳進行邏輯測試時的數據採集,又能使採集到的數據傳送給上位 機並在相關軟體支持下比較出集成晶片好壞的新型數字集成晶片檢測儀。實現本實用新型之目的的技術解決措施如下一種基於ARM和CPLD的集成晶片測試儀,包括機殼、面板,在機殼內安裝有 PC工控機1、集成電路測試板2、集成電路適配器3、CPLD模塊4,可調電壓源5;集 成電路測試板2包括CPU控制單元2.1、USB接口單元2.2、邏輯數據分析處理單元2.3, 集成電路適配器3包括DIP插座3.1、I/O輸出切換單元3.2,CPLD模塊4包括2X 20位 並行埠模塊4.2以及適配器電壓選擇模塊4.3 ; CPLD模塊4通過地址與數據總線與集成 電路測試板2上的CPU控制單元2.1連接、通過數據總線與集成電路適配器DIP插座3.1 連接。[0006]所述基於ARM和CPLD的集成晶片測試儀的集成電路測試板2上的CPU控制單 元2.1通過USB接口單元2.2與PC工控機1連接。所述基於ARM和CPLD的集成晶片測試儀的CPLD模塊4中的並口擴展寄存器 模塊4.1與2 X 20位並行埠模塊4.2與適配器電壓選擇模塊4.3連接,設置埠狀態和收 集埠狀態。所述基於ARM和CPLD的集成晶片測試儀的集成電路測試板2的主控晶片採用 LPC2136ARM 晶片。所述基於ARM和CPLD的集成晶片測試儀的CPLD模塊4採用EPM1270T144C5
晶片本測試儀的系統工作原理主要是CPU控制單元通過USB接口接收在上位工控機 編寫的測試矢量,解析成被測晶片IO激勵電平,然後讀取被測晶片對應IO的結果,和標 準結果進行比對,並根據比對結果提示不同的錯誤類型。與現有技術相比,本測試儀的優點及積極效果在於採用了 ARM晶片和利用了 USB接口,在CPLD的支持下,ARM有較強的運算能力,能對數據進行快速的處理和傳 輸,滿足了上位機與測試儀間的通信聯繫;CPLD有編程靈活、不動硬體即可擴展功能 的特點,在上位機上Windows界面下編寫測試矢量,操作直觀、簡單,攜帶方便,滿足 野外實際的操作需要。
圖1是本新型所述的電路原理框圖示意圖;圖2是所述CPLD模塊內置電路原理框圖示意圖;圖3是所述集成電路測試板與適配器電路結構框圖示意圖;圖4是所述CPLD模塊測試埠電路圖部分(共有40路,每路相同);圖5本新型所述的測試儀電路圖示意圖;圖6是本新型所述的測試儀實施例面板示意具體實施方式
參見圖1至圖6給出的實施例以及示意圖。一種基於ARM和CPLD的集成晶片 測試儀包括機殼、面板(圖6所示)。在機殼內安裝有PC工控機1、集成電路測試板2、 集成電路適配器3、CPLD模塊4,可調電壓源5;所說的集成電路測試板2包括CPU控 制單元2.1、USB接口單元2.2、邏輯數據分析處理單元2.3,集成電路適配器3包括DIP 插座3.1、I/O輸出切換單元3.2,CPLD模塊4包括2 X 20位並行埠模塊4.2與適配器電 壓選擇模塊4.3,CPLD模塊4共有兩個CPLD晶片,故埠模塊總位數為20 X 2 = 40, 共有40路每路相同的CPLD模塊測試埠。CPLD模塊4通過Sbit地址與16bit數據總 線與集成電路測試板2上的CPU控制單2.1連接、通過數據總線與集成電路適配器DIP插 座3.1連接。本實施例採用CPLD與外接DIP座是通過40bit的數據總線連接。集成電路測 試板2上的CPU控制單元2.1通過USB接口單元2.2與PC工控機1連接。CPLD模塊 4中的並口擴展寄存器模塊4.1與2 X 20位並行埠模塊4.2與適配器電壓選擇模塊4.3連接,設置埠狀態和收集埠狀態。集成電路測試板2的主控晶片採用LPC2136ARM芯 片。CPLD模塊4採用EPM1270T144C5晶片。工控機1即上位機把已定義的測試 矢量通過USB接口發給測試板上的主控晶片LPC2136ARM,主控晶片LPC2136ARM解 釋成埠狀態傳遞給CPLD,CPLD來設置埠狀態和收集埠狀態。檢測儀與上位機 的連接使用USB協議處理晶片FT245,兼容USB2.0全速運行。最後採用串口通信協議 RS232串口協議,完成上位機測試矢量數據下發和埠狀態數據回收功能。本新型的工作流程是系統開機後,首先初始化、進程調度、上位機通信進 程、矢量解析進程、讀寫CPLD進程、異常處理進程。由於採用的CPLD模塊能實現系 統的控制邏輯,控制著採集通道0/1的切換、A/D轉換的起/停、轉換後的數據存放在存 儲單元的地址發生器、產生中斷請求以通知主控晶片ARM讀取存放在存儲器中的數據, 由主控晶片ARM微處理器進行快速的處理和傳輸。因此CPLD模塊來設置埠狀態和收 集埠狀態是非常合適的。參見圖4,首先介紹埠輸出功能,默認狀態下,信號TPOTO 和ΤΡΟΤ*始終是一對反向信號,當TPOTO輸出為邏輯「0」,當ΤΡΟΤ*Ο輸出為邏輯
「1」,TPINCO輸出為邏輯「O」 ;當TPOTO輸出為邏輯「1」,當ΤΡΟΤ*Ο輸出為邏 輯「O」,TPINCO輸出為邏輯「1」。同時通過TPINO可回讀TPINCO狀態,便於輸出 邏輯電平的校驗。對於埠檢測功能,當設置ΤΡΟΤΟ、ΤΡΟΤ*0為高阻態「Ζ」時,三極體Τ4失
去控制,處於自由狀態,TPINO輸即可探測輸入信號邏輯狀態。此外,測試電壓+VT 可由前端的電路調節,針對不同的邏輯IC,可以設置不同的測試電壓,本測試儀設定為 3.3V、5V、12V三種選擇並對+VT負載進行電流監控,可有效防止失效IC造成的短路過 流現象。由於三極體Τ4具有較強的驅動能力,輸出邏輯「1」可作為邏輯的IC的電源 正極使用,輸出邏輯「O」可作為邏輯的IC的電源負極使用,故連接到DIP插座上的 TPINCO可設置為「Power」、「GND」、「1」、「O」、「輸入探測」五種狀態,能達 到邏輯測試儀的基本要求。本測試儀操作過程如下1、下拉「測試電壓選擇」框選擇測試電壓值即3V、5V、12V三種選擇;2、下拉「晶片型號選擇」框選擇晶片型號;3、將被測晶片可靠放入適配器;4、點擊「開始測試」按鍵;5、等待1分鐘左右,報測試結果。
權利要求1.一種基於ARM和CPLD的集成晶片測試儀,包括機殼、面板,在機殼內安裝有PC 工控機(1)、集成電路測試板(2)、集成電路適配器(3)、CPLD模塊(4),可調電壓源 (5);所述集成電路測試板(2)包括CPU控制單元(2.1)、USB接口單元(2.2)、邏輯數據 分析處理單元(2.3),集成電路適配器(3)包括DIP插座(3.1)、I/O輸出切換單元(3.2), 其特徵是所述CPLD模塊(4)包括2X20位並行埠模塊(4.2)以及適配器電壓選擇模 塊(4.3);所述CPLD模塊⑷通過地址與數據總線(AD總線)與集成電路測試板(2)上 的CPU控制單元(2.1)連接、通過數據總線與集成電路適配器DIP插座(3.1)連接。
2.根據權利要求1所述一種基於ARM和CPLD的集成晶片測試儀,其特徵是所述 集成電路測試板⑵上的CPU控制單元(2.1)通過USB接口單元(2.2)與PC工控機(1) 連接。
3.根據權利要求1所述一種基於ARM和CPLD的集成晶片測試儀,其特徵是所述 CPLD模塊(4)中的並口擴展寄存器模塊(4.1)與2X20位並行埠模塊(4.2)與適配器 電壓選擇模塊(4.3)連接,設置埠狀態和收集埠狀態。
4.根據權利要求1所述一種基於ARM和CPLD的集成晶片測試儀,其特徵是所述 集成電路測試板(2)的主控晶片採用LPC2136ARM晶片。
5.根據權利要求1所述一種基於ARM和CPLD的集成晶片測試儀,其特徵是所述 CPLD 模塊(4)採用 EPM1270T144C5 晶片。
專利摘要一種基於ARM和CPLD的集成晶片測試儀,涉及集成電路晶片測設技術領域。在機殼內安裝有PC工控機、集成電路測試板、集成電路適配器、CPLD模塊,可調電壓源;集成電路測試板包括CPU控制單元、USB接口單元、邏輯數據分析處理單元;集成電路適配器包括DIP插座、I/O輸出切換單元;CPLD模塊包括2×20位並行埠模塊與適配器電壓選擇模塊;CPLD模塊通過地址與數據總線與集成電路測試板上的CPU控制單元連接、通過數據總線與集成電路適配器DIP插座連接。測試晶片時可進行快速的處理與傳輸,在上位機Windows界面下可編寫測試矢量。本實用新型具有操作直觀、簡單,攜帶方便的特點。
文檔編號G01R31/3177GK201796120SQ20102052145
公開日2011年4月13日 申請日期2010年9月8日 優先權日2010年9月8日
發明者唐穎, 黃鳳江 申請人:成都理工大學