使用分數參考電壓來訪問存儲器的製作方法

2023-05-15 18:35:46

專利名稱：：使用分數參考電壓來訪問存儲器的製作方法
技術領域：
：本發明涉及使用分數參考電壓(fractionalreferencevoltage)來訪問存儲器的裝置和方法。
背景技術：
：數字數據常常被存儲在存儲器中並從存儲器中檢索。存儲器可以在矽中製造。刻蝕到矽上的半導體材料允許在矽上實現許多電晶體，以產生高密度存儲器。電晶體可被配置成形成邏輯門、反相器和其他用來實現存儲器的功能。為了增加存儲器密度，單個存儲單元(memorycell)現在被設計成包含兩比特數據或更多比特數據。例如，用作電容器的浮動柵極電晶體可用於存儲表示兩比特數據的單元電壓。可以通過將電子注入到電晶體浮動柵極上來對單元電壓進行編程。在一個存儲單元中存儲兩比特或更多比特增大了可被存儲到該存儲單元中的數據的密度。然而，讀取兩比特數據或更多比特數據比讀取一比特數據難得多。例如，當單元電壓為第一電平時，該存儲單元可存儲比特值00。當單元電壓為第二、三、四電壓電平時，該存儲單元中表示的比特值可以分別是01、10和11。為了確定單元電壓現在表示什麼比特值需要四次或更多次電壓比較，這是因為單元電壓現在表示四個電壓電平中的一個。希望有一種更好的辦法來訪問存儲器。
發明內容一個實施例包括一種裝置。該裝置包括比較邏輯。所述比較邏輯將存儲器單元的閾值電壓與至少一對分數參考電壓作比較以生成比較結果。所述裝置包括至少部分地基於所述比較結果來確定存儲單元的比特值的讀取5邏輯。在一個實施例中，比較邏輯生成至少一對分數參考電壓，其中包括第一參考電壓和第二參考電壓。比特值對應於第一值或第二值之一。第一閾值電壓範圍中的閾值電壓與第一值相關聯。第二閾值電壓範圍中的閾值電壓與第二值相關聯。第一閾值電壓範圍與第二閾值電壓範圍不重疊。另一實施例包括一種方法。該方法包括將存儲器單元閾值電壓與至少一對分數參考電壓作比較以生成比較結果。所述方法至少部分地基於所述比較結果來確定存儲單元中表示的比特值。在一個實施例中，所述方法生成存儲器頁面，其中比特值與該存儲器頁面相關聯。所述方法將存儲器頁面轉發到向存儲器頁面請求數據的請求邏輯。另一實施例包括一種裝置。所述裝置包括分數電壓發生器、訪問邏輯和結果發生邏輯。分數電壓發生器用於生成一對分數參考電壓。訪問邏輯用於確定與快閃記憶體相關的存儲器中表示的電壓值。訪問邏輯用於通過將存儲器的電壓電平與這對分數參考電壓作比較來確定電壓值。訪問邏輯還用於生成作為電壓值的函數的對數似然比(LLR)。結果發生邏輯用於至少部份地基於該對數似然比來產生比特值。在一個實施例中，存儲單元的比特值之間的邊界對應於積分參考電壓。所述一對分數參考電壓的電壓值是與積分參考電壓不同的電壓值。結合到說明書中並構成說明書的一部分的附圖例示了本發明的各個方面的各種示例系統、方法和其他示例實施例。將理解，圖中所例示的元素邊界(例如，方框、方框組或其他形狀)代表這些邊界的一個示例。本領域普通技術人員將理解，在某些示例中，一個元素可以被設計為多個元素或者多個元素可以被設計為一個元素。在某些示例中，被示為另一元素的內部部件的元素可以實現為外部部件，反之亦然。此外，元素可能未按比例繪製。圖l例示了與存儲單元相關聯的積分參考電壓的一個實施例；圖2例示了與存儲單元相關聯的分數參考電壓的一個實施例；圖3例示了與訪問存儲器相關聯的存儲器映射的一個實施例；圖4例示了與訪問存儲器相關聯的存儲系統的一個實施例；圖5例示了與訪問存儲單元中的兩比特或更多比特相關聯的裝置的一個實施例；圖6例示了與訪問存儲單元中的兩比特或更多比特相關聯的裝置的另一實施例；圖7例示了與訪問存儲單元中的兩比特或更多比特相關聯的方法的一個實施例；圖8例示了與訪問存儲單元中的兩比特或更多比特相關聯的方法的另一實施例；圖9例示了與訪問存儲單元中的兩比特或更多比特相關聯的示例系統、方法和等同物可以工作的計算環境的實施例。具體實施例方式本文描述與訪問存儲單元中的兩比特或更多比特相關聯的示例系統、方法和其他實施例。在一個實施例中，一種裝置控制快閃記憶體的多電平單元(MLC)的訪問。MLC可包含表示最高有效位(MSB)和最低有效位(LSB)的電壓。MSB和LSB可用浮動柵極電晶體的單個單元閾值電壓電平來表示。所述裝置被配置成通過令MLC單元比較單元電壓與分數參考電壓來控制兩比特值的讀取。比特值不使用積分參考電壓就被確定。分數參考電壓和積分參考電壓在下面參考圖1和圖2來定義。MSB和LSB接連被確定。單元電壓被與初始分數參考電壓相比較，以首先確定MSB。MSB被確定後，單元電壓被與兩個或更多個次要(secondary)分數參考電壓對相比較，以確定LSB。在一個實施例中，次要分數參考電壓對是基於MSB的值來確定的，如稍後所述。在一個實施例中，一種裝置利用MLC、第一比特檢測邏輯、比較邏輯和第二比特檢測邏輯來實現。該裝置令第一比特檢測邏輯確定MLC中7存儲的第一比特的值。第一比特檢測邏輯通過將表示比特值的MLC的電壓電平與初始一對分數參考電壓值相比較來確定第一比特的值。比較邏輯通過將至少一個次要分數參考電壓對的電壓電平與MLC的電壓電平相比較以生成比較結果來開始確定第二比特。控制邏輯控制比較邏輯以便電壓電平在第一比特被知曉後被比較。第二比特檢測邏輯至少部份地基於比較結果來確定第二比特。將意識到，當將(一個或多個)值與閾值進行比較時，可以在閾值以多種方式被觸發或滿足的情況下來實現該裝置。例如，被比較的值可以大於等於、小於等於、大於、小於或簡單地等於閾值。實施方式可能依賴於為閾值選擇的值以及想要的比較類型。當然，可以使用其他實施方式。下文包括本文採用的所選術語的定義。定義包括各種示例和/或落入術語範圍內並可用於實施的其他形式的成分。示例不打算成為限制性的。單數和複數形式的術語都可在定義範圍內。對"一個實施例"、"實施例"、"一個示例"、"示例"等的引用指示這樣描述的(一個或多個)實施例或示例可包括特定特徵、結構、特性、屬性、元素或限制，但不是每個實施例或示例都一定包括該特定特徵、結構、特性、屬性、元素或限制。另外，短語"在一個實施例中"的重複使用不一定指代同一實施例，儘管有這種可能。如本文所使用的那樣，"計算機可讀介質"指代存儲信號、指令和/或數據的介質。計算機可讀介質可採用包括但不限於非易失性介質和易失性介質在內的形式。非易失性介質例如可包括光碟、磁碟、快閃記憶體等。易失性介質例如可包括半導體存儲器、動態存儲器等。常見的計算機可讀介質形式可包括但不限於軟盤、柔性盤、硬碟、磁帶、其他磁性介質、專用集成電路(ASIC)、可編程邏輯器件、緻密盤(CD)、其他光學介質、隨機存取存儲器(RAM)、只讀存儲器(ROM)、存儲晶片或卡、記憶棒以及計算機、處理器或其他電子設備可以讀取的其他介質形式。如本文所使用的那樣，"邏輯"包括但不限於機器上存儲或運行的硬體、固件、軟體，以及/或者它們每一個的組合，以執行(一個或多個)功能或動作，以及/或者導致來自另一邏輯、方法和/或系統的功能或動作。邏輯可包括軟體控制的微處理器、離散邏輯(例如，ASIC)、模擬電路、數字電路、編程的邏輯器件、包含指令的存儲器件等。邏輯可包括一個或多個門、門的組合或其他電路組件。當描述多個邏輯性邏輯時，可以將多個邏輯性邏輯結合到一個物理邏輯中。類似地，當描述單個邏輯性邏輯時，可以將單個邏輯性邏輯分散到多個物理邏輯中。如本文所使用的那樣，"存儲器訪問"包括但不限於寫、讀、內容可尋址存儲器(CAM)匹配和對存儲單元或存儲位置群組的編程。存儲器訪問可包括使用兩個讀取埠對同一存儲器雙重讀取。存儲器訪問包括本領域普通技術人員將理解的其他類型的與存儲器的交互。圖1例示了與多電平單元(MLC)相關聯的積分參考電壓的一個實施例。MLC可與快閃記憶體相關聯。圖1示出從0到Z伏的MLC的單元電壓範圍100。該單元電壓範圍100中的不同電壓表示不同的比特值。MLC被充電得到的單元電壓表示MLC中存儲的MSB和LSB的值。電子可以被注入電晶體的浮動柵極以創建該單元電壓。單元電壓被分割成不重疊的電壓帶(voltageband)。電壓帶與一個或多個比特值相關聯。例如，對於圖1所表示的MLC，存在四個電壓帶1-4。電壓帶1-4表示與MSB和LSB的值相關聯的單元電壓範圍100。電壓帶i表示比特值"ir，電壓帶2-4分別表示比特值"io"、"oo"和"or。理想地，單元電壓將被設置成與MLC中存儲的比特相對應的電壓帶l-4之一的中心電壓。例如，當MLC值"11"被存儲在MLC中時，單元電壓將被設置成Vu。對於MLC中存儲的相應值"10"、"00"和"01"，單元電壓將被設置成V1、Vq。和Vw。積分參考電壓IRV0-3是電壓帶1-4之間的電壓值。雖然圖1是針對兩比特示例而示出的，但是可以存在其他數目的電壓帶1-4、積分參考電壓IRV0-3、單元電壓範圍100、理想中心電壓、比特值等等。圖2例示了與圖1的MLC相關聯的分數參考電壓的一個實施例。圖2示出與圖1的單元電壓範圍100相似的單元電壓範圍200。單元電壓範圍200表示從0到Z伏的可能的單元電壓值。單元電壓表示兩比特，MSB和LSB。本領域普通技術人員將理解，其他MLC可存儲不同數目的比特並9且單元電壓可表示不同的電壓範圍。分數參考電壓是圖1所示的電壓帶0-3之一中的參考電壓。例如，圖2的分數參考電壓V、.x在圖l的電壓帶2中。圖2的分數參考電壓V'x在圖1的電壓帶3中。分數參考電壓VVx和V'x形成一對分數參考電壓。分數參考電壓對用於檢測單元電壓何時接近電壓帶邊界。分數參考電壓對V\.x和V'x可用於檢測單元電壓何時接近電壓帶1和電壓帶2的邊界。當接近電壓帶邊界時，單元電壓值可能不可靠。通過將單元電壓與由分數參考電壓對表示的電壓相比較來確定單元電壓接近邊界。例如，被確定為在分數參考對V;和V'^之間的單元電壓接近電壓帶1和2之間的邊界。接近電壓帶邊界的單元電壓可能是不可靠的，因為可能無法以高置信度知曉單元電壓位於哪一側。不可靠的單元電壓可以被標記並轉移給軟解碼器，以便基於不可靠的單元電壓確定MLC中存儲的實際比特值。如下面所討論的，不可靠的單元電壓可以被量化並發送到軟解碼器以增大正確的比特值被確定的機率。軟解碼器可包含差錯校正邏輯以確定與不可靠單元電壓相關聯的正確比特值。在一個實施例中，分數參考電壓對Vx和Vlx(圖2所示)用於確定MLC中表示的兩比特中的MSB。需要一對分數參考電壓來比較單元電壓以便確定該MSB。僅需要一對是因為比特值被進行格雷編碼，MSB在單元電壓範圍200的左半邊為'T'。MSB在單元電壓範圍200的右半邊為"0"。當單元電壓在Vx左邊時，MSB為"l";當單元電壓大於V"時，MSB為"0"。當單元電壓在Vx和Vk之間時，單元電壓不可靠。其他分數參考電壓對可用於確定其他比特。為了確定LSB，單元電壓可能需要被與多於一對分數參考電壓進行比較。分數參考電壓對V:x、V'x和V"lx、V、可用於確定圖2的LSB。若單元電壓小於V'x或大於V'\-x，則LSB為'T，。若單元電壓在V',.x和V"x之間，則單元電壓為"0"。若單元電壓在V;和V'^之間或者在V;和V"^之間，則單元電壓不可靠並按上面討論的那樣被處理。與存儲兩比特的MLC相對，一比特存儲單元存儲一比特。與一比特存儲單元中存儲的一比特相對應的一比特軟值(softvalue)可以被確定。一比特軟值可通過將分數參考電壓與一比特存儲單元的單元電壓相比較來確定。軟值表示一比特對應的值的概率。例如，一比特存儲單元的被表示為Vth的單元電壓被與圖2的初始參考電壓對Vx、V^相比較，以確定一比特軟值。當Vth小於Vx時，一比特軟值被確定為0。當Vth位於Vx和V^之間時，一比特軟值被確定為(Vx+Vlx)/2。當Vth大於V^時，一比特軟值被確定為值Z。軟值可以被輸入到軟解碼器以生成表示存儲器中存儲的比特的值，如下面所討論的。對數似然比(LLR)可以作為一比特存儲單元的單元電壓的函數而生成。LLR可以是某個值已作為第一值被存儲在存儲器中的概率。例如，當存儲單元參考電壓小於Vx時，一比特存儲單元的LLR可以表示成電壓分布的方差值被表示為Sj卩S2。值mjnm2表示高斯分布均值。當存儲單元參考電壓位於Vx和V"之間時，一比特存儲單元的LLR可以表示成當存儲單元參考電壓大於Vk時，一比特存儲單元的LLR可以表示成LLR可以被輸入到軟解碼器以生成表示存儲器中存儲的比特的值，如下面所討論的。在一個實施例中，V、和V;x都用於確定MLC的LSB。這是因為作為字線(對應於MSB或LSB頁面)的一部分的MLC中的所有單元一次可以應用單一的參考電壓(例如，V'x)。第一次比較完成後，可以應用下一參考電壓(例如，V"k)，LSB可以基於比較結果來確定。用於確定LSB的分數參考電壓可以在不比較用於確定MSB的分數參考電壓的情況LLR=0.5Log52/s+(v—nh)2/S2—(v-m2)2/Sii下被比較。這是因為NAND器件的MLC支持"隨機"讀取。隨機讀取允許主機請求LSB頁面而不請求MSB頁面。當在不請求MSB的情況下讀取LSB頁面時，MSB仍是未知的。返回兩比特MLC示例，三對分數參考電壓V'x/V:x、Vx/Vlx和V'Vv"k將單元電壓線分割成七個區域Rl-7，如圖2所示。一般地，諸如首先確定MSB然後基於MSB的值確定LSB之類的條件比較在作為NAND器件的MLC中不被允許。然而，有趣的是，注意到當MSB為"l"時，分數參考電壓對V'x、V'k足以確定LSB，這是因為當MSB為"l"時，LSB將位於區域1、2或3中。比較單元電壓與分數參考電壓對V'x、V'^就足以確定LSB，這是因為當MSB為"1"時，LSB不可能位於區域R5-7中。當MSB為"0，，時，分數參考電壓對V"x、V"k足以確定LSB。V"x、V"^對就足夠了是因為當MSB為"O"時、LSB將位於區域5、6或7中。當MSB為"O"時、LSB不可能位於區域Rl-3中。圖3例示了與訪問存儲器相關聯的存儲器映射300的一個實施例。存儲器映射300可例示用MLC實現的快閃記憶體的存儲器映射。圖3示出存儲表示MSB和LSB的值的4096個MLC的陣列。4096個單元被稱為字線。不同MLC的LSB的群組被組合以形成存儲器的第一頁面(頁面0)。MSB被組合以形成存儲器的第二頁面(頁面1)。存儲器的頁面表示被一起訪問的單元(編號為0至4095的單元)的群組。理想地，一組單元在矽中構造並排列，以便該群組在單一的時鐘周期中被訪問。第一頁面(頁面0)的4096個單元在一個時鐘周期中被並行地訪問。確定LSB的值可能比確定MSB的值花費更長時間。例如，當確定LSB或MSB的值時，電壓比較在MLC的單元電壓和分數參考電壓對之間進行，如參考圖2所討論的那樣。在某些實例中，LSB頁面可能需要兩個分數電壓對的比較。額外的LSB比較使得LSB的訪問時間比MSB訪問時間長。因此，圖1中與"頁面0"的LSB字線相關聯的訪問時間將比"頁面l"的訪問時間長。圖4例示了與訪問存儲單元中的兩個或更多個比特相關聯的系統400的一個實施例。系統400包含控制器410，控制器410通過調度對快閃記憶體器件l-N的頁面請求來控制存儲器的訪問。快閃記憶體器件l-N是用表示多於一比特數據的MLC實現的。控制器410指導快閃記憶體器件l-N通過比較單元電壓與分數參考電壓對來確定表示比特值的單元電壓。控制器410通過控制快閃記憶體器件l-N進行單元電壓與分數參考電壓的比較來更有效地控制快閃記憶體器件l-N。控制器410阻止快閃記憶體器件l-N將單元電壓與積分參考電壓作比較。將參考圖5、裝置500及本文解釋的其他附圖來討論控制器410的細節和實施例。圖5例示了與確定存儲單元510的比特值相關聯的裝置500的一個實施例。裝置500控制存儲單元510以使得存儲單元510使用分數參考電壓來訪問存儲單元510中的數據。裝置500可以被實現以訪問用存儲單元510的陣列實現的快閃記憶體晶片中的快閃記憶體的頁面。存儲單元510可以是MLC存儲器單元。存儲器單元可以是NANDMLC。在一個實施例中，裝置500被實現為晶片形式的存儲控制器。晶片可以是在半導體材料上製造的一組微型化電子電路。在一個實施例中，裝置500用比較邏輯520和讀取邏輯530實現。比較邏輯510確定存儲單元510中的比特值。比特值可通過將單元電壓與如上面參考圖2描述的一對分數參考電壓作比較以產生比較結果來確定。讀取邏輯530基於比較結果確定比特值。比特值可表示存儲單元510中存儲的、作為兩比特中的MSB的第一比特。第一比特和第二比特根據二進位格雷碼被存儲在MLC中。第二比特是LSB。格雷碼對二進位值進行如下排列相鄰的二進位值之間，一個比特在值上發生改變。為了確定LSB，比較邏輯520被配置為將MLC的單元電壓與其他分數參考電壓對作比較以生成比較結果。比較結果可以表示為對數似然比(LLR)。LLR是某個單元值已被存儲在存儲單元510中的概率。如下面所討論的，解碼器將基於LLR、相鄰比特的值以及差錯校正算法來確定實際的單元值。在一個實施例中，為了便於確定第二比特，比較邏輯520被配置為生成包含第一參考電壓和第二參考電壓的另一分數參考電壓對。第一和第二13參考電壓是不重疊的不同MLC閾值電壓範圍中的不同電壓值。不重疊的MLC閾值電壓範圍對應於不同的第二比特值。因為第一和第二參考電壓是不同MLC閾值電壓範圍中的比特電壓值並因此符合上面參考圖2描述的分數參考電壓對的定義，所以第一參考電壓和第二參考電壓形成分數參考電壓對。比較邏輯520被配置成通過對存儲第二比特的MLC中的電晶體的柵極施加第一參考電壓來將存儲單元510的電壓電平與第一參考電壓相比較。讀取邏輯530被配置成確定電流是否在電晶體中流動。當漏極到源極電流在電晶體中流動時，讀取邏輯530確定電壓電平小於第一參考電壓。通過將電子注入到存儲了單元電壓的電晶體柵極中，存儲單元510被早期編程。讀取邏輯530將第二比特的值確定為比較結果的函數。第二比特的值是通過比較單元電壓是大於還是小於分數參考電壓對來確定的，如參考圖2所討論的那樣。第一比特和第二比特可按任何順序來讀取，並且第二比特可以在不讀取第一比特的情況下被讀取，反之亦然。在一個實施例中，比較邏輯520使用兩對分數參考電壓來確定第二比特值。分數參考電壓對被與單元電壓作比較，如上面參考圖2所討論的那樣。在另一示例中，比較邏輯520使用一對分數參考電壓來確定存儲兩比特的存儲單元510的第二比特值。在一種實施方式中，第一比特和第二比特對應於MLC閾值電壓值，其中不同的MLC閾值電壓值對應於不同的不重疊的MLC閾值電壓範圍。閾值電壓範圍對應於圖1的電壓帶1-4。例如，當閾值電壓範圍位於圖1的電壓帶1或電壓帶2中時，MSB為"1"。分數參考電壓對包含位於圖2所示的不同電壓區域Rl-7中的第一參考電壓和第二參考電壓。不同的電壓範圍不重疊。其他實施例可具有其他數目的電壓範圍和其他數目的分數參考電壓對。在一種配置中，MLC閾值電壓範圍之間的邊界對應於積分參考電壓。第一參考電壓不同於積分參考電壓的電壓值。第二參考電壓不同於積分參考電壓的電壓值。14在一個實施例中，比較邏輯520可向軟解碼器提供表示軟比特值的電壓比較結果。軟比特值是軟比特值對應於特定比特值的概率。軟解碼器將比較相關比特的軟值並可以分析其他相鄰的存儲單元510的軟比特值。軟解碼器基於相關軟值的分析和比較來確定實際的第一比特值和實際的第二比特值。當比特值包含差錯時，軟解碼器可使用差錯校正邏輯來校正比特值。例如，軟解碼器可以是低密度奇偶校驗(LDPC)解碼器或turbo解碼器，並且可使用與第一比特和第二比特相關聯的奇偶校驗比特來校正比特差錯。在一個示例中，比較邏輯520將通過比較存儲單元510的單元電壓Vth與參考電壓對Vx和V^來確定第一比特(例如，兩比特存儲單元的MSB)的軟值。參考電壓對示於圖2。可能的比較結果示於下面的表1。表1的輸出是三個有效的比較結果的相應軟值。一個比較結果是不可能的，因為Vth不能同時小於Vx並大於V^。tableseeoriginaldocumentpage15輸出Y是閾值電壓的軟值。V(X)、Vw、Vu)和Vu的值可以是表示圖2所示的理想二進位比特值00、01、10、11的電壓。當閾值電壓位於閾值參考電壓對之間時，軟值為(V、+V^)/2。閾值參考電壓對之間的閾值電壓可指示具有低置信度的軟值。當置信度低時，軟解碼器將更仔細地查看有關的相鄰軟比特值。軟解碼器可給予與具有低置信度的軟比特值相鄰的軟比特值更多的權重。比較邏輯520被配置成在次要分數參考電壓和閾值電壓之間進行類似的比較以確定與第二比特(例如，兩比特存儲單元的LSB)相關聯的軟比特值。讀取邏輯530至少部份地基於次要分數參考電壓的比較結果來確定可以是軟值的第二比特值。比較結果和根據比較結果確定的第二比特值示於下面的表2。表2tableseeoriginaldocumentpage16圖6例示了與訪問存儲單元中的比特數據相關聯的裝置600的一個實施例。裝置600在不使用積分參考電壓的情況下使用分數參考電壓確定存儲單元的比特值。存儲單元可以是存儲兩比特或更多比特值的多電平單元(MLC)。裝置600可以在不確定MLC的其他比特值的情況下使用分數參考電壓確定MLC的一比特值。分數參考電壓和積分參考電壓在上面參考圖1和2進行了描述。裝置600可以被實現為訪問在快閃記憶體中實現的MLC。裝置600可以在控制快閃記憶體的控制器中實現。在一個實施例中，裝置600用分數電壓發生器610、訪問邏輯620和結果發生邏輯630實現。裝置600可接收存儲器訪問指令。存儲器訪問指令可請求對快閃記憶體的第一頁面和第二頁面的訪問。在一個實施例中，指令解碼邏輯被配置成對接收到的存儲器訪問指令進行解碼。指令可以由用組合邏輯實現的指令解碼邏輯來解碼。分數電壓發生器610生成分數參考電壓對。分數參考電壓對被生成，以使得訪問邏輯620可以確定存儲器640中表示的電壓值。電壓值可表示快閃記憶體的第一頁面的比特值，並且存儲器640可以是快閃記憶體單元。訪問邏輯620通過將存儲器640的電壓電平與分數參考電壓對作比較以產生比較結果來確定電壓值。例如，分數參考電壓對可以是圖2所示的分數參考電壓對Vx、VUx。結果發生邏輯630基於比較結果將電壓值設置成表1的輸出電壓值Y。例如，當存儲單元640的電壓電平位於Vx和Vk之間時，結果發生邏輯630將電壓值設置成近似值(Vx+V")/2。該近似值稍後可指示解碼器該近似值是低置信值並且可能需要執行差錯校正來確定具有更高置信度的第一值。在一個實施例中，比特值可表示MLC的MSB。結果發生邏輯630被配置成生成作為比較結果的函數的、MSB的對數似然比(LLR)。LLR可以是某個值已作為電壓值被存儲到存儲單元640上的概率。例如，MSB的LLR可表示為/y—en)2(y—Pio):l0g|-^J:g20"2屮^^^J;e2ffl0<J兩比特MLC的第二比特(LSB)的LLR可表示為:lc)Eflji!ijuuh^一^2^^"iiI，■松01線SB=~~(y-一〗2^變量y是讀出的單元電壓。變量vu、Vl。、V(n和v。。分別是圖l和2中單元電壓範圍100、200上示出的電壓V、V1Q、V(n和Vo。。變量ffu、C7h)、(T(n,和CT(k)分別是電壓Vn、V1、V(h和Vo。的分布函數的標準差。結果發生邏輯630對MSB進行量化。量化是將諸如存儲單元640的電壓電平之類的連續範圍的值近似成一組離散的符號或值的過程。在數位訊號處理中，通過將連續範圍的值近似成一組離散的符號或整數值來量化多維信號。相反，離散信號無需量化。在一個實施例中，訪問邏輯610讀取存儲單元640的電壓電平。結果發生邏輯630將電壓電平量化成量化值以產生量化值。然後，結果發生邏輯630生成作為量化值的函數的對數似然比(LLR)。結果發生邏輯630用解碼器來實現，以將LLR轉換成特定比特。在另一實施例中，結果發生邏輯630可將比特值量化成非二進位數。裝置600可用比特解碼邏輯來實現，以將作為非二進位量化值的比特值解碼成二進位值。17例如，採樣器可採用存儲器640的電壓的另一採樣。比特解碼邏輯可將模擬電壓採樣量化成二進位值。比特解碼邏輯可以是一次解碼多於一比特的turbo解碼器或低密度奇偶校驗(LDPC)解碼器。例如，LDPC解碼器可使用LDPC算法來校正八比特數據中的比特差錯。比特解碼邏輯可利用其他差錯校正方法來校正差錯並可使用奇偶比特來校正差錯。在一個實施例中，控制邏輯被配置成控制結果發生邏輯630以確定存儲頁面的一頁數據值。比特值表示該頁數據值的一個比特。頁面可以是從快閃記憶體單元庫中讀取的一個比特串。該比特串可對應於與字線相關聯的比特的串。例如，第一頁面可包含4096(4K)比特數據。比特值表示第一頁面中這4096個比特之一。其他4096比特與裝置600如何確定比特值相類似地被並行確定。在一個實施例中，裝置600可通過生成不同的分數參考電壓對的分數電壓發生器610來與其他比特值相獨立地確定第二比特。訪問邏輯620將不同的分數參考電壓對與存儲單元640的閾值電壓相比較。在一個示例中，第二對分數參考電壓可對應於圖2的分數參考電壓對V'x，V'"和V"x，V'\.x。通過將存儲單元640的電壓電平與不同的分數參考電壓對相比較，對應於第二頁面的第二值被從存儲單元640讀取。結果發生邏輯630可被配置成量化第二值以產生第二量化比特值。結果發生邏輯630可基於第二量化比特值創建第二LLR值。第二LLR值可以被如上所述的軟解碼器轉換成實際的比特值。圖7例示了與訪問存儲單元中的比特數據相關聯的方法700的一個實施例。方法700在不比較積分參考電壓的情況下通過比較分數參考電壓並確定比特值改進了對多比特存儲單元的讀取。存儲單元可以是多電平單元(MLC)。分數參考電壓對已在上面參考圖2、5和6進行了討論。方法700可以在快閃記憶體晶片中實現。該方法可以硬體(例如晶片)、軟體或硬體和軟體的結合的形式來實現。方法700在710處將存儲單元閾值電壓與一對分數參考電壓(分數參考電壓對)作比較以產生比較結果。存儲單元將一個或多個比特值存儲為存儲單元閾值電壓。該比較可以使用比較器來進行。比較器通過將分數參18考電壓施加到存儲單元中電晶體的柵極來比較電壓電平與第一參考電壓。當漏極到源極電流在電晶體中流動時，電壓電平小於分數參考電壓。其他分數參考電壓可以被施加到存儲單元以生成其他比較結果。在720處確定生成存儲單元中表示的比特值。在720處，該確定至少部分地基於比較結果而不使用積分參考電壓。該比特值可以通過首先根據如上面所討論的表1和2生成量化比特值來確定。如下面所討論的，量化比特值可以被轉換成對數似然比(LLR)並被發送到軟解碼器。軟解碼器將至少部分地基於量化值來確定存儲單元閾值電壓所表示的比特值。圖8例示了與訪問存儲單元中的比特數據相關聯的方法800的一個實施例。方法800在不比較積分參考電壓的情況下通過比較分數參考電壓並確定比特值改進了對存儲比特的存儲單元的讀取。方法800可使用硬體(例如晶片)、存儲器上存儲的可執行指令或硬體與指令的結合來實現。方法800在810處將存儲單元閾值電壓與一對分數參考電壓作比較以產生比較結果。在820處生成比特值的量化值。在一個實施例中，比特值被量化成(Vn+V1Q)/2、(Vx+V^)/2和(V。0+V。t)/2這三個值之一。值Vx和Vk是分數參考電壓對的電壓值。單元電壓可根據上面討論的表1來量化。當存儲單元是兩比特多電平單元(MLC)時，比特值可根據上面討論的表2來量化。比特值可用本領域普通技術人員理解的其他方式來量化。量化比特值可以在830處被轉換成對數似然比。LLR對應於存儲單元閾值電壓並與比特值相關聯。LLR可以是某個值已作為第一值被存儲到存儲單元上的概率。對於在一個單元中存儲兩比特數據的存儲單元，一個存儲電壓將表示MSB和LSB。LSB禾BMSB的LLR根據下式來計算和;""網SB--/--(y,，〗氣LLRmsb和llrlsb的值分別是第一比特值和第二比特值的LLR值。變量y是單元電壓。變量v、vl、v。。和v。t分別是中心電壓Vu、Vl、V00和V(n，如圖l和2中單元電壓範圍100、200上所示。變量(Tn、(TlQ、和(T(K)分別是電壓Vu、VlQ、V(n和V。。的分布函數。方法800在840處將LLR發送到軟解碼器。軟解碼器將實際的第一比特值確定為LLR的函數。軟解碼器可以是至少部份地基於LLR來確定第一比特值的turbo解碼器或低密度奇偶校驗(LDPC)解碼器。如上所述，軟解碼器至少部份地基於LLR、其他MLC比特值和差錯校正算法來確定實際的第一比特值。在另一實施例中，在850處生成存儲器的頁面。比特值表示存儲器頁面的比特之一。存儲器的一個頁面可以是4096比特數據並可對應於快閃記憶體陣列中的一位線的數據。存儲器頁面的其他比特可以與其他MLC的其他比特值相關聯。其他比特值可以與所述比特值相類似地被確定。存儲器的頁面可以是其他大小，具有不同於4096比特數目的比特。存儲器頁面的大小取決於存儲單元陣列的構造以及其他標準。將意識到，在一個實施例中，本文的方法可以作為計算機可讀介質上包含並存儲的計算機可執行指令來實現。當被機器(例如處理器、設備)執行時，該指令導致機器執行本文的方法及其等同物。所述方法還可以用電路來實現。圖9例示了可以實現本文描述的示例系統、方法和等同物的示例計算機900。示例計算機900包含處理器910、存儲器920和可操作地通過總線940連接的輸入/輸出埠930。在一個示例中，計算機900包含存儲器訪問邏輯950以訪問存儲單元中的一個或多個比特。存儲器訪問邏輯950被配置成通過比較存儲單元電壓與分數參考電壓來確定存儲單元中的一個或多個比特。存儲器訪問邏輯950被配置成與可被存儲在存儲單元中的其20他比特相獨立地訪問存儲單元中的一個比特。存儲器訪問邏輯950提供用於選擇性地訪問快閃記憶體、固態存儲器、存儲器920或另一存儲器的存儲單元中的數據的手段(例如，硬體、存儲的軟體和固件)。存儲器訪問邏輯950可以與裝置500、600以及/或者它們的特徵的組合相類似地實現。存儲器訪問邏輯950可以包括例如作為ASIC或其他類型的電路來實現的邏輯。一般在描述計算機900的示例配置時，處理器910可以是各種各樣的處理器，包括雙微處理器及多處理器結構。存儲器920可包括易失性存儲器和/或非易失性存儲器。非易失性存儲器例如可包括只讀存儲器(ROM)、可編程只讀存儲器(PROM)、可擦除可編程只讀存儲器(EPROM)、電可擦除可編程只讀存儲器(EEPROM)等。易失性存儲器例如可包括隨機存取存儲器(RAM)、靜態隨機存取存儲器(SRAM)、動態隨機存取存儲器(DRAM)等。盤960可以經由例如輸入/輸出接口(例如，卡、設備)970和輸入/輸出埠930可操作地連接到計算機900。盤960例如可以是磁碟驅動器、固態盤驅動器、軟盤驅動器、磁帶驅動器、Zip驅動器、快閃記憶體卡、記憶棒等。另外，盤960可以是緻密盤只讀存儲器(CD-ROM)驅動器、可記錄緻密盤(CD-R)驅動器、可改寫緻密盤(CD-RW)驅動器、數字視頻盤只讀存儲器(DVDROM)等。存儲器920例如可以存儲過程980和/或數據990。盤960和/或存儲器920可以存儲控制和分配計算機900的資源的作業系統。總線940可以是單一內部總線互連結構和/或其他總線或格狀結構。雖然例示了單一總線，但是將理解，計算機900可使用其他總線(例如，外圍組件互連專線(PCIE)、1394、通用串行總線(USB)、乙太網)與各種設備、邏輯和外設通信。總線940可以是例如包括存儲器總線、存儲器控制器、外圍總線、外部總線、縱橫開關和/或邏輯總線在內的各種類型。計算機900可經由包括存儲器訪問邏輯950的輸入/輸出(I/O)接口970和輸入/輸出埠930來與輸入/輸出設備進行交互。輸入/輸出設備例如可以是鍵盤、麥克風、點選設備、攝錄機、視頻卡、顯示器、盤960、21網絡設備999等。輸入/輸出埠930例如可包括串行埠、並行埠、USB端n。計算機900可以在網絡環境下操作，因此可以經由1/0接口970和/或其他I/0埠930連接到網絡設備999。通過網絡設備999，計算機900可與網絡進行交互。通過網絡，計算機900可邏輯地連接到遠程計算機。計算機900可與之交互的網絡包括但不限於區域網(LAN)、寬帶區域網(WLAN)、廣域網(WAN)和其他網絡。雖然己通過描述示例例示了示例系統、方法等，並且已通過大量細節描述了這些示例，但是申請人的意圖不是將權利要求的範圍約束或以任何方式限制在這些細節上。當然，不可能為了描述本文記載的系統、方法等而描述每個可想到的組件或方法的組合。因此，本發明不限於所示出和描述的特定細節、代表性裝置和說明性示例。因此，本申請希望涵蓋落入權利要求範圍內的變更、修改和替代。相關申請的交叉引用本申請要求2008年8月8日提交的序列號為No.61/087，417的美國臨時申請的優先權，其全部內容通過引用合併在此。權利要求1.一種裝置，包括比較邏輯，被配置成將存儲單元的閾值電壓與至少一對分數參考電壓相比較以生成比較結果；以及讀取邏輯，被配置成至少部份地基於所述比較結果來確定所述存儲單元的比特值。2.根據權利要求1所述的裝置，其中所述比較邏輯被配置成生成包含第一參考電壓和第二參考電壓的所述至少一對分數參考電壓，其中所述比特值對應於第一值和第二值之一，其中第一閾值電壓範圍中的閾值電壓與所述第一值相關聯，第二閾值電壓範圍中的閾值電壓與所述第二值相關聯，並且其中所述第一閾值電壓範圍和所述第二閾值電壓範圍不重疊。3.根據權利要求1所述的裝置，其中所述存儲單元是以下各項中的一項存儲一比特數據的單電平單元SLC，存儲兩比特數據或更多比特數據的多電平單元MLC。4.根據權利要求1所述的裝置，其中所述比較邏輯被配置成生成包含第一參考電壓的所述至少一對分數參考電壓，其中所述比較邏輯用於通過將所述第一參考電壓施加到所述存儲單元中電晶體的柵極以確定電流是否在所述電晶體中流動，來比較所述存儲單元的所述閾值電壓與所述第一參考電壓，並且其中當漏極到源極電流在所述電晶體中流動時，所述比較邏輯確定所述閾值電壓小於所述第一參考電壓。5.根據權利要求1所述的裝置，其中所述裝置在確定所述比特值時不使用積分參考電壓。6.根據權利要求1所述的裝置，其中所述存儲單元是同紐被訪問的一字線的存儲單元中的一個單元，其中所述字線的存儲單元被訪問以讀取一字線的數據，並且其中所述字線的數據被用差錯校正碼ECC進行編碼。7.根據權利要求1所述的裝置，其中所述讀取邏輯用於確定作為這樣的字線數據的一部分的存儲單元的比特值，所述字線數據可以被與軟解碼器相關聯的差錯校正碼ECC解碼器解碼，所述軟解碼器是低密度奇偶校驗LDPC解碼器或turbo解碼器之一。8.根據權利要求1所述的裝置，其中所述裝置被配置成讀取存儲被格雷編碼的比特值的存儲單元。9.根據權利要求1所述的裝置，其中所述至少一對分數參考電壓包含小於第二參考電壓的第一參考電壓。10.根據權利要求1所述的裝置，其中所述至少一對參考電壓將整個單元閾值電壓範圍劃分成多個不重疊的電壓範圍，並且其中所述讀取邏輯被配置成基於所述比較結果來確定量化值。11.一種方法，包括將存儲單元閾值電壓與一對分數參考電壓相比較以生成比較結果；以及至少部份地基於所述比較結果來確定存儲單元中表示的比特值。12.根據權利要求11所述的方法，還包括生成存儲器的頁面，其中所述比特值與所述存儲器的頁面相關聯；以及將所述存儲器的頁面轉發到向所述存儲器的頁面請求數據的請求邏輯。13.根據權利要求11所述的方法，其中不同的存儲器值對應於不同的不重疊的多個存儲單元閾值電壓範圍，並且其中所述一對分數參考電壓包含第一參考電壓和第二參考電壓，所述第一參考電壓和第二參考電壓是位於不同的存儲單元閾值電壓範圍中的不同電壓值，並且確定所述比特值是至少部分地基於所述多個存儲單元閾值電壓範圍的。14.根據權利要求11所述的方法，還包括生成與所述存儲單元閾值電壓相對應的對數似然比LLR，其中所述對數似然比與所述比特值相關聯。15.根據權利要求14所述的方法，其中確定比特值還包括將所述對數似然發送到軟解碼器，其中所述軟解碼器至少部分地將所述比特值確定為所述對數似然比的函數。16.根據權利要求11所述的方法，還包括控制所述存儲單元將所述存儲單元閾值電壓與至少一個次要分數參考電壓對進行比較，以確定所述存儲單元中表示的第二比特值，其中所述比特值和所述第二比特值表示可以獨立地使用不同的分數參考電壓對來確定的不同字線的數據的比特值。17.—種裝置，包括分數電壓發生器，被配置成生成一對分數參考電壓；訪問邏輯，被配置成確定與快閃記憶體相關的存儲器中表示的電壓值，其中所述訪問邏輯用於通過比較所述存儲器的電壓電平和所述一對分數參考電壓來確定所述電壓值，並且其中所述訪問邏輯用於生成作為所述電壓值的函數的對數似然比LLR;以及結果發生邏輯，被配置成至少部份地基於所述對數似然比來產生比特值。18.根據權利要求17所述的裝置，其中所述存儲單元的比特值之間的邊界對應於積分參考電壓，並且其中所述一對分數參考電壓的電壓值是不同於所述積分參考電壓的電壓值。19.根據權利要求17所述的裝置，其中所述結果發生邏輯用於量化存儲單元的電壓值以產生量化電壓，並且其中所述結果發生邏輯用於至少部份地基於所述量化電壓生成所述比特值。20.根據權利要求17所述的裝置，其中快閃記憶體單元是以下各項中的一項存儲一比特數據的單電平單元SLC，存儲兩比特數據或更多比特數據的多電平單元MLC。全文摘要本發明公開了使用分數參考電壓來訪問存儲器。描述了與使用分數參考電壓來訪問存儲器相關聯的設備、系統、方法和其他實施例。在一個實施例中，一種裝置包括比較邏輯。比較邏輯比較存儲單元的閾值電壓與至少一對分數參考電壓，以生成比較結果。所述裝置包括讀取邏輯，以至少部分地基於比較結果來確定存儲單元的比特值。文檔編號G11C7/06GK101645295SQ20091015926公開日2010年2月10日申請日期2009年8月10日優先權日2008年8月8日發明者吳子寧,楊雪石申請人:馬維爾國際貿易有限公司