頻率可重構偶極子天線的Ge基等離子pin二極體的製備工藝的製作方法
2023-05-15 20:55:16
本發明涉及天線技術領域，特別涉及一種用於頻率可重構偶極子天線的Ge基等離子pin二極體的製備方法。
背景技術：
近幾十年來，無線通信技術飛速發展，在社會生活中的重要性與日俱增，成為人們日常生活中不可或缺的一部分。天線作為無線通信領域的基本組成部件，用來輻射和接收無線電波。在傳輸過程中將高頻電流或導波轉變為自由空間的電磁波，向周圍空間輻射。在接收過程中，進行相反的變換。
為實現通信、導航、制導、警戒、武器的需求，飛機、艦船、衛星等所需的天線數量越來越多，使得平臺上的負載重量不斷增加，且搭建天線所需的費用不斷上升，同時，各天線之間的電磁幹擾也非常大，嚴重影響系統正常工作。為了減輕平臺負載的天線重量、降低成本、減小平臺的雷達散射界面、實現良好的電磁兼容等特性，採用可重構天線技術，實現用一個天線實現多個天線的功能。
目前採用的頻率可重構偶極子天線雖然能夠實現頻率的可重構但是天線各部分有互耦影響，頻率跳變慢，饋源結構複雜，隱身性能不佳，剖面高，集成加工的難度高。
技術實現要素：
因此，為解決現有技術存在的技術缺陷和不足，本發明提出一種頻率可重構偶極子天線的Ge基等離子pin二極體的製備方法。
具體地，本發明提出的一種頻率可重構偶極子天線的Ge基等離子pin二極體的製備工藝，該Ge基等離子pin二極體用於製造頻率可重構天線，該Ge基等離子pin二極體的製備方法包括步驟：
選取GeOI襯底，在所述GeOI襯底內形成隔離區；
刻蝕所述GeOI襯底形成P型溝槽和N型溝槽；
在所述P型溝槽和所述N型溝槽內採用離子注入形成P型有源區和N型有源區；
在所述GeOI襯底上形成引線，完成所述Ge基等離子pin二極體的製備；
所述頻率可重構天線包括：Ge基GeOI半導體基片(1)；固定在所述Ge基GeOI半導體基片(1)上的第一天線臂(2)、第二天線臂(3)、同軸饋線(4)、第一直流偏置線(5)、第二直流偏置線(6)、第三直流偏置線(7)、第四直流偏置線(8)、第五直流偏置線(9)、第六直流偏置線(10)、第七直流偏置線(11)、第八直流偏置線(12)；所述第一天線臂(2)和所述第二天線臂(3)分別設置於所述同軸饋線(4)的兩側且包括多個Ge基等離子pin二極體串；所述第一直流偏置線(5)，所述第二直流偏置線(6)，所述第三直流偏置線(7)，所述第四直流偏置線(8)，所述第五直流偏置線(9)，所述第六直流偏置線(10)，所述第七直流偏置線(11)及所述第八直流偏置線(12)採用化學氣相澱積的方法固定於所述Ge基GeOI半導體基片(1)上，其材料為銅、鋁或經過摻雜的多晶矽中的任意一種。
在本發明提供的一種頻率可重構偶極子天線的Ge基等離子pin二極體的製備工藝中，GeOI襯底內形成隔離區，包括：
在所述GeOI襯底表面形成第一保護層；
利用光刻工藝在所述第一保護層上形成第一隔離區圖形；
利用幹法刻蝕工藝在所述第一隔離區圖形的指定位置處刻蝕所述第一保護層及所述GeOI襯底以形成隔離槽；
填充所述隔離槽以形成所述隔離區。
在本發明提供的一種頻率可重構偶極子天線的Ge基等離子pin二極體的製備工藝中，刻蝕GeOI襯底形成P型溝槽和N型溝槽，包括：
在所述GeOI襯底表面形成第二保護層；
利用光刻工藝在所述第二保護層上形成第二隔離區圖形；
利用幹法刻蝕工藝在所述第二隔離區圖形的指定位置處刻蝕所述第二保護層及所述GeOI襯底以形成所述P型溝槽和所述N型溝槽。
在本發明提供的一種頻率可重構偶極子天線的Ge基等離子pin二極體的製備工藝中，在P型溝槽和所述N型溝槽內採用離子注入形成P型有源區和N型有源區，包括：
對所述P型溝槽和所述N型溝槽進行離子注入以形成第一P型有源區和第一N型有源區，所述第一N型有源區為沿離子擴散方向距所述N型溝槽側壁和底部深度小於1微米的區域；所述第一P型有源區為沿離子擴散方向距所述P型溝槽側壁和底部深度小於1微米的區域；
利用多晶矽填充所述P型溝槽和所述N型溝槽；
平整化處理所述GeOI襯底後，在所述GeOI襯底上形成多晶矽層；
光刻所述多晶矽層，並採用帶膠離子注入的方法對所述P型溝槽和所述N型溝槽所在位置分別注入P型雜質和N型雜質以形成第二P型有源區和第二N型有源區且同時形成P型接觸區和N型接觸區；
去除光刻膠；
利用溼法刻蝕去除所述P型接觸區和所述N型接觸區以外的所述多晶矽層。
在本發明提供的一種頻率可重構偶極子天線的Ge基等離子pin二極體的製備工藝中，在GeOI襯底上形成引線，包括：
在所述GeOI襯底上生成二氧化矽；
利用退火工藝激活所述P型有源區和所述N型有源區中的雜質；
在P型接觸區和N型接觸區光刻引線孔以形成引線；
鈍化處理並光刻PAD以形成所述Ge基等離子pin二極體。
在本發明提供的一種頻率可重構偶極子天線的Ge基等離子pin二極體的製備工藝中，所述第一天線臂(2)包括依次串接的第一Ge基等離子pin二極體串(w1)、第二Ge基等離子pin二極體串(w2)及第三Ge基等離子pin二極體串(w3)。
在本發明提供的一種頻率可重構偶極子天線的Ge基等離子pin二極體的製備工藝中，所述第二天線臂(3)包括依次串接的第四Ge基等離子pin二極體串(w4)、第五Ge基等離子pin二極體串(w5)及第六Ge基等離子pin二極體串(w6)。
在本發明提供的一種頻率可重構偶極子天線的Ge基等離子pin二極體的製備工藝中，所述同軸饋線(4)的內芯線焊接於所述第一天線臂(2)的金屬片，所述第一天線臂(2)的金屬片與直流偏置線(5)相連；所述同軸饋線(4)的屏蔽層焊接於所述第二天線臂(3)的金屬片，所述第二天線臂(3)的金屬片與第二直流偏置線(6)相連；所述第一直流偏置線(5)、第二直流偏置線(6)均與直流偏置電壓的負極相連，以形成公共負極。
由上可知，本發明提供的一種用於頻率可重構偶極子天線的Ge基等離子pin二極體的製備工藝，該製備工藝P區與N區採用了基於刻蝕的GeOI深槽刻蝕的多晶矽鑲嵌工藝，該工藝能夠提供突變結pi與ni結，並且能夠有效地提高pi結、ni結的結深，使固態等離子體的濃度和分布的可控性增強。本發明製備的應用於固態等離子可重構天線的Ge基等離子pin二極體採用了一種基於刻蝕的GeOI深槽介質隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對器件性能的影響。此外，本發明提供的基於Ge基等離子pin二極體的頻率可重構偶極子天線體積小、剖面低，結構簡單、易於加工；採用同軸電纜作為饋源，無複雜饋源結構；pin二極體作為天線的基本組成單元，只需通過控制其導通或斷開，即可實現頻率的可重構。
附圖說明
為了更清晰地說明本發明或現有技術的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單地介紹。顯而易見地，下面描述中的附圖是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他附圖。下面將結合附圖，對本發明的具體實施方式進行詳細的說明。
圖1為本發明實施例提供的一種頻率可重構偶極子天線的Ge基等離子pin二極體的製備工藝流程示意圖；
圖2為本發明實施例提供的一種頻率可重構偶極子天線結構示意圖；
圖3為本發明實施例提供的一種Ge基等離子pin二極體結構示意圖；
圖4a-圖4s為本發明實施例的另一種Ge基等離子pin二極體的製備方法示意圖。
具體實施方式
為使本發明的目的、技術方案和優點更加清楚，下面將結合本發明的附圖，對本發明的技術方案進行清楚、完整的描述。顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基於本發明的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明的保護範圍。
實施例一
請參見圖1，圖2，圖1為本發明實施例提供的一種頻率可重構偶極子天線的Ge基等離子pin二極體的製備工藝流程示意圖，圖2為本發明實施例提供的一種頻率可重構偶極子天線結構示意圖。該Ge基等離子pin二極體的製備工藝包括如下步驟：
選取GeOI襯底，在所述GeOI襯底內形成隔離區；
刻蝕所述GeOI襯底形成P型溝槽和N型溝槽；
在所述P型溝槽和所述N型溝槽內採用離子注入形成P型有源區和N型有源區；
在所述GeOI襯底上形成引線，完成所述Ge基等離子pin二極體的製備；
該Ge基等離子pin二極體的製備工藝主要運用於頻率可重構偶極子天線，該天線包括：Ge基GeOI半導體基片(1)；固定在所述Ge基GeOI半導體基片(1)上的第一天線臂(2)、第二天線臂(3)、同軸饋線(4)、第一直流偏置線(5)、第二直流偏置線(6)、第三直流偏置線(7)、第四直流偏置線(8)、第五直流偏置線(9)、第六直流偏置線(10)、第七直流偏置線(11)、第八直流偏置線(12)；所述第一天線臂(2)和所述第二天線臂(3)分別設置於所述同軸饋線(4)的兩側且包括多個Ge基等離子pin二極體串；所述第一直流偏置線(5)，所述第二直流偏置線(6)，所述第三直流偏置線(7)，所述第四直流偏置線(8)，所述第五直流偏置線(9)，所述第六直流偏置線(10)，所述第七直流偏置線(11)及所述第八直流偏置線(12)採用化學氣相澱積的方法固定於所述Ge基GeOI半導體基片(1)上，其材料為銅、鋁或經過摻雜的多晶矽中的任意一種。
採用GeOI襯底的原因在於，對於固態等離子天線由於其需要良好的微波特性，而固態等離子pin二極體為了滿足這個需求，需要具備良好的隔離特性和載流子即固態等離子體的限定能力，而GeOI襯底由於其具有能夠與隔離槽方便的形成pin隔離區域、二氧化矽(SiO2)也能夠將載流子即固態等離子體限定在頂層Ge中，所以優選採用GeOI作為固態等離子pin二極體的襯底。
採用本實施提供的頻率可重構偶極子天線體積小、結構簡單、易於加工、無複雜饋源結構、頻率可快速跳變，有效地克服了現有技術的不足。
進一步地，在本實施例中，在GeOI襯底內形成隔離區，具體為：
在所述GeOI襯底表面形成第一保護層；
利用光刻工藝在所述第一保護層上形成第一隔離區圖形；
利用幹法刻蝕工藝在所述第一隔離區圖形的指定位置處刻蝕所述第一保護層及所述GeOI襯底以形成隔離槽；
填充所述隔離槽以形成所述隔離區。
進一步地，在本實施例中，刻蝕GeOI襯底形成P型溝槽和N型溝槽，具體為：
在所述GeOI襯底表面形成第二保護層；
利用光刻工藝在所述第二保護層上形成第二隔離區圖形；
利用幹法刻蝕工藝在所述第二隔離區圖形的指定位置處刻蝕所述第二保護層及所述GeOI襯底以形成所述P型溝槽和所述N型溝槽。
進一步地，在本實施例中，在P型溝槽和N型溝槽內採用離子注入形成P型有源區和N型有源區，具體為：
對所述P型溝槽和所述N型溝槽進行離子注入以形成第一P型有源區和第一N型有源區，所述第一N型有源區為沿離子擴散方向距所述N型溝槽側壁和底部深度小於1微米的區域；所述第一P型有源區為沿離子擴散方向距所述P型溝槽側壁和底部深度小於1微米的區域；
利用多晶矽填充所述P型溝槽和所述N型溝槽；
平整化處理所述GeOI襯底後，在所述GeOI襯底上形成多晶矽層；
光刻所述多晶矽層，並採用帶膠離子注入的方法對所述P型溝槽和所述N型溝槽所在位置分別注入P型雜質和N型雜質以形成第二P型有源區和第二N型有源區且同時形成P型接觸區和N型接觸區；
其中，形成第一有源區的目的在於：在溝槽的側壁形成一層均勻的重摻雜區域，該區域即為pi和ni結中的重摻雜區，而第一有源區的形成具有如下幾個好處，以槽中填入多晶矽作為電極為例說明，第一、避免了多晶矽與鍺之間的異質結與pi和ni結重合，導致的性能的不確定性；第二、可以利用多晶矽中雜質的擴散速度比鍺中快的特性，進一步向P和N區擴散，進一步提高P和N區的摻雜濃度；第三、這樣做防止了在多晶矽工藝過程中，多晶矽生長的不均性造成的多晶矽與槽壁之間形成空洞，該空洞會造成多晶矽與側壁的接觸不好，影響器件性能；
去除光刻膠；
利用溼法刻蝕去除所述P型接觸區和所述N型接觸區以外的所述多晶矽層。
進一步地，在本實施例中，在GeOI襯底上形成引線，具體為：
在所述GeOI襯底上生成二氧化矽；
利用退火工藝激活所述P型有源區和所述N型有源區中的雜質；
在P型接觸區和N型接觸區光刻引線孔以形成引線；
鈍化處理並光刻PAD以形成所述Ge基等離子pin二極體。
進一步地，在本發明的另一個實施例中，該天線的第一天線臂(2)包括依次串接的第一Ge基等離子pin二極體串(w1)、第二Ge基等離子pin二極體串(w2)及第三Ge基等離子pin二極體串(w3)。
進一步地，在本發明的另一個實施例中，該天線的第二天線臂(3)包括依次串接的第四Ge基等離子pin二極體串(w4)、第五Ge基等離子pin二極體串(w5)及第六Ge基等離子pin二極體串(w6)。
進一步地，在本發明的另一個實施例中，同軸饋線(4)的內芯線焊接於所述第一天線臂(2)的金屬片，所述第一天線臂(2)的金屬片與直流偏置線(5)相連；所述同軸饋線(4)的屏蔽層焊接於所述第二天線臂(3)的金屬片，所述第二天線臂(3)的金屬片與第二直流偏置線(6)相連；所述第一直流偏置線(5)、第二直流偏置線(6)均與直流偏置電壓的負極相連，以形成公共負極。
實施例二
請參照圖4a-圖4s，圖4a-圖4s為本發明實施例的另一種Ge基等離子pin二極體的製備方法示意圖。本實施例在上述實施例的基礎上，針對本發明的Ge基等離子pin二極體的製備工藝進行詳細說明。
步驟1，襯底的製備步驟：
(1a)如圖4a所示，選取(100)晶向，摻雜類型為P型，摻雜濃度為1014cm-3的GeOI襯底片101，頂層Ge的厚度為50μm；
(1b)如圖4b所示，採用化學氣相沉積(Chemical vapor deposition，簡稱CVD)的方法，在GeOI襯底上澱積一層40nm厚度的第一SiO2層201；採用化學氣相澱積的方法，在SiO2層澱積一層2μm厚度的第一Si3N4/SiN層202；
步驟2，隔離製備步驟：
(2a)如圖4c所示，通過光刻工藝在上述保護層上形成隔離區，溼法刻蝕隔離區第一Si3N4/SiN層202，形成隔離區圖形；採用幹法刻蝕，在隔離區形成寬5μm，深為50μm的深隔離槽301；
(2b)如圖4d所示，採用CVD的方法，澱積SiO2 401將該深隔離槽填滿；
(2c)如圖4e所示，採用化學機械拋光(Chemical Mechanical Polishing，簡稱CMP)方法，去除表面第一Si3N4/SiN層202和第一SiO2層201，使GeOI襯底表面平整。
步驟3，P、N區深槽製備步驟：
(3a)如圖4f所示，採用CVD方法，在襯底上連續澱積兩層材料，第一層為300nm厚度的第二SiO2層601，第二層為600nm厚度的第二Si3N4/SiN層602；
(3b)如圖4g所示，光刻P、N區深槽，溼法刻蝕P、N區第二Si3N4/SiN層602和第二SiO2層601，形成P、N區圖形；採用幹法刻蝕，在P、N區形成寬4μm，深5μm的深槽701，P、N區槽的長度根據在所製備的天線中的應用情況而確定；
(3c)如圖4h所示，在850℃下，高溫處理10分鐘，氧化槽內壁形成氧化層801；
(3d)如圖4i所示，利用溼法刻蝕工藝去除P、N區槽內壁的氧化層801，以使P、N區槽內壁平整。這樣做的好處在於：可以防止溝槽側壁的突起形成電場集中區域，造成pi和ni結擊穿。
步驟4，P、N接觸區製備步驟：
(4a)如圖4j所示，光刻P區深槽，採用帶膠離子注入的方法對P區槽側壁進行P+注入，使側壁上形成薄的P+有源區1001，濃度達到0.5×1020cm-3，除掉光刻膠；
(4b)光刻N區深槽，採用帶膠離子注入的方法對N區槽側壁進行n+注入，使側壁上形成薄的n+有源區1002，濃度達到0.5×1020cm-3，除掉光刻膠；
(4c)如圖4k所示，採用CVD的方法，在P、N區槽中澱積多晶矽1101，並將溝槽填滿；
(4d)如圖4l所示，採用CMP，去除表面多晶矽1101與第二Si3N4/SiN層602，使表面平整；
(4e)如圖4m所示，採用CVD的方法，在表面澱積一層多晶矽1301，厚度為200～500nm；
(4f)如圖4n所示，光刻P區有源區，採用帶膠離子注入方法進行P+注入，使P區有源區摻雜濃度達到0.5×1020cm-3，去除光刻膠，形成P接觸1401；
(4g)光刻N區有源區，採用帶膠離子注入方法進行N+注入，使N區有源區摻雜濃度為0.5×1020cm-3，去除光刻膠，形成N接觸1402；
(4h)如圖4o所示，採用溼法刻蝕，刻蝕掉P、N接觸區以外的多晶矽1301，形成P、N接觸區；
(4i)如圖4p所示，採用CVD的方法，在表面澱積SiO21601，厚度為800nm；
(4j)在1000℃，退火1分鐘，使離子注入的雜質激活、並且推進多晶鍺中雜質。
步驟5，構成pin二極體步驟：
(5a)如圖4q所示，在P、N接觸區光刻引線孔1701；
(5b)如圖4r所示，襯底表面濺射金屬，在750℃合金形成金屬矽化物1801，並刻蝕掉表面的金屬；
(5c)襯底表面濺射金屬，光刻引線；
(5d)如圖4s所示，澱積Si3N4/SiN形成鈍化層1901，光刻PAD，形成pin二極體，作為製備固態等離子天線材料。
本實施例中，上述各種工藝參數均為舉例說明，依據本領域技術人員的常規手段所做的變換均為本申請之保護範圍。
本發明製備的應用於頻率可重構偶極子天線的Ge基等離子pin二極體，首先，所使用的Ge材料，由於其高遷移率和大載流子壽命的特性，提高了pin二極體的固態等離子體濃度；另外，Ge基等離子pin二極體的P區與N區採用了基於刻蝕的深槽刻蝕的多晶矽鑲嵌工藝，該工藝能夠提供突變結pi與ni結，並且能夠有效地提高pi結、ni結的結深，使固態等離子體的濃度和分布的可控性增強，有利於製備出高性能的等離子天線；其次，Ge材料由於其氧化物GeO熱穩定性差的特性，P區和N區深槽側壁平整化的處理可在高溫環境自動完成，簡化了材料的製備方法；再次，本發明製備的應用於固態等離子可重構天線的Ge基pin二極體採用了一種基於刻蝕的深槽介質隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對器件性能的影響。
採用本發明實施例提供的工藝製造出的一種基於Ge基等離子pin二極體的頻率可重構偶極子天線的優點在於體積小、剖面低，結構簡單、易於加工，採用同軸電纜作為饋源，無複雜饋源結構，採用pin二極體作為天線的基本組成單元，只需通過控制其導通或斷開，即可實現頻率的可重構，所有組成部分均在半導體基片一側，易於製版加工。
綜上所述，本文中應用了具體個例對本發明原理及實施方式進行了闡述，以上實施例的說明只是用於幫助理解本發明的方法及其核心思想；同時，對於本領域的一般技術人員，依據本發明的思想，在具體實施方式及應用範圍上均會有改變之處，綜上所述，本說明書內容不應理解為對本發明的限制，本發明的保護範圍應以所附的權利要求為準。