一種數字鑑相濾波器的製作方法
2023-05-15 08:45:51
專利名稱：一種數字鑑相濾波器的製作方法
技術領域：
本實用新型涉及一種數字鑑相濾波器，可採用修正高穩晶體方法來提供高精度時鐘源，屬於通信技術領域。
背景技術：
通常，在各種通信基站中，大都對基站本身系統時鐘的精度和穩定度提出了較高的要求，例如，在GSM 05.10條款的「無線子系統同步」中規定「基站應該使用絕對精度優於0.05ppm(5×10-8)的單一頻率源作為時間基準以及RF的產生源，該頻率也用於基站的全部載波源」。對大多數實際應用情況而言，基站系統時鐘信號本身是由一個高精度的石英振蕩器產生，通常該信號同步於中樞系統的主時鐘，在主時鐘同步失敗時，基站本身系統的時鐘也要求必須能夠維持網絡的同步。然而即使是最穩定的石英振蕩器，經過一定的時間或由於其它環境因素(如溫度、溼度等)的影響也會出現老化、衰減現象，如果沒有其他的糾正補償措施，整體誤差會累積，直至超出基站本身系統所規定的最低限，如GSM的基準頻率精度指標要求為(5×10-8)，而造成嚴重後果。這裡可做一個簡單的計算，舉個例子，假如有一個石英振蕩器，其中心頻率為10MHz，穩定度為0.01ppm(1×10-8)，若要產生1pps的秒脈衝，則需要進行1×107次的分頻，而相對於標準秒脈衝而言，這裡的單位秒誤差就是δ＝(f0±f0×η)/107，即(10×106±10×106×1×10-8)/107，也即1±1×10-8秒，則一天24小時的誤差就是3600×24×1×10-8，已達864us，對於基站系統時鐘來說，這是決不能接受的。因此，簡單的採用高精度石英振蕩器作為基站時鐘源，是不可行的。必須對偏差做及時調整。常採用的方法有銫鐘，GPS+銣鍾等等，當大量使用時，成本是一個限制因素。鑑於當前GPS接收模塊的小型化及相對使用成本的下降，利用GPS(全球定位系統)衛星發送的秒同步信號，來同步本地的時鐘源，已成為一種較為流行的做法。
由於低成本的GPS接收模塊，其輸出埠只提供1pps的秒脈衝信號，而大多數應用，需要高頻率的信號源，另外，由於GPS本身的特性，其輸出的秒脈衝誤差遵循正態分布的數學規律，也即短時間尺度的「擾動」不確定性，和長期時間尺度上的「高精確」性，而一般石英晶體振蕩器的特性卻正好相反，具有「短時」的高穩定性和「長期」的「漂移」性，所以在實際應用中，需要有針對性的措施，以取兩者之「長」，補兩者之「短」。
發明內容
針對上述現有技術中存在的缺陷，本實用新型所要解決的技術問題是提供一種能克服GPS信號源的短時間不確定性和石英晶體振蕩器長期的漂移性的，能輸出高精確度、高穩定性的高頻率脈衝及秒脈衝信號的數字鑑相濾波器。
為了解決上述技術問題，本實用新型所提供的一種數字鑑相濾波器，該數字鑑相濾波器在FPGA(可編程邏輯器件)中實現，分別與數字鑑相濾波器連接的有GPS模塊、標準信號源模塊、CPU和可控本地標準壓控頻率單元，構成一高精度的時鐘裝置，其特徵在於，所述數字鑑相濾波器包括一接口處理模塊，用於與包括CPU在內的FPGA的外部模塊進行信息交換，即將內外兩個脈衝之間的相位檢測信息輸出給CPU，將CPU的佔空比參數、濾波器參數、重置位等輸入信號傳輸給數字鑑相濾波器內相應模塊；其輸入端分別連接所述GPS模塊和所述標準信號源模塊，經數據總線連接所述CPU；一本地模塊，用於完成對本地晶體振蕩器輸入頻率的分頻，及本地秒脈衝的重置位，並輸出其他所需頻率；其輸入端分別連接所述接口模塊的外參考秒脈衝輸出端、濾波器參數輸出端、重置位輸出端和可控本地標準壓控頻率單元模塊，所述本地模塊分別設有其他所需頻率的輸出端；一數據處理模塊，包括調整由CPU設置濾波器參數的可調整數字濾波器，用於內外兩個脈衝之間的相位檢測；數據處理模塊的輸入端分別連接所述接口模塊的輸出端、所述本地模塊的輸出端和可控本地標準壓控頻率單元模塊的倍頻輸出端，數據處理模塊的輸出端連接所述接口模塊的輸入端；所述CPU依據內外兩個脈衝之間的相位檢測信息，控制本地模塊的重置位、濾波器的參數、輸出信號的佔空比，最終達到閉環反饋環路的穩定狀態，使本地輸出信號保持對外參考源的精密跟蹤。
進一步地，所述數據處理模塊內設有一鑑相器單元，用於識別出兩個輸入脈衝的相位關係，其輸入端分別連接接口模塊的外參考秒脈衝輸出端和本地模塊的本地參考秒脈衝輸出端，其加頻指示、減頻指示輸出端分別經與門連接接口模塊的加頻控制、減頻控制輸入端；一超前濾波器單元和一滯後濾波器單元，用於溢出指示；超前濾波器單元的輸入端分別連接鑑相器單元的加頻指示輸出端、可控本地標準壓控頻率單元模塊的倍頻輸出端、接口模塊的濾波器參數輸出端；滯後濾波器單元的輸入端分別連接鑑相器單元的減頻指示輸出端、可控本地標準壓控頻率單元模塊的倍頻輸出端、接口模塊的濾波器參數輸出端，超前濾波器單元和滯後濾波器單元的溢出指示輸出端經或門連接接口模塊的溢出控制輸入端。
所述標準信號源模塊為2M頻率信號源模塊。
所述可控本地標準壓控頻率單元為16.384MHZ的壓控頻率單元。
所述本地模塊輸出端的其他所需頻率為秒脈衝、2.048MHZ、200HZ、8KMHZ。
所述可控本地標準壓控頻率單元模塊的倍頻輸出端為16.384MHZ壓控頻率單元模塊的4倍頻輸出端。
利用本實用新型提供的數字鑑相濾波器，由於採用低成本的GPS接收模塊所提供的1pps的秒脈衝信號(或等效1pps信號)作為外參考比較信號源，利用數模混和的鎖相環路所控制的本地的壓控石英晶體振蕩器的輸出等效1pps信號作為本地比較信號源，在FPGA內部進行數字鑑相及濾波，靈活調整輸出信號的特性及精度，以滿足各種需要場合。本實用新型的數字鑑相器比較本地秒脈衝信號與外參考秒脈衝信號的相位差，再通過數字濾波，及外部配套軟體的算法分析，可解決GPS模塊的1pps輸出擾動問題，以保證本地輸出信號精度。由此可產生出與輸入信號源精度相當的多種信號輸出，最終達到閉環反饋環路的穩定狀態，使本地輸出信號能精密地保持對外參考源的跟蹤。
圖1為數字鑑相濾波器的結構示意框圖；圖2為數字鑑相濾波器內部的頂層電原理圖；圖3為「DP_CTRL」模塊中的電原理圖。
具體實施方式
以下結合附圖說明對本實用新型的實施例作進一步詳細描述，但本實施例並不用於限制本實用新型，凡是採用本實用新型的相似結構及其相似變化，均應列入本實用新型的保護範圍。
如圖1所示，為數字鑑相濾波器的結構示意框圖，本實用新型提出了一種針對這種低成本的GPS接收模塊所提供的1pps的秒脈衝信號(或等效1pps信號)，作為外參考比較信號源，利用數模混和的鎖相環路所控制的本地的壓控石英晶體振蕩器的輸出等效1pps信號作為本地比較信號源，通過用數字鑑相濾波器進行數字鑑相及濾波，可靈活調整輸出信號的特性及精度，以滿足各種需要場合。本實用新型中，使用了兩個本地高頻信號源，1)，由16.384MHZ的壓控晶體振蕩器組成的可控本地標準高頻時鐘源，通過分頻，可產生2.048MHZ的輸出時鐘及本地1pps信號。2)，由16.384MHZ的4倍頻即65.536MHZ信號，作為數字鑑相及濾波工作時鐘。數字鑑相器比較本地秒脈衝信號與外參考秒脈衝信號的相位差，再通過數字濾波，及外部配套軟體的算法分析，可解決GPS模塊的1pps輸出擾動問題，以保證本地輸出信號精度。由此可產生出與輸入信號源精度相當的多種信號輸出。
本實用新型實施例所提供的一種數字鑑相濾波器在FPGA(可編程邏輯器件)中實現，分別與數字鑑相濾波器連接的GPS模塊、2M頻率信號源模塊、CPU和16.384MHZ壓控頻率單元；由於數字鑑相及數字濾波還有一些輔助單元均是在一塊FPGA(可編程邏輯器件)中實現，所以在這裡就FPGA內部的設計實現做詳細的說明。
如圖2所示，FPGA內部的頂層電原理如下頂層包括3個模塊(模塊1～模塊3)，每個模塊的左邊引腳均為輸入，右邊均為輸出。但是標註「雙向數據總線」的引腳為輸入輸出雙向腳。
1)接口模塊1「IO INTERFACE」，負責與外部CPU進行數據交換，接收配置指令，上報本地秒信號與外參考秒信號的相位相對關係等；接口模塊1的輸入端分別連接GPS模塊和2M頻率信號源模塊，經數據總線連接CPU；根據配置，選出一個外參考源，並將其轉為秒脈衝輸出EXT 1PPS，作為鑑相的外參考依據。例如，CPU通過地址線ADDRES[31..24]，/CS，ALE，/WR配合，將地址為x「00」所對應的數據線DB[7..0]上的內容寫入本模塊，若數據內容為x「00」，則表明選「GPS 1PPS」為外參考源，接口模塊可直接將其輸出到模塊輸出埠「SEL_1PPS」，供外部模塊使用；若數據內容為x「01」，則表明選「2MHZ[4..1]」中的第一路(2MHZ[1])為外參考源，由於此時是2.048MHZ的頻率輸入，故模塊對其做分頻，產生1pps的秒脈衝，並將其輸出到模塊輸出埠「SEL_1PPS」，供外部模塊使用；其他類推，這樣「外參考」秒脈衝就產生了。
同理，CPU也將輸出信號的佔空比參數，濾波器的參數寫入模塊，分別輸出到接口模塊「PW[7..0]」和「FILT_D[7..0]」埠上，供外部模塊使用。
另外，來自外模塊的「UP」、「DOWN」、「OVER_DIR」相位比較輸出信號也通過同樣的方式，由本接口模塊提供給CPU訪問讀取。
這樣，CPU就可不間斷的通過數據線掌握外參考源與本地源之間的相位相對關係，從而對壓控晶體振蕩器組成的可控本地標準高頻時種源進行調整，這樣持續反覆的進行，通過CPU的特定算法，就最終達到閉環反饋環路的穩定狀態，本地輸出信號也就精密的保持對外參考源的跟蹤。
2)本地模塊(LOCAL_CQ)2，用於完成對本地晶體振蕩器輸入頻率的分頻，按16.384MHZ轉到1hz的分頻係數進行分頻，並抽出其他所需頻率，同時還要按CPU配置的脈衝寬度數據調整輸出秒脈衝的佔空比；本地模塊2的輸入端分別連接接口模塊1的外參考秒脈衝輸出端、濾波器參數輸出端、重置位輸出端和16.384MHZ頻率信號源模塊，本地模塊2分別設有其他所需頻率如秒脈衝、2.048MHZ、200HZ、8KMHZ等信號的輸出端；另外，當接收到CPU的重行同步置位指令後，要將分頻器狀態與外參考秒信號的相位重新對齊一次。所產生的秒脈衝L1PPS是鑑相的本地參考依據。
這裡的核心就是一個可異步置位的同步時鐘定模計數器，模值為16.384×106，每當計數值歸零時，既為本地秒脈衝的起始邊沿，而高電平的寬度，即由「PW_D[7..0]」埠數值決定，當計數器值小於等於PW_D[7..0]的值時，輸出維持高電平，反之為低，若要擴充調整範圍，可通過增加脈衝配置數據「PW_D[7..0]」的位數來實現，由此，「本地」秒脈衝就產生了。另外，當RESYN端收到重置位信號時，就產生一個窄脈衝，並且保證使之與外參考的秒脈衝上升沿同步，由這個窄脈衝對計數器進行異步清零，這樣，重置位之後，本地計數器的狀態就與外參考源保持一致，這樣處理的目的，是為了加快對外參考源的跟蹤鎖定進程，而且還可以使後繼模塊的數字鑑相及濾波電路得以簡化，因為重置位之後，本地秒脈衝的相位已與外參考源的秒脈衝相位近乎一致，在短時間段內，兩者之間的相差漂移不會太大，所以濾波電路的觀察範圍就可以縮小。
3)數據處理模塊(DP_CTRL)3，用於內外兩個脈衝之間的相位檢測，還包括可調整數字濾波器。數據處理模塊3的輸入端分別連接接口模塊1的輸出端、本地模塊2的輸出端和16.384MHZ頻率信號源模塊的4倍頻輸出端，數據處理模塊3的輸出端連接接口模塊1的輸入端；本數據處理模塊的相位檢測，就是檢測兩個脈衝之間的相位相對關係，這兩個輸入脈衝就是先前描述過的外部模塊已處理過的「外參考」秒脈衝，「本地」秒脈衝，鑑相結果可反映出「外參考」秒脈衝與「本地」秒脈衝之間的相對位置和變化趨勢，鑑相結果是每秒種更新一次。
可調整數字濾波器的引入，一方面是可以對偶發的電路幹擾做屏蔽，最主要的作用在於，當「外參考」秒脈衝是GPS接收模塊所產生時，其固有的秒脈衝「擾動」相對較大，以高精度的時鐘系統來衡量，其相位的跳變是不符合要求的，同時還會對鑑相器的鑑相結果造成幹擾，尤其是當本地的時鐘源事實上已與外參考源保持高度一致時，這一現象會更明顯，為此，濾波器在這裡的作用就是儘量將這種相位「跳變」過濾掉，或者說，就是將「突發」的「大相位差」上報給CPU，CPU會根據一定的算法，判斷出當前的實際狀態，從而避免不必要的調整或者「過調整」而導致的輸出信號性能指標下降。但是，一個實際使用上的問題需要考慮，因為個體電路元器件之間的潛在差異，尤其是可能的GPS接收模塊的電性能的差異(例如生產製造商的不同，生產的批次不同等等)，都有可能讓使用固定參數的的濾波器失去效能，為此，這裡的濾波器參數是可設的，並且實時的由CPU來控制，由此，通過「過濾」的相位差寬度就可以改變，大大提高了電路效能的可靠性和實用性。
另外，由於「速度」和「精度」向來是一對矛盾，濾波範圍變小，系統跟蹤精度變高，但系統進入穩定態就需時更長，反之，濾波範圍變大，系統跟蹤精度變低，但系統進入穩定態就更快，為此，針對不同的應用場合，適當調整濾波器的參數設置，可改變系統的整體響應速度，提高工作效率。
如圖3所示，為「DP_CTRL」模塊中的電原理圖，所述數據處理模塊內設有鑑相器單元4和濾波器單元5、6；參見圖3所示，數據處理模塊3「DP_CTRL」中的電原理圖如下a)鑑相器單元(V_DPD)4是一個用VHDL硬體描述語言構建的數字鑑相器，鑑相器單元4的輸入端分別連接接口模塊1的外參考秒脈衝輸出端和本地模塊2的本地參考秒脈衝輸出端，用於識別出兩個輸入脈衝的相位關係，利用脈衝的邊沿來鑑別，和輸入的脈衝寬度無關，有很高的解析度，當輸入的本地秒信號頻率高於或相位超前外參考秒信號時，輸出「DOWNDIR」就變『1』，反之「UPDIR」就變『1』。均為『0』時，表示兩個輸入脈衝完全一致，即同頻同相。「DOWNDIR」為『1』，指示要將本地壓控晶振的頻率降下來，而「UPDIR」為『1』時，表示要將本地壓控晶振的頻率上調加快。鑑相器單元4的加頻指示、減頻指示輸出端分別經與門連接接口模塊1的加頻控制、減頻控制輸入端。
b)超前濾波器單元(V_OVER_CTRL)5、滯後濾波器單元(V_OVER_CTRL)6，為用VHDL硬體描述語言構建的數字濾波器，用於溢出指示；當兩個輸入脈衝相差超出FID[7..0]所設定的值時，「OVER_ACT」輸出『1』電平，這裡使用了兩個這樣的模塊，就是為了區分兩種相對狀態a。本地秒信號超前外參考秒信號溢出，b。本地秒信號滯後外參考秒信號溢出，併合二為一成「OVER_DIR」輸出，供CPU檢測，FID[7..0]是由CPU所設，可動態調整，它反映的是「clk×4」輸入時鐘(既65.536MHZ)的周期數，改變其值，可改變輸出時鐘的特性參數。
超前濾波器單元5的輸入端分別連接鑑相器單元4的加頻指示輸出端、16.384MHZ頻率信號源模塊的4倍頻輸出端、接口模塊1的濾波器參數輸出端，滯後濾波器單元6的輸入端分別連接鑑相器單元4的減頻指示輸出端、16.384MHZ頻率信號源模塊的4倍頻輸出端、接口模塊1的濾波器參數輸出端，超前濾波器單元5和滯後濾波器單元6的溢出指示輸出端經或門連接接口模塊1的溢出控制輸入端。
權利要求1.一種數字鑑相濾波器，其特徵在於，所述FPGA包括一接口模塊，用於與包括CPU在內的FPGA的外部模塊進行信息交換，即將內外兩個脈衝之間的相位檢測信息輸出給CPU，將CPU的佔空比參數、濾波器參數、重置位等輸入信號傳輸給FPGA內相應模塊；其輸入端分別連接所述GPS模塊和所述標準信號源模塊，經數據總線連接所述CPU；一本地模塊，用於完成對本地晶體振蕩器輸入頻率的分頻，及本地秒脈衝的重置位，並輸出其他所需頻率；其輸入端分別連接所述接口模塊的外參考秒脈衝輸出端、濾波器參數輸出端、重置位輸出端和可控本地標準壓控頻率單元模塊，所述本地模塊分別設有其他所需頻率的輸出端；一數據處理模塊，包括調整由CPU設置濾波器參數的可調整數字濾波器，用於內外兩個脈衝之間的相位檢測；其輸入端分別連接所述接口模塊的輸出端、所述本地模塊的輸出端和可控本地標準壓控頻率單元模塊的倍頻輸出端，其輸出端連接所述接口模塊的輸入端；所述CPU依據內外兩個脈衝之間的相位檢測信息，控制本地模塊的重置位、濾波器的參數、輸出信號的佔空比。
2.根據權利要求1所述的數字鑑相濾波器，其特徵在於，所述數據處理模塊內設有一鑑相器單元，用於識別出兩個輸入脈衝的相位關係，其輸入端分別連接接口模塊的外參考秒脈衝輸出端和本地模塊的本地參考秒脈衝輸出端，其加頻指示、減頻指示輸出端分別經與門連接接口模塊的加頻控制、減頻控制輸入端；一超前濾波器單元和一滯後濾波器單元，用於溢出指示；超前濾波器單元的輸入端分別連接鑑相器單元的加頻指示輸出端、可控本地標準壓控頻率單元模塊的倍頻輸出端、接口模塊的濾波器參數輸出端；滯後濾波器單元的輸入端分別連接鑑相器單元的減頻指示輸出端、可控本地標準壓控頻率單元模塊的倍頻輸出端、接口模塊的濾波器參數輸出端，超前濾波器單元和滯後濾波器單元的溢出指示輸出端經或門連接接口模塊的溢出控制輸入端。
3.根據權利要求1所述的數字鑑相濾波器，其特徵在於，所述標準信號源模塊為2M頻率信號源模塊。
4.根據權利要求1所述的數字鑑相濾波器，其特徵在於，所述可控本地標準壓控頻率單元為16.384MHZ的壓控頻率單元。
5.根據權利要求1所述的數字鑑相濾波器，其特徵在於，所述本地模塊輸出端的其他所需頻率為秒脈衝、2.048MHZ、200HZ、8KMHZ。
6.根據權利要求1所述的數字鑑相濾波器，其特徵在於，所述可控本地標準壓控頻率單元模塊的倍頻輸出端為16.384MHZ壓控頻率單元模塊的4倍頻輸出端。
專利摘要一種數字鑑相濾波器，其特徵在於，包括用於與包括CPU在內的FPGA的外部模塊進行信息交換的接口模塊，用於完成對本地晶體振蕩器輸入頻率的分頻及本地秒脈衝的重置位，並輸出其他所需頻率的本地模塊，用於內外兩個脈衝之間的相位檢測的數據處理模塊，CPU依據內外兩個脈衝之間的相位檢測信息，控制本地模塊重置位、濾波器參數、輸出信號佔空比，最終達到閉環反饋環路的穩定狀態，使本地輸出信號保持對外參考源的精密跟蹤。本實用新型能克服信號源的短時間不確定性和石英晶體振蕩器長期的漂移性的，能輸出高精度、高穩定的高頻秒脈衝信號。
文檔編號H03H17/02GK2917093SQ200620042089
公開日2007年6月27日 申請日期2006年5月25日 優先權日2006年5月25日
發明者林海 申請人:上海欣泰通信技術有限公司