熔斷後不會造成非線性電流的反熔絲及存儲單元的製作方法

2023-05-15 17:21:16 2

專利名稱：熔斷後不會造成非線性電流的反熔絲及存儲單元的製作方法
技術領域：
本發明涉及一種反熔絲，尤指 一種熔斷後不會造成非線性電流的反熔絲。
背景技術：
反熔絲(anti-ftise)相對於熔絲是一種在熔斷後兩端短路的元件。 一般 反熔絲的兩端是通過氧化矽的類的絕緣層加以隔開，在斷開狀態中，反熔絲 的兩端之間具有很高的電阻值，通過施加高電壓來擊穿絕緣層使得反熔絲的 兩端形成短路，約為5-25K歐姆的低電阻值，因此反熔絲很適合應用於編程 存儲器中。使用反熔絲的編程存儲器由於具有一次式編程(One-Time Programming, OTP )的特性，可在保密性上提供4交佳的保護。目前常用的反 熔絲是利用互補型金屬氧化半導體(Complementary Metal Oxide Semiconductor, CMOS )電晶體的結構，將p型電晶體或n型電晶體的源極 與漏極短路作為反熔絲的一端，反熔絲的另一端為電晶體的柵極，通過晶體 管的柵極氧化層隔絕反熔絲的兩端。 一般作為反熔絲的電晶體的柵極氧化層 厚度小於操作電路中的電晶體的柵極氧化層厚，編程時施加約7伏特的跨壓 於反熔絲的兩端，使電晶體的柵極氧化層受損，也就是將反熔絲熔斷形成短 路。請參考圖1，圖1為先前技術使用n型電晶體作為反熔絲12的一次式編 程存儲器的存儲單元IO的示意圖。 一次式編程存儲器的存儲單元10包含反 熔絲12、 p型電晶體14以及n型電晶體16。反熔絲12由源極與漏極短路的 n型電晶體所形成，反熔絲12的第一端為該n型電晶體的柵極，反熔絲12 的第二端為該n型電晶體的短路的源極與漏極。p型電晶體14的漏極以及n 型電晶體16的漏極皆耦接於反熔絲12的第一端，反熔絲12的第二端耦接 於接地端GND, p型電晶體14的源極輸入編程電壓VPH, n型電晶體16的 源極輸入低電壓VL。 p型電晶體14以及n型電晶體16的運作類似於反相 器，存儲單元10於編程時，p型電晶體14以及n型電晶體16的柵極接收低電平信號，則p型電晶體14開啟，n型電晶體16關閉，編程電壓VPH由反 炫絲12的第一端輸入，使反熔絲12的氧化層崩潰。相對的，存儲單元10 的非編程操作，p型電晶體14以及n型電晶體16的柵極接收高電平信號， 則p型電晶體14關閉，n型電晶體16開啟，反熔絲12的第一端輸入低電壓 VL,所以反熔絲12不會被熔斷。請參考圖2,圖2為先前技術使用p型電晶體作為反熔絲18的一次式編 程存儲器的存儲單元20的示意圖。反熔絲18的第一端為該p型電晶體的柵 極，反熔絲18的第二端為該p型電晶體的短路的源極與漏極。p型電晶體 14的漏極以及n型電晶體16的漏極皆耦接於反熔絲18的第一端，反熔絲 18的第二端輸入編程電壓VPH， p型電晶體14的源極輸入高電壓VH， n 型電晶體16的源極輸入低電壓VL。存儲單元20於編程時，p型電晶體14 以及n型電晶體16的柵極接收該高電平信號，則p型電晶體14關閉，n型 電晶體16開啟，低電壓VL由反熔絲18的第一端輸入，反熔絲18的兩端 電壓差將使柵極氧化層崩潰。相對的，存儲單元20的非編程操作，p型晶體 管14以及n型電晶體16的柵極接收該低電平信號，則p型電晶體14開啟， n型電晶體16關閉，高電壓VH由反熔絲18的第一端輸入，所以反熔絲18 不會被熔斷。請參考圖3,圖3為圖1的n型電晶體的反熔絲12的截面圖。反熔絲 12包含p型基底21、兩個n+摻雜區22、介電層23、傳導層24、絕緣層25 以及導線26。反熔絲12的第一端為傳導層24,反熔絲的第二端為導線26， 導線26耦接兩個n+摻雜區22。當反熔絲12被編程時，反熔絲12的兩端受 到很大的電壓差，使介電層23崩潰，也就是介電層23會被編程電壓擊穿而 具有小孔，降低介電層23的電阻值，此時反熔絲12的第一端與第二端形成 短路，編程後的反熔絲12大約為5-25K歐姆的低電阻值。編程電壓在介電 層23上擊穿的小孔，可能位於鄰近兩個n+摻雜區22的位置，也可能位於 兩個n+摻雜區22之間，當該小孔的位置鄰近於n+摻雜區22,電流很容易 在傳導層24與n+摻雜區22之間流動，但若是該小孔的位置在兩個n+摻雜 區22之間，電流必須經過p型基底21才能夠在傳導層24與n+摻雜區22 之間流動，但是n+摻雜區22與p型基底21之間為p/n結，會造成非線性電 流。反熔絲12兩端之間的p/n結就好比熔絲未被完全熔斷，而仍有電流可通 過，會造成不良的影響，對於一次式編程存儲器而言，反熔絲12被熔斷後的非線性電流會使得一次式編程存儲器的感測電^各不能正確地偵測存儲單 元10是否被編程。此外，在圖2中，使用p型電晶體作為反熔絲18也會有 相同的情形發生，編程後若擊穿介電層的小孔位在兩個p+摻雜區之間，電流必須經過n型基底才能夠在傳導層與p+摻雜區之間流動，p+摻雜區與n 型基底也會形成p/n結，造成反熔絲18被熔斷後的非線性電流。綜上所述，先前技術使用互補型金屬氧化物半導體電晶體作為反熔絲的 一次式編程存儲器的存儲單元，具有較佳的保密性。在一次式編程存儲器的 存儲單元中，利用p型電晶體或n型電晶體的源極與漏極短路作為反熔絲， 以及一對互補型電晶體作控制，編程時，施加高電壓將電晶體的柵極氧化層 擊穿使反熔絲兩端短路。然而，編程電壓將電晶體的柵極氧化層擊穿形成的 小孔，有時候會鄰近於電晶體的源極或漏極，有時候則會位於電晶體的源極 與漏極之間。當小孔位於電晶體的源極與漏極之間時，電晶體的柵極與基底 便形成p/n結。p/n結會造成反熔絲被熔斷後的非線性電流，而非線性電流 會使得一次式編程存儲器的感測電路不能正確地偵測存儲單元是否被編程， 對於一次式編程存4諸器的可靠性有很大的影響。發明內容本發明提供一種熔斷後不會造成非線性電流的反熔絲，包含基底；介電 層，形成於該基底上；傳導層，形成於該介電層上； 一個第一摻雜區，形成 於該介電層下方的基底中；兩個第二摻雜區，形成於該基底中，位於該第一 摻雜區的兩側，該兩個第二摻雜區之上方未被該介電層覆蓋；以及導線，耦 接該兩個第二摻雜區。本發明另提供一種使用反熔絲的一次式編程存儲器的存儲單元，包含反 炫絲，由具有摻雜載流子的溝道的電晶體形成，該電晶體的柵極為該反熔絲 的第一端，該電晶體的源極與漏極相耦接為該反熔絲的第二端；第一電晶體， 該第一電晶體的漏極耦接於該反熔絲的第一端；以及第二電晶體，該第二晶 體管的漏極耦接於該反熔絲的第 一端。


圖1為先前技術使用n型電晶體作為反熔絲的一次式編程存儲器的存儲 單元的示意圖。圖2為先前技術使用p型電晶體作為反熔絲的一次式編程存儲器的存儲 單元的示意圖。圖3為圖1的n型電晶體的反熔絲的截面圖。 圖4為本發明第一實施例的反熔絲的截面圖。 圖5本發明第二實施例的反熔絲的截面圖。圖6為本發明第三實施例的一次式編程存儲器的存儲單元的示意圖。 圖7為本發明第四實施例的一次式編程存儲器的存儲單元的示意圖。 附圖標記說明10存卞者單元12反熔絲14p型電晶體16n型電晶體18反熔絲20存4渚單元21p型基底22n+4參雜區23介電層24傳導層25絕緣層26導線30反熔絲31n型基底32p+4參雜區33介電層34傳導層35絕緣層36導線37p型溝道40反溶絲41p型基底42n+4參雜區43介電層44傳導層45絕緣層46導線47n型溝道50存儲單元52p型電晶體54n型電晶體60存儲單元具體實施方式
請參考圖4，圖4為本發明第一實施例的反熔絲30的截面圖。反熔絲 30包含n型基底31、兩個p+摻雜區32、 p型溝道37、介電層33、傳導層 34、絕緣層35以及導線36。兩個p+摻雜區32以及p型溝道37由n型基底 31上方注入，形成於n型基底31中。介電層33為二氧化矽，形成於n型基 底31上，用來隔絕n型基底31與傳導層34。傳導層34為多晶矽，形成於介電層33上。絕緣層35為二氧化矽，用來隔絕傳導層34與導線36。導線 36為金屬線，透過接觸窗與兩個p+摻雜區32耦接。反熔絲30的第一端為 傳導層34，反熔絲30的第二端為導線36,導線36耦接兩個p+摻雜區32。 p型溝道37為半導體工藝中在兩個p+摻雜區32之間的n型基底31中摻雜 濃度較低的p型載流子，由n型基底31上方注入，p型溝道37的深度小於 兩個p+摻雜區32的深度，在不施加電壓的狀態下，p型溝道37仍然存在。 當反熔絲30被編程時，編程電壓由反熔絲30的第一端輸入，反熔絲30的 兩端受到很大的電壓差，使介電層33崩潰，也就是介電層33會被編程電壓 擊穿而具有小孔，如此電流可經由被編程電壓擊穿的小孔通過介電層33，此 時反熔絲30的第一端與第二端形成短路。編程電壓在介電層33上擊穿的小 孔，可能位於鄰近兩個p+摻雜區32的位置，也可能位於兩個p+摻雜區32 之間。當小孔的位置鄰近於p+摻雜區32時，電流可直接在傳導層34與p+ 摻雜區32之間流動；當該小孔的位置在兩個n+摻雜區32之間時，電流可 透過p型溝道37在傳導層34與p+摻雜區32之間流動。因此，不論編程電 壓擊穿介電層33的小孔位於介電層33的任何位置，電流都很容易在傳導層 34.與n+摻雜區32之間流動。通過p型溝道37，反熔絲30被熔斷後就不會 因為p+摻雜區32與n型基底31的p/n結而造成非線性電流。請參考圖5,圖5本發明第二實施例的反熔絲40的截面圖。反熔絲40 包含p型基底41、兩個n+摻雜區42、 n型溝道47、介電層43、傳導層44、 絕緣層45以及導線46。第二實施例與第一實施例的不同處在於第一實施例 的反熔絲30中為p型溝道，第二實施例的反熔絲40中為n型溝道。反熔絲 40的第一端為傳導層44,反熔絲的第二端為導線46，導線46耦接兩個11+ 摻雜區42。 n型溝道47為半導體工藝中在兩個n+摻雜區之間的p型基底41 中摻雜濃度較低的n型載流子，由p型基底41上方注入，n型溝道47的深 度小於兩個n+摻雜區42的深度，在不施加電壓的狀態下，n型溝道47仍然 存在。當反熔絲40被編程時，編程電壓由反熔絲40的第二端輸入，反熔絲 40的兩端受到很大的電壓差，使介電層43崩潰，也就是介電層43會被編程 電壓擊穿而具有小孔，如此電流可經由被編程電壓擊穿的小孔通過介電層 43，此時反熔絲40的第一端與第二端形成短路。與第一實施例類似，編程 電壓在介電層43上擊穿的小孔，可能位於鄰近兩個n+摻雜區42的位置， 也可能位於兩個n+摻雜區42之間，但由於n型溝道47的存在，不論編程電壓擊穿介電層42的小孔位於介電層43的任何位置，電流都很容易在傳導 層44與n+摻雜區42之間流動。通過n型溝道47,反熔絲40被熔斷後就不 會因為n+摻雜區42與p型基底41的p/n結而造成非線性電流。由第一實施 例以及第二實施例可知，具有摻雜載流子的溝道的反熔絲，不論是p型溝道 或n型溝道，反熔絲的第一端與第二端之間不會有p/n結的情形，因此反熔 絲被熔斷後不會造成非線性電流。請參考圖6,圖6為本發明第三實施例的一次式編程存儲器的存儲單元 50的示意圖。 一次式編程存儲器的存儲單元50包含p型電晶體52、 n型晶 體管54以及反熔絲40。反熔絲40由源極與漏極短路的n型電晶體所形成， 反熔絲40的第 一端為該n型電晶體的柵極，反熔絲40的第二端為該n型晶 體管的短路的源極與漏極，而在不施加電壓的狀態下，該n型電晶體的源極 與漏極之間具有n型溝道。此外，反熔絲40的柵極氧化層厚度小於p型晶 體管52以及n型電晶體54的柵極氧化層厚度，所以p型電晶體52以及n 型電晶體54較反熔絲40可承受更大的電壓以及電流。p型電晶體52的漏極 以及n型電晶體54的漏極皆耦接於反熔絲40的第一端，反熔絲40的第二 端耦接於接地端GND, p型電晶體52的源極輸入編程電壓VPH,編程電壓 VPH的大小約為4-7伏特，n型電晶體54的源;f及輸入低電壓VL。 p型晶體 管52以及n型電晶體54的運作類似於反相器，當p型電晶體52以及n型 電晶體54的柵極接收一高電平信號時，p型電晶體52關閉，n型電晶體54 開啟，反熔絲40的第一端接輸入低電壓VL,反熔絲40兩端的電壓差很小， 所以反熔絲40不會被熔斷；當存儲單元50被編禾呈時，p型電晶體52以及n 型電晶體54的柵極接收低電平信號，p型電晶體52開啟，n型電晶體54關 閉，編程電壓VPH由反熔絲50的第一端輸入，將反熔絲50熔斷。反熔絲 50熔斷的過程如第二實施例所述，編程電壓VPH在介電層上擊穿的小孔， 可能位於介電層的任何位置，但由於反熔絲40具有n型溝道，所以反熔絲 40被熔斷後不會因為p/n結造成非線性電流，因此存儲單元50可被正確地 編程。請參考圖7，圖7為本發明第四實施例的一次式編程存儲器的存儲單元 60的示意圖。第四實施例與第三實施例的不同處在於第四實施例的反熔絲 30由一源極與漏極短路的p型電晶體所形成，反熔絲30的第一端為該p型 電晶體的柵極，反熔絲30的第二端為該p型電晶體的短路的源極與漏極，而在不施加電壓的情況下，該p型電晶體的源極與漏極之間具有p型溝道。此外，反熔絲30的柵極氧化層厚度小於p型電晶體52以及n型電晶體54 的柵極氧化層厚度，所以p型電晶體52以及n型電晶體54較反熔絲30可 承受更大的電壓以及電流。p型電晶體52的漏極以及n型電晶體54的漏極 皆耦接於反熔絲30的第一端，反熔絲30的第二端專俞入編程電壓VPH，編程 電壓VPH的大小約為4-7伏特，p型電晶體52的源極輸入高電壓VH, n型 電晶體54的源極輸入低電壓VL。 p型電晶體52以及n型電晶體54的運作 類似於反相器，當p型電晶體52以及n型電晶體54的柵極接收一低電平信 號時，p型電晶體52開啟，n型電晶體54關閉，反熔絲30的第一端接輸入 高電壓VH,反熔絲30兩端的電壓差很小，所以反熔絲30不會被熔斷；當 存儲單元60被編程時，p型電晶體52以及n型電晶體54的柵極接收一高電 平信號，p型電晶體52關閉，n型電晶體54開啟，編程電壓VPH由反熔絲 30的第二端輸入，將反熔絲30熔斷。反熔絲30熔斷的過程如第一實施例所 述，編程電壓VPH在介電層上擊穿的小孔，可能位於介電層的任何位置， 但由於反熔絲30具有p型溝道，所以反熔絲30 一皮熔斷後不會因為p/n結造 成非線性電流，因此存儲單元60可被正確地編,呈。由第三實施例以及第四 實施例可知，使用具有摻雜載流子的溝道的電晶體作為一次式編程存儲器的 存儲單元的反熔絲，不論是具有p型溝道的電晶體或具有n型溝道的電晶體， 在存儲單元被編程之後，反熔絲不會有非線性電流，提高了一次式編程存儲 器的可靠性。綜上所述，本發明反熔絲被熔斷後不會造成非線性電流，應用於一次式 編程存儲器的存儲單元，可提高一次式編程存儲器的可靠性。本發明反熔絲 使用具有摻雜載流子的溝道的電晶體，將電晶體的二摻雜區以導線短路作為 反熔絲的一端，反熔絲的另一端為電晶體的柵極。本發明一次式編程存儲器 的存儲單元由互補型金屬氧化物半導體電晶體組成，包含p型電晶體、n型 電晶體以及反熔絲。反熔絲為源極與漏極短路的電晶體，在不施加電壓的情 況下，反熔絲的源極與漏極之間具有摻雜載流子的溝道，而反熔絲的柵極氧 化層厚度小於p型電晶體以及n型電晶體的柵極氧化層厚度。存儲單元利用 p型電晶體以及n型電晶體施加編程電壓將反熔絲熔斷，編程電壓將反熔絲 的柵極氧化層擊穿使反熔絲兩端短路。編程電壓可能在反熔絲的柵極氧化層 的任何位置擊穿形成小孔，但由於反熔絲具有摻雜載流子的溝道，所以不管編程電壓擊穿的小孔形成於反熔絲的柵極氧化層的任何位置，電流都很容易 在反熔絲的柵極與#^雜區之間流動，不會通過反熔絲的基底與摻雜區之間產 生的p/n結，所以反熔絲被熔斷後不會造成非線性電流，如此存儲單元可被 正確地編程。因此.應用本發明的反熔絲於一次式編程存儲器的存儲單元具 有高度的可靠性。以上所述僅為本發明的優選實施例，凡依本發明權利要求所做的均等變 化與修飾，皆應屬本發明的涵蓋範圍。
權利要求
1. 一種熔斷後不會造成非線性電流的反熔絲，包含基底；介電層，形成於該基底上；傳導層，形成於該介電層上；一個第一摻雜區，形成於該介電層下方的基底中；兩個第二摻雜區，形成於該基底中，位於該第一摻雜區的兩側，該兩個第二摻雜區之上方未被該介電層覆蓋；以及導線，耦接該兩個第二摻雜區。
2. 如權利要求1所述的反熔絲，其中該第一摻雜區由該基底表面注入， 具有第一深度，該第二摻雜區由該基底表面注入，具有大於該第一深度的第 二深度。
3. 如權利要求1所述的反熔絲，其中該第一摻雜區的濃度小於該第二 摻雜區的濃度。
4. 如權利要求1所述的反熔絲，其另包含絕緣層，覆蓋於該基底以及 該傳導層的表面，該導線通過接觸窗耦接該兩個第二摻雜區。
5. 如權利要求4所述的反熔絲，其中該絕緣層為二氧化矽。
6. 如權利要求1所述的反熔絲，其中該第一4參雜區以及該兩個第二摻 雜區為n型摻雜區，該基底為p型基底。
7. 如權利要求1所述的反熔絲，其中該第一摻雜區以及該兩個第二摻 雜區為p型摻雜區，該基底為n型基底。
8. 如權利要求1所述的反熔絲，其中該傳導層為多晶矽。
9. 如權利要求1所述的反熔絲，其中該介電層為二氧化矽。
10. 如權利要求1所述的反熔絲，其中該導線為金屬線。
11. 一種使用反熔絲的一次式編程存儲器的存儲單元，包含 反熔絲，由具有摻雜載流子的溝道的電晶體形成，該電晶體的柵極為該反熔絲的第一端，該電晶體的源極與漏極相耦接為該反熔絲的第二端； p型電晶體，該p型電晶體的漏極耦接於該反熔絲的第一端；以及 n型電晶體，該n型電晶體的漏極耦接於該反熔絲的第 一端。
12. 如權利要求11所述的存儲單元，其中該反熔絲、該p型電晶體以及該n型電晶體為互補型金屬氧化物半導體電晶體。
13. 如權利要求U所述的存儲單元，其中該具有摻雜載流子的溝道的電晶體為具有摻雜p型載流子的溝道的電晶體。
14. 如權利要求13所述的存儲單元，其中該反熔絲的第二端耦接於高 電壓端。
15. 如權利要求11所述的存儲單元，其中該具有摻雜載流子的溝道的 電晶體為具有摻雜n型載流子的溝道的電晶體。
16. 如權利要求15所述的存儲單元，其中該反熔絲的第二端耦接於接 地端。
全文摘要
反熔絲由具有摻雜載流子的溝道的電晶體形成，熔斷後不會造成非線性電流，可應用於一次式編程存儲器的存儲單元。一次式編程存儲器使用p型電晶體以及n型電晶體對反熔絲進行編程。由於反熔絲具有摻雜載流子的溝道，因此在反熔絲被熔斷後電流不會流經兩個摻雜區與基底之間的p/n結而形成非線性電流，使得存儲單元可被正確地編程。
文檔編號H01L27/112GK101271881SQ20071008819
公開日2008年9月24日 申請日期2007年3月20日 優先權日2007年3月20日
發明者何仲仁, 張光曄, 許興仁 申請人:聯華電子股份有限公司