Pmos設備的中原位摻雜矽鍺接合的製作方法

2023-05-08 16:35:46

Pmos設備的中原位摻雜矽鍺接合的製作方法
【專利摘要】本發明涉及PMOS設備的中原位摻雜矽鍺接合，提供一種具有PMOS嵌入式矽鍺源極/漏極區的高介電常數金屬柵極(HKMG)裝置。本發明的實施例包含形成第一及第二HKMG柵極堆棧於基板上，該堆棧各自包含有二氧化矽蓋、形成延伸區於該第一HKMG柵極堆棧的相對側、形成氮化物襯墊以及氧化物襯墊於HKMG柵極堆棧的各側上；形成硬掩模於該第二HKMG柵極堆棧上方；形成嵌入式矽鍺於該第一HKMG柵極堆棧的相對側、移除該硬掩模、形成共形的襯墊以及氮化物間隔於各該第一及第二HKMG柵極堆棧的氧化物間隔上，以及形成深源極/漏極區於該第二HKMG柵極堆棧的相對側。
【專利說明】PMOS設備的中原位摻雜矽鍺接合
【技術領域】
[0001]本揭露是關於具有嵌入式矽鍺(SiGe)源極/漏極區的半導體裝置。本揭露尤其是可應用於使用28奈米技術裝設(gate)第一高介電常數金屬柵極(HKMG)裝置。
【背景技術】
[0002]在現代的CMOS技術裡，嵌入式矽鍺源極/漏極區在PFET裝置中為一種標準規格，因為它們能夠通過將單軸應變引入信道中而改良性能。嵌入式矽鍺整合是發生於絕緣層覆矽基板的主要程序前期以及於體矽基板之後期程序，其利用HKMG柵極先置(HKMG gatefirst)以及HKMG柵極後置(HKMG gate last)兩種技術。該嵌入式矽鍺的整合，尤其於28奈米技術上是於先前的製造程序中被使用，以使轉移進入信道的應變能夠最大化，並因此改良性能。
[0003]HKMG柵極後置技術一般是使用後期摻硼矽鍺，而HKMG柵極先置程序，尤其是對32奈米以及28奈米技術而言，是優先形成該柵極以通過未摻雜的非Σ形凹陷得到該裝置最大化的性能。由於此種整合的類型，許多問題隨之產生。以該柵極先置HKMG的封裝為例，其因而出現良率問題、程序複雜度的增加使得必需增加額外步驟，諸如形成犧牲氧化物間隔與分離可拋棄式間隔，以及乾式氮化物蓋的移除，這些程序都相當昂貴。
[0004]因此需要有能夠實現製造低功耗高性能並具有嵌入式矽鍺源極/漏極區的PMOS裝置與柵極先置HKMG電極封裝的方法以及其所產生的裝置。

【發明內容】

[0005]本揭露的一個方面為形成具有嵌入式矽鍺(eSiGe)的HKMG CMOS裝置於PMOS內的方法，其通過在形成嵌入式矽鍺期間封裝該PMOS金屬柵極並使用硬掩模遮蓋NM0S。
[0006]本揭露的另一方面為PMOS中具有嵌入式矽鍺的HKMG CMOS裝置。
[0007]本揭露的額外方面及其它技術特徵將通過以下內容說明，熟悉此技藝的人士可由本說明書及權利要求書所揭示的內容輕易地了解本發明的其它優點及功效。
[0008]依據本揭露，可達成其技術效果的方法包含:形成第一及第二 HKMG柵極堆棧於基板上，各個HKMG柵極堆棧是包含二氧化矽蓋；形成延伸區於該第一 HKMG柵極堆棧的相對側；形成氮化物襯墊以及氧化物間隔於該第一及第二 HKMG柵極堆棧的各側上；形成硬掩模於該第二 HKMG柵極堆棧上方；形成嵌入式矽鍺於該第一 HKMG柵極堆棧的相對側；移除該硬掩模；形成共形的襯墊以及氮化物間隔於各該第一及第二 HKMG柵極堆棧的氧化物間隔上；以及形成深源極/漏極區於該第二 HKMG柵極堆棧的相對側。
[0009]本揭露的方面包含形成氮化矽(SiN)的氮化物襯墊、二氧化矽的氧化物間隔以及氮化矽的氮化物間隔。其它方面是包含該第一及第二 HKMG柵極堆棧，其各自還包含高介電常數的介電質、功函數金屬(work function metal)以及多晶娃(poly-Si)。另一方面是包含形成該嵌入式矽鍺前的預清洗；以及最佳化該預清洗以保護該二氧化矽間隔以及二氧化矽蓋。其它方面包含形成嵌入式矽鍺於該第一 HKMG柵極堆棧的各側，其通過:利用氫氧化四甲基銨(TMAH)溼蝕刻於該基板中形成凹陷；以及磊晶成長矽鍺於該凹陷中。另外的方面包含將硼摻雜物原位植入該嵌入式矽鍺中，例如使用梯度摻雜分布。其它方面包含於形成該硬掩模後或是直接在形成該凹陷後形成暈區域於該第一柵極堆棧的相對側，以及直接在形成該氧化物間隔或移除該硬掩模後形成暈與延伸區域於該第二柵極堆棧的相對側。額外的方面包含進行退火以活化植入的摻雜物。另一方面包含於退火後移除該二氧化矽蓋。又一方面包含於該源極/漏極區、該嵌入式矽鍺以及該第一及第二 HKMG柵極堆棧上形成矽化物。其它方面包含利用磷酸(H3PO4)溼蝕刻或利用幹蝕刻移除該硬掩模。另一方面包含形成信道矽鍺區於該第一 HKMG柵極堆棧下方。
[0010]本揭露的另一方面為一種裝置，其包含:第一及第二 HKMG柵極堆棧，其各自包含高介電常數的介電質、功函數金屬以及多晶矽；相繼形成於各該第一及第二 HKMG柵極堆棧各側上的氮化物襯墊、氧化物間隔、共形的襯墊以及氮化物間隔；於該氮化物襯墊之前所形成的位於該第一 HKMG柵極堆棧相對側的延伸區；位於該第一 HKMG柵極堆棧相對側的嵌入式矽鍺，其利用於該第二柵極堆棧上方的硬掩模而形成於該共形的襯墊前；以及位於該第二 HKMG柵極堆棧相對側的深源極/漏極區，其利用該氮化物間隔作為軟掩模所形成。
[0011]本揭露的方面包括包含氮化矽的氮化物襯墊以及包含二氧化矽的氧化物間隔。又一方面包含嵌入式娃鍺，其由具有梯度摻雜分布的硼所原位摻雜。其它方面包含位於該第一 HKMG柵極堆棧相對側的暈區，其直接形成於該嵌入式矽鍺之前；以及位於該第二 HKMG柵極堆棧相對側的暈以及延伸區，其直接於該氧化物間隔之後所形成。另外的方面包含該嵌入式矽鍺、該深源極/漏極區以及該第一及第二 HKMG柵極堆棧上的矽化物。
[0012]本揭露的另一方面包含一種方法，其包含:形成PMOS以及NMOS的HKMG柵極堆棧於基板上，各HKMG柵極堆棧是包含二氧化矽蓋；形成延伸區於該PMOS的HKMG柵極堆棧的相對側；形成L形氮化矽襯墊以及二氧化矽間隔於各該PMOS以及NMOS的HKMG柵極堆棧的各側上；形成暈與延伸區於該NMOS的HKMG柵極堆棧的相對側；形成硬掩模於該NMOS的HKMG柵極堆棧上方；形成暈區於該PMOS的HKMG柵極堆棧的相對側；預清洗以及最佳化該預清洗以保護二氧化矽間隔以及二氧化矽蓋；形成嵌入式矽鍺於該PMOS的HKMG柵極堆棧的相對側，其通過:利用TMAH溼蝕刻於該PMOS的HKMG柵極堆棧各側的基板中形成凹陷；嘉晶成長矽鍺於該凹陷中；以及使用梯度摻雜分布將硼摻雜物原位植入該嵌入式矽鍺中並同時進行該磊晶成長；利用磷酸(H3PO4)溼蝕刻或利用幹蝕刻移除該硬掩模；形成L形共形的襯墊以及氮化矽間隔於各該PMOS以及NMOS的HKMG柵極堆棧的氧化物間隔上；植入深源極/漏極區於該NMOS的HKMG柵極堆棧的相對側；進行退火以活化植入的摻雜物；於退火後移除該二氧化矽蓋；以及於該源極/漏極區、該嵌入式矽鍺以及該PMOS與NMOS的HKMG柵極堆棧上形成矽化物。
[0013]對於熟悉此技藝的人士而言，本揭露額外的方面及技術效果將隨著下列的詳細說明變得清楚明白，其中，本揭露的實施例是簡單地通過能夠實施本揭露的最佳模式的說明而闡述本發明。應理解的是，本揭露可涵蓋其它以及不同的實施例，且在不背離本揭露的精神範疇下其各種細節可在各種顯而易見的層面中進行修改。因此，該參考附圖以及闡述內容在本質上是用以說明，而非用以限定。
【專利附圖】

【附圖說明】[0014]本揭露是通過以下參考附圖以圖標舉例方式說明，而非用於限制。以下參考附圖中相同的組件符號是意指相似的對象，其中:
[0015]圖1A至圖1H是示意性地說明形成本揭露示範性實施例的具有PMOS嵌入式矽鍺源極/漏極區的半導體裝置的程序流程。
[0016]符號說明
[0017]101柵極先置HKMG堆棧
[0018]103介電質
[0019]105功函數金屬
[0020]107多晶矽
[0021]109 二氧化矽蓋
[0022]111矽基板
[0023]113NM0S
[0024]115PM0S
[0025]117信道矽鍺
[0026]119預先延伸植入/多層沉積氮化矽層
[0027]121多層沉積氮化矽層
[0028]123 二氧化矽層
[0029]125 二氧化矽間隔
[0030]127硬掩模
[0031]129 暈
[0032]131 延伸
[0033]133暈植入
[0034]135 暈區
[0035]137 凹陷
[0036]139 矽鍺
[0037]141共形的襯墊
[0038]143共形的間隔
[0039]145源極/漏極區
[0040]147 矽化物。
【具體實施方式】
[0041]以下，為了說明的目的，將提出具體細節以使示範性實施例變得清楚明白。然而，應理解的是，示範性實施例不需這些具體細節或等效的安排也可被實行。在其它情況中，通常結構與裝置是以方塊圖形式呈現以避免不必要地模糊實施例。另外，除非另有指明，否則所有以數字記載的數量、比例、以及成分的屬性數值、反應條件、及其它於說明書與權利要求書中所使用的數值皆為概略的數值。
[0042]本揭露是針對並解決當前柵極先置HKMG的封裝不完全的問題，該問題是出現在形成PMOS裝置的嵌入式矽鍺源極/漏極區於未摻雜非Σ形凹陷時，其可陸續減少良率並增加複雜度。依據本揭露的實施例，氮化物襯墊以及氧化物間隔是形成於該柵極堆棧的各側上以保護該金屬柵極，而硬掩模是於該矽鍺磊晶成長期間形成於該NMOS柵極堆棧上方。
[0043]依據本揭露實施例的方法是包含形成第一及第二 HKMG柵極堆棧於基板上，各HKMG柵極堆棧是包含二氧化矽蓋、形成延伸區於該第一 HKMG柵極堆棧的相對側、形成氮化物襯墊以及氧化物襯墊於該第一及第二 HKMG柵極堆棧的各側上；形成硬掩模於該第二HKMG柵極堆棧上方；形成嵌入式矽鍺於該第一 HKMG柵極堆棧的相對側、移除該硬掩模、形成適合形狀的襯墊以及氮化物間隔於各該第一及第二 HKMG柵極堆棧的氧化物間隔上，以及形成深源極/漏極區於該第二 HKMG柵極堆棧的相對側。
[0044]對於本領域技術人員而言，其它的方面、特徵以及技術效果將通過以下說明變得清楚明白，其中，較佳的實施例將在此通過說明最佳模式的方式所呈現並闡述。本揭露可涵蓋其它以及不同的實施例，且在不背離本揭露的精神範疇下其各種細節可在各種顯而易見的層面中進行修改。因此，該參考附圖以及闡述內容在本質上是用以說明，而非用以限定。
[0045]圖1A至圖1H是說明依據本揭露示範性實施例中併入嵌入式矽鍺於該PMOS中的程序流程。參見圖1A，柵極先置HKMG堆棧101是包含高介電常數的介電質103(例如氧化鉿(HfO2)或鉿矽氧氮化物(HfSiON))、功函數金屬105 (諸如氮化鈦(TiN)、多晶矽107以及二氧化矽蓋109)是示於各個NMOSl 13以及PMOl 15的矽基板111上。PMOSl 15還包含寬度5至10奈米的信道矽鍺(eSiGe) 117於基板111之中以及於高介電常數介電質103之下，以調整由於柵極先置方法所產生的臨限電壓。在該柵極蝕刻後，實施掩模步驟以打開該PMOS並為該PMOS實行預先延伸植入119。使用該柵極先置方法還需要圍繞該柵極堆棧的封裝層以保護該HKMG免於諸如清洗以及蝕刻之後期程序步驟。為了此一目的，多層沉積(MLD)氮化矽層121是完全沉積於基板整體上方達3奈米至6奈米的厚度。二氧化矽層123是形成於氮化娃MLD層121上方達6奈米至11奈米的厚度，以形成間隔零(spacer zero)於各柵極堆棧的各側上，如圖1B所示。
[0046]如圖1B所示，氧化物層123是被非等向性蝕刻以形成二氧化矽間隔125。MLD氮化矽(Si3N4)層119也從該開放主動區被蝕刻。該間隔是各自使用植入掩模以補償並調整該NMOS的暈/延伸植入以及該PMOS的暈植入,如圖1C所示。暈區是通過於中等能量(例如35千電子伏特到50千電子伏特)下植入低至中劑量(如3.5E13到7E13)的砷(As)、硼(B)或氟化硼(BF2)所形成。延伸區是通過在低能量(例如對硼使用0.7千電子伏特，對砷使用4千電子伏特)下植入高劑量(如L 1E15)的砷、硼或氟化硼。
[0047]接著，硬掩模127是沉積於基板整體上方並接著自該PMOSl 15上方被移除，如圖3C所示。硬掩模127可由氮化矽形成45奈米至80奈米的厚度。該NMOS的暈129以及延伸131植入可於硬掩模127的沉積前通過使用抗蝕劑覆蓋該PMOS進行或是於硬掩模移除後進行(如圖1C所示)。該裝置的簡訊道控制中所需要使用的暈植入是已採用。在該硬掩模形成後，進行PMOS暈植入133以形成暈區135。或者，該PMOS暈植入可在該PMOS源極/漏極凹陷被蝕刻後進行。
[0048]參見圖1D，Σ形凹陷137是通過使用TMAH於該PMOSl 15柵極堆棧的各側上的基板中所形成。儘管也可採用其它形狀，但Σ形凹陷可允許相當緊密的接近並因此使得該電晶體信道區內的應力可被最大化。在進一步的程序之前，是進行預清洗，其可最佳化地(即不是非常侵犯的)保護該二氧化矽蓋以及間隔不被部分移除並保護該多晶矽柵極能夠減低缺陷率增長。[0049]在該預清洗之後，如圖1E所示，矽鍺139是於該凹陷137內成長，例如通過低壓化學氣相沉積(LPCVD)程序作為該PMOS裝置中深源極/漏極區的原位梯度硼摻雜沉積。原位摻雜的採用可允許較高且均勻的摻雜程度，其可陸續減少寄生電阻以及接點電阻，從而允許較高的驅動電流。此外，硼可允許鍺的含量增加，例如增加超過35%以相對於25%的未摻雜矽鍺，其可引發較高的應力並進一步改良電洞遷移率增強。而且，通過在該PMOS磊晶期間摻雜該源極/漏極區，可除去專用的(dedicated)源極/漏極植入，從而節省掩模以及植入所需的成本、減少循環時間以及減少來自植入損害所造成的應力鬆弛。再者，該硼摻雜物可通過該磊晶而被活化，從而除去額外退火的需要。輕微的過度成長有助於形成更多的固態封裝以及用於攻擊該主動開放矽區之後續清洗時的邊界。該過度成長還提供額外的邊界以形成固態矽化物，例如矽化鎳(NiSi)，並具有較優的接點電阻。
[0050]如圖1F所示，另一清洗步驟，例如使用磷酸(H3PO4)或幹蝕刻，將把氮化矽硬掩模127自NM0S113移除。如同先前所揭示，假如該暈以及延伸區129以及131個別對NM0S113的植入先前未被進行，則該暈以及延伸區可於該氮化矽硬掩模127被移除後進行。
[0051]參見圖1G，共形的襯墊141以及氮化矽層是依序沉積，且共形的間隔143是從PMOSl 15以及NM0S113兩者上的氮化矽層被蝕刻。該共形的襯墊，舉例而言可由二氧化矽形成達到15奈米至22奈米的厚度。間隔143是形成達到15奈米至22奈米的厚度。共形的間隔143是為該NMOS的源極/漏極植入所需以形成源極/漏極區145，且同為後續的矽化程序所需。源極/漏極區145的植入是接著高溫及/或雷射退火程序而結凍並活化所有植入的摻雜物並允許他們擴散。NM0S113以及PM0S115的每一個的多晶矽107上的氧化物蓋109可防止來自該深源極/漏極的植入穿越植入到信道區之中。對於形成深源極/漏極區，砷、硼或氟化硼舉例而言可以被以高劑量(如2E15)以及高能量(例如對硼6千電子伏特或對砷20千電子伏特)植入。
[0052]如圖1H所示，一旦所有植入完成後，包含氟化氫(HF)的預清洗可將殘留物二氧化矽蓋自該多晶矽柵極107移除，並清洗該矽化表面。金屬，例如鎳(N)、鎳鈦(NiTi)或鈷(Co)可接著被沉積於整個裝置上方並退火以形成矽化物147於源極/漏極區145與多晶矽107 (即鎳矽、鎳鈦矽或鈷矽)的上方以及矽鍺139 (即鎳矽鍺、鎳鈦矽鍺或鈷矽鍺)上方以形成低電阻區。結合矽鍺的矽化物可降低薄片與接點電阻，從而改良性能表現。該程序流程以傳統的線中(middle-of-line;MOL)程序以及接點形成而繼續。
[0053]本揭露的實施例可達成各種技術效果，包含改良柵極先置HKMG封裝，從而改善良率、降低接點電阻、降低該PMOS裝置的串聯電阻、增加載子遷移率以及在該PMOS裝置中使用低功耗驅動電流、增加的性能以及較低的製造成本。依據本揭露實施例所形成的裝置是可被各種產業應用所使用，例如微處理器、智能型手機、行動電話、手機、機上盒、DVD燒錄及撥放器、自動導航、印表機及周邊、網絡及電信設備、遊戲系統以及數字相機。本揭露因此在各種類型的高度整合半導體裝置中皆具有產業利用性，尤其是在32奈米以及28奈米技術及其後的技術。
[0054]在前述說明中，本揭露是通過特定實施例及其參考附圖所描述。然而，清楚明白的，大量變更及修改可於不背離下列權利要求書所定義的本揭露精神及範疇下達成。因此，說明書及附圖是用於說明，而非用於限制。需明暸的是，本揭露可利用各種其它組合及實施例且並可在由此所述的本發明精神範疇內進行變更及修改。
【權利要求】
1.一種方法，包括: 形成第一及第二高介電常數金屬柵極(HKMG)柵極堆棧於基板上，各個HKMG柵極堆棧是包含二氧化矽(Si02)蓋； 形成延伸區於該第一 HKMG柵極堆棧的相對側； 形成氮化物襯墊以及氧化物間隔於各該第一及第二 HKMG柵極堆棧的各側上； 形成硬掩模於該第二 HKMG柵極堆棧上方； 形成嵌入式娃鍺(eSiGe)於該第一 HKMG柵極堆棧的相對側； 移除該硬掩模； 形成共形的襯墊以及氮化物間隔於各該第一及第二 HKMG柵極堆棧的該氧化物間隔上；以及 形成深源極/漏極區於該第二 HKMG柵極堆棧的相對側。
2.根據權利要求1所述的方法，包括: 形成氮化矽(SiN)的該氮化物襯墊； 形成二氧化矽的該氧化物間隔；以及 形成氮化矽的該氮化物間隔。
3.根據權利要求1所述的 方法，其中，該第一及第二HKMG柵極堆棧各自還包括高介電常數的介電質、功函數金屬以及多晶矽(poly-Si)。
4.根據權利要求3所述的方法，還包括: 在形成該嵌入式矽鍺前預清洗；以及 最佳化該預清洗，以保護該二氧化矽間隔以及二氧化矽蓋。
5.根據權利要求1所述的方法，包括: 形成嵌入式矽鍺於該第一 HKMG柵極堆棧的各側，其通過: 以氫氧化四甲基銨(TMAH)溼蝕刻而形成凹陷；以及 磊晶成長矽鍺於該凹陷中。
6.根據權利要求5所述的方法，還包括: 將硼摻雜物原位植入該嵌入式矽鍺中。
7.根據權利要求6所述的方法，包括: 以梯度摻雜分布植入硼。
8.根據權利要求5所述的方法，還包括: 直接在形成該硬掩模後或直接在形成該凹陷後，形成暈區域於該第一 HKMG柵極堆棧的相對側。
9.根據權利要求8所述的方法，還包括: 直接在形成該氧化物間隔或直接在移除該硬掩模後，形成暈與延伸區域於該第二 HKMG柵極堆棧的相對側。
10.根據權利要求9所述的方法，還包括進行退火以活化植入的摻雜物。
11.根據權利要求1所述的方法，還包括於退火後移除該二氧化矽蓋。
12.根據權利要求11所述的方法，還包括於該源極/漏極區、該嵌入式矽鍺以及該第一及第二 HKMG柵極堆棧上形成矽化物。
13.根據權利要求1所述的方法，包括利用磷酸(H3PO4)溼蝕刻或利用幹蝕刻移除該硬掩模。
14.根據權利要求1所述的方法，還包括形成信道矽鍺區於該第一HKMG柵極堆棧下方。
15.一種裝置,包括: 第一及第二高介電常數金屬柵極(HKMG)柵極堆棧，其各自包含高介電常數的介電質、功函數金屬以及多晶娃(poly-Si)； 相繼形成於各該第一及第二 HKMG柵極堆棧各側上的氮化物襯墊、氧化物間隔、共形的襯墊以及氮化物間隔； 於該氮化物襯墊之前所形成的位於該第一 HKMG柵極堆棧相對側的延伸區； 位於該第一 HKMG柵極堆棧相對側的嵌入式矽鍺，其利用於該第二柵極堆棧上方的硬掩模而形成於該共形的襯墊前；以及 位於該第二 HKMG柵極堆棧相對側的深源極/漏極區，其利用該氮化物間隔作為軟掩模所形成。
16.根據權利要求15所述的裝置，其中，該氮化物襯墊包括氮化矽(SiN)以及該氧化物間隔包括二氧化矽(SiO2)。
17.根據權利要求15所述的裝置，其中，該嵌入式矽鍺是原位摻雜具有梯度摻雜分布的硼。
18.根據權利要求15所述的裝置，還包括: 於該第一 HKMG柵極堆棧相對側的暈區，其直接形成於該嵌入式矽鍺之前；以及 位於該第二 HKMG柵極堆棧相對側的暈以及延伸區，其直接於該氧化物間隔之後所形成。
19.根據權利要求15所述的裝置，還包括位於該嵌入式矽鍺、該深源極/漏極區以及該第一及第二 HKMG柵極堆棧上的矽化物。
20.—種方法,包括: 形成PMOS以及NMOS高介電常數金屬柵極(HKMG)柵極堆棧於基板上，各HKMG柵極堆棧是包含二氧化娃(SiO2)蓋； 形成延伸區於該PMOS的HKMG柵極堆棧的相對側； 形成L形氮化矽(SiN)襯墊以及二氧化矽間隔於各該PMOS以及NMOS的HKMG柵極堆棧的各側上； 直接形成暈與延伸區域於該NMOS的HKMG柵極堆棧的相對側； 形成硬掩模於該NMOS的HKMG柵極堆棧上方； 形成暈區於該PMOS的HKMG柵極堆棧的相對側； 預清洗以及最佳化該預清洗，以保護該二氧化矽間隔以及二氧化矽蓋； 形成嵌入式矽鍺於該PMOS的HKMG柵極堆棧的相對側，其通過: 利用TMAH溼蝕刻該PMOS的HKMG柵極堆棧的各側而形成凹陷； 嘉晶成長娃錯於該凹陷中；以及 以梯度摻雜分布將硼摻雜物原位植入該嵌入式矽鍺中並同時進行該磊晶成長； 利用磷酸(H3PO4)溼蝕刻或利用幹蝕刻移除該硬掩模； 形成L形共形的襯墊以及氮化矽間隔於各該PMOS以及NMOS的HKMG柵極堆棧的該二氧化矽間隔上；植入深源極/漏極區於該NMOS的HKMG柵極堆棧的相對側；進行退火，以活化植入的摻雜物；於退火後移除該二氧化矽蓋；以及於該源極/漏極區、該嵌入 式矽鍺以及該PMOS與NMOS的HKMG柵極堆棧上形成矽化物。
【文檔編號】H01L21/8238GK103456693SQ201310205234
【公開日】2013年12月18日 申請日期:2013年5月29日 優先權日:2012年5月29日
【發明者】J·亨治爾, S·Y·翁, S·弗萊克豪斯基, T·沙伊普 申請人:新加坡商格羅方德半導體私人有限公司