無結半導體器件、其製造方法以及包括該器件的設備的製作方法
2023-05-08 16:35:06 2
無結半導體器件、其製造方法以及包括該器件的設備的製作方法
【專利摘要】本發明公開一種無結半導體器件、其製造方法以及包括該器件的設備。具有埋入式柵極的半導體器件的源極、漏極和主體摻有相同類型的雜質，因而該無結半導體器件不包括位於源極與主體之間或位於主體與漏極之間的PN結。結果，減小了由GIDL導致的漏電流，從而改善了半導體器件的操作特性，而且使電流流動區的尺寸增大，因而使操作電流增大。
【專利說明】無結半導體器件、其製造方法以及包括該器件的設備
【技術領域】
[0001]本發明涉及包括埋入式柵極的半導體器件，更具體地說，涉及如下具有埋入式柵極的半導體器件:該半導體器件不包括位於源極與主體之間或位於主體與漏極之間的PN結。
【背景技術】
[0002]通常，在受導電率影響的材料中，半導體屬於導體與非導體之間的種類的材料。儘管純半導體類似於非導體，但半導體的導電率藉助雜質注入或其它處理而提高。利用雜質注入和/或導體連接，將半導體用於形成半導體器件。半導體器件的典型實例是半導體存儲器件。
[0003]半導體存儲器件包括多個電晶體。電晶體具有三個區域，即，柵極、源極和漏極。電荷根據輸入電晶體柵極的控制信號(電壓大小)而在源極與漏極之間移動。電荷根據半導體器件的特性和操作經由形成在柵極下方的溝道區而在源極與漏極之間移動。
[0004]通常，製造電晶體的方法包括:在半導體基板上形成柵極，並向半導體基板的位於柵極兩側的部分摻入雜質，由此形成源極和漏極。在這種情況下，將位於源極與漏極之間並位於柵極下方的區域用作電晶體的溝道區。如果採用包括水平溝道區的電晶體，則難以使包括多個電晶體的半導體器件的整體面積減小，這是因為均包括水平溝道區的多個電晶體佔據了大的面積。
[0005]為了解決上述問題，已經提出了包括豎直柵極的三維(3D)電晶體，3D電晶體包括例如凹入式柵極、鰭式柵極或埋入式柵極等豎直柵極，其中，通過蝕刻半導體基板來使柵極的全部或某些部分被埋設起來。
[0006]然而，即使半導體器件包括3D電晶體，存儲器單元仍然使用NMOS電晶體，其中，形成在柵極氧化物膜下方的溝道區被注入P型雜質，並且源極/漏極區被注入高濃度的N型雜質。因此，製造NMOS電晶體需要採用多階段離子注入工序(mult1-stage ion implantingprocess)。
[0007]另外，如果以與埋入式柵極相同的方式將柵極埋入到半導體基板中，則在柵極與源極/漏極區之間產生重疊區域。然而，如果柵極與源極/漏極區重疊，則柵極誘發漏極洩漏(GIDL)特性根據重疊區域的尺寸而變化。結果，能夠保持存儲在電容器中的數據的保持特性也變化。也就是說，當對埋入式柵極結構中的埋入式柵極材料進行回蝕時，埋入式柵極可能形成為具有不同的高度。在這種情況下，各個單元電晶體的重疊區域不規則地形成，從而各個單元的保持特性可能存在大的差異，導致在由千兆比特單元構成的半導體器件中出現嚴重的問題。
【發明內容】
[0008]本發明旨在提供一種如下包括埋入式柵極的半導體器件、均包括該半導體器件的組件和系統、以及製造該半導體器件的方法:其基本解決了由於現有技術的限制和缺點而導致的一個或多個問題。
[0009]本發明的一個實施例涉及如下半導體器件:根據新方法通過向具有埋入式柵極結構的半導體器件的源極、漏極和主體(基板)中注入相同類型的雜質，使得結區域與基板之間沒有PN結(在下文中，將這種半導體器件稱為「無結(junctionless)半導體器件」)，從而使電流在源極與漏極之間選擇性地流動。
[0010]根據本發明的一個方面，一種無結半導體器件包括:有源區，其由器件隔離膜限定；絕緣層，其設置在所述有源區下方；以及柵極，其形成在所述絕緣層上方，並埋入到所述器件隔離膜和所述有源區中，其中，所述有源區中的柵極的兩側和下方摻有相同類型的雜質。
[0011 ] 所述雜質可以以基本相同的濃度注入所述有源區中。
[0012]所述有源區可以由矽層形成，並且所述雜質可以是N型雜質。所述有源區可以由鍺化矽(SiGe)基板、鍺(Ge)基板、以及III族或V族化合物半導體基板中的任意一者形成，並且所述雜質可以是P型雜質。
[0013]所述有源區可以藉助所述絕緣層而成浮動的。
[0014]所述絕緣層可以是埋入有絕緣膜的埋入式絕緣膜。所述埋入式絕緣膜可以包括氧化物膜。所述絕緣層可以是耗盡層，所述耗盡層通過向所述基板的下部施加背偏壓而產生。
[0015]形成有所述柵極的區域可以具有如下鰭型結構:在所述鰭型結構中，所述有源區的底面比所述器件隔離膜的底面更突出。
[0016]根據本發明的另一個方面，一種無結半導體器件包括:下矽層；絕緣層，其形成在所述下矽層上；有源區，其形成在所述絕緣層上；以及柵極，其形成在所述絕緣層上，並埋入到所述器件隔離膜和所述有源區中，其中，所述有源區中的柵極的兩側和下方摻有相同類型的雜質。
[0017]根據本發明的另一個方面，一種形成無結半導體器件的方法包括:通過蝕刻層疊有下矽層、埋入式絕緣膜和上矽層的基板中的所述上矽層和所述埋入式絕緣膜，來形成限定有源區的器件隔離溝槽；通過用絕緣膜填充所述器件隔離溝槽，來形成器件隔離膜；向整個所述有源區注入同一類型的雜質；以及形成埋入到所述有源區和所述器件隔離膜中的柵極。
[0018]根據本發明的另一個方面，一種形成無結半導體器件的方法包括:在半導體基板中形成絕緣層；通過蝕刻所述絕緣層和形成在所述絕緣層上的所述半導體基板，來形成限定有源區的器件隔離溝槽；通過用絕緣膜填充所述器件隔離溝槽，來形成器件隔離膜；向整個所述有源區注入同一類型的雜質；以及形成埋入到所述有源區和所述器件隔離膜中的柵極。
[0019]注入所述雜質的步驟可以包括:向形成在所述有源區中的電晶體的源極、漏極和主體注入相同類型的雜質。
[0020]注入所述雜質的步驟可以包括:向所述有源區注入所述雜質，使所述有源區具有基本均勻的濃度。
[0021]注入所述雜質的步驟可以包括:在形成所述器件隔離膜之前，向所述有源區注入所述雜質。注入所述雜質的步驟可以包括:在形成所述器件隔離膜之後，向所述有源區注入所述雜質。[0022]注入所述雜質的步驟可以包括:通過蝕刻所述有源區和所述器件隔離膜，來形成柵極凹陷部，所述柵極將要埋入到所述柵極凹陷部中；以及將所述雜質經由所述柵極凹陷部注入所述有源區中。形成所述柵極凹陷部的步驟可以包括:形成如下的鰭型結構:在所述鰭型結構中，所述有源區的底面比所述器件隔離膜的底面更突出。
[0023]注入所述雜質的步驟可以包括:使用多階段離子注入工序、傾斜離子注入工序和定向離子注入工序中的至少一種來注入所述雜質。
[0024]根據本發明的另一個方面，一種無結半導體器件包括:單元陣列，其包括與位線及埋入式柵極相連的多個單元；讀出放大器，其與所述位線相連，以讀出存儲在所述單元中的數據；行解碼器，其與所述埋入式柵極相連，以產生用於打開或關閉所述單元的信號；以及列解碼器，其用於產生驅動信號，所述驅動信號用於操作與所述行解碼器所選擇的所述單元相連的所述讀出放大器，其中，所述單元的源極、漏極和主體被注入相同類型的雜質。
[0025]所述無結半導體器件還可以包括:背偏壓供應器，其構造成向包括所述單元陣列在內的基板的背表面施加背偏壓。
[0026]根據本發明的另一個方面，一種半導體組件包括安裝在基板上的多個半導體器件，每個所述半導體器件均包括:單元陣列，其包括與位線及埋入式柵極相連的多個單元；讀出放大器，其與所述位線相連，以讀出存儲在所述單元中的數據；行解碼器，其與所述埋入式柵極相連，以產生用於打開或關閉所述單元的信號；以及列解碼器，其用於產生驅動信號，所述驅動信號用於操作與所述行解碼器所選擇的所述單元相連的所述讀出放大器，其中，所述單元的源極、漏極和主體被注入相同類型的雜質。
[0027]根據本發明的另一個方面，一種半導體系統包括半導體組件以及用於控制所述半導體組件的操作的控制器，所述半導體組件包括安裝在基板上的多個半導體器件，每個所述半導體器件均包括:單元陣列，其包括與位線及埋入式柵極相連的多個單元；讀出放大器，其與所述位線相連，以讀出存儲在所述單元中的數據；行解碼器，其與所述埋入式柵極相連，以產生用於打開或關閉所述單元的信號；以及列解碼器，其用於產生驅動信號，所述驅動信號用於操作與所述行解碼器所選擇的所述單元相連的所述讀出放大器，其中，所述單元的源極、漏極和主體被注入相同類型的雜質。
[0028]根據本發明的另一個方面，提供一種計算機系統，所述計算機系統不僅包括半導體系統，還包括用於對存儲在所述半導體系統中的數據進行處理的處理器，所述半導體系統具有至少一個半導體組件，所述半導體組件包括安裝在基板上的多個半導體器件，每個所述半導體器件均包括:單元陣列，其包括與位線及埋入式柵極相連的多個單元；讀出放大器，其與所述位線相連，以讀出存儲在所述單元中的數據；行解碼器，其與所述埋入式柵極相連，以產生用於打開或關閉所述單元的信號；以及列解碼器，其用於產生驅動信號，所述驅動信號用於操作與所述行解碼器所選擇的所述單元相連的所述讀出放大器，其中，所述單元的源極、漏極和主體被注入相同類型的雜質。
[0029]根據本發明的另一個方面，一種數據處理系統包括安裝在基板上的至少一個半導體器件，每個所述半導體器件均包括:單元陣列，其包括與位線及埋入式柵極相連的多個單元；讀出放大器，其與所述位線相連，以讀出存儲在所述單元中的數據；行解碼器，其與所述埋入式柵極相連，以產生用於打開或關閉所述單元的信號；以及列解碼器，其用於產生驅動信號，所述驅動信號用於操作與所述行解碼器所選擇的所述單元相連的所述讀出放大器，其中，所述單元的源極、漏極和主體被注入相同類型的雜質。
[0030]根據本發明的另一個方面，一種電子系統包括至少一個數據處理系統，所述數據處理系統包括安裝在基板上的至少一個半導體器件，其中，所述半導體器件包括:單元陣列，其包括與位線及埋入式柵極相連的多個單元；讀出放大器，其與所述位線相連，以讀出存儲在所述單元中的數據；行解碼器，其與所述埋入式柵極相連，以產生用於打開或關閉所述單元的信號；以及列解碼器，其用於產生驅動信號，所述驅動信號用於操作與所述行解碼器所選擇的所述單元相連的所述讀出放大器，其中，所述單元的源極、漏極和主體被注入相同類型的雜質。
[0031]應該理解的是，本發明的以上概括描述和以下詳細描述都是示例性的和解釋性的，並且旨在提供權利要求書所要求的本發明的更詳細的解釋。
【專利附圖】
【附圖說明】
[0032]圖1示出根據本發明的實施例的包括6F2結構的半導體器件的平面圖。
[0033]圖2示出沿圖1中的線A-A』截取的半導體器件的剖視圖。
[0034]圖3至圖7是示出形成圖2中的半導體器件的方法的剖視圖。
[0035]圖8示出根據本發明的另一個實施例的半導體器件的剖視圖。
[0036]圖9示出根據本發明的實施例的半導體器件的電路圖。
[0037]圖10示出根據本發明的實施例的半導體組件的電路圖。
[0038]圖11示出根據本發明的實施例的半導體系統的電路圖。
[0039]圖12示出根據本發明的實施例的計算機系統的框圖。
[0040]圖13示出根據本發明的實施例的數據處理系統的框圖。
[0041]圖14示出根據本發明的實施例的電子系統的框圖。
【具體實施方式】
[0042]下面參考附圖所示的實例來詳細描述本發明的實施例。在全部附圖中將儘量用相同的附圖標記表示相同或相似的部分。
[0043]圖1示出包括6F2結構的半導體器件的平面圖。圖2示出沿圖1中的線A-A』截取的半導體器件的剖視圖。
[0044]參考圖1和圖2，埋入式絕緣膜14和有源區16形成為由形成在下矽層12上的器件絕緣膜18限定的島型。埋入式絕緣膜14和有源區16形成為位於下矽層12上的疊層結構。也就是說，埋入式絕緣膜14將有源區16與下矽層12電隔離。在一個實施例中，可以通過蝕刻埋入式絕緣膜和上矽層(例如，絕緣體上矽(SOI)基板)來形成埋入式絕緣膜14和有源區16。在另一個實施例中,將絕緣膜埋入體娃(bulk silicon)基板中，從而可以形成埋入式絕緣膜14。在美國專利N0.7927962中已公開了將絕緣膜埋入體矽基板中的方法的典型實例。埋入式絕緣膜14可以包括氧化物膜。
[0045]在圖2中，將埋入式絕緣膜14圖案化而形成島型，以使有源區16與下矽層12電隔離。在另一個實施例中，可以不蝕刻埋入式絕緣膜14。也就是說，在一個實施例中，可以僅蝕刻上矽層來形成島型有源區16。
[0046]柵極20埋入至有源區16和器件絕緣膜18中的預定深度，並且有源區16形成為與埋入式柵極20傾斜地交叉。
[0047]包括埋入式柵極20的區域形成為具有如下鰭型結構:形成在器件絕緣膜18中的埋入式柵極20的深度大於形成在有源區16中的埋入式柵極20的深度。
[0048]具體地說,有源區16由單一類型(one-type)雜質區域形成,在單一類型雜質區域中以基本上均勻的濃度注入同一類型的雜質，例如，N型雜質。在一個實施例中，有源區16可以具有均勻的摻雜分布。也就是說，具有常規的埋入式柵極的單元(cell，又稱為晶胞)電晶體包括PN結結構，在該PN結結構中，包括溝道區的主體中被注入P型雜質，與電容器及位線這二者相連的結區域(例如，源極區或漏極區)中被注入N型雜質。根據本發明的實施例，向主體以及源極區和漏極區中注入相同類型的雜質，從而不形成PN結結構。
[0049]典型地，在DRAM器件的單元區域的矽基板上形成NMOS電晶體。注入有源區16中的雜質可以是N型雜質。N型雜質可以是V族雜質，例如砷(As)、磷(P)、鉍(Bi)或銻(Sb)。這裡，V族雜質可以單獨使用或組合使用。
[0050]然而，如果形成有有源區16的基板是鍺化矽(SiGe)基板、鍺(Ge)基板、以及III族或V族化合物半導體基板中的任意一者，則可以將P型雜質注入有源區16中。P型雜質可以是例如鋁(Al)、硼(B)、銦(In)或鎵(Ga)等III族雜質。III族雜質可以單獨使用或組合使用。
[0051]在有源區16中，在埋入式柵極20與有源區16之間形成柵極絕緣膜22，並在埋入式柵極20上形成覆蓋絕緣膜24。在一個實施例中，柵極絕緣膜22可以由二氧化矽(SiO2)膜形成，或者由介電常數(電容率)比SiO2膜的介電常數(電容率)高的高介電(高K)材料形成。覆蓋絕緣膜24可以由氮化物膜形成。
[0052]根據實施例的無結半導體器件的有源區16摻有同一類型的雜質。結果，當不執行讀/寫操作時，圖2所示的半導體器件的埋入式柵極20與埋入式絕緣膜14之間的區域呈耗盡狀態。
[0053]圖3至圖7是示出形成圖2中的半導體器件的方法的剖視圖。
[0054]參考圖3，在沉積有下矽層112、埋入式絕緣膜(未示出)和上矽層(未示出)的旋塗絕緣體(SOI)基板上形成墊氧化物膜(未示出)和墊氮化物膜(未示出)。然後，在墊氮化物膜上形成光阻(photoresist，又稱為光致抗蝕劑或光刻膠)膜(未示出)之後，使用淺溝槽隔離(STI)法藉助光刻工序，在墊氮化物膜上形成限定有源區的光阻圖案(未示出)。使用光阻圖案作為蝕刻掩模，依次蝕刻墊氮化物膜和墊氧化物膜，從而形成掩模圖案(未示出)。然後，通過蝕刻上矽層和埋入式絕緣膜，形成限定埋入式絕緣膜114和有源區116的器件隔離溝槽T。上述蝕刻工序可以是乾式蝕刻工序。
[0055]然後，在所形成的包括器件隔離溝槽T的結構上形成側壁絕緣膜(未示出)。側壁絕緣膜可以包括壁氧化物膜，並可以藉助氧化工序來形成。
[0056]在一個實施例中，側壁絕緣膜形成為儘可能地薄，以便器件隔離溝槽T確保預定的空間並可以增大有源區116的寬度，以使有源區116的寬度儘可能地大。也就是說，假如器件隔離溝槽T具有非常小的空間或寬度，如果在將絕緣膜埋入到器件隔離溝槽T中以便在後續工序中形成器件隔離膜118時上述空間的尺寸不足，則可能在器件隔離膜118中形成孔隙。在這種情況下，柵極之間可能發生橋接。因此，側壁絕緣膜應該形成為儘可能地薄。可以以與現有技術相同的方式來保持器件隔離溝槽T的寬度，結果，可以增大有源區116的覽度。
[0057]然後，將N型雜質注入到已藉助P阱形成法而注入了 P型雜質的有源區116中，從而使整個有源區116變成N型雜質區。可以注入N型雜質而使整個有源區116具有均勻的摻雜分布。也就是說，整個有源區116被摻雜至達到均勻的濃度。
[0058]N型雜質可以是砷(As)、磷(P)、鉍(Bi)、銻(Sb)、以及它們的組合之中的任意一者。
[0059]可以通過執行多階段離子注入工序(也稱為多離子注入工序)、傾斜離子注入工序或定向離子注入(orient ion implanting,或稱旋轉離子注入)工序(其中，使基板朝上方、下方、左方和右方旋轉)來執行上述雜質注入工序。
[0060]另外，離子注入工序可以優化電離能，從而將相同極性的雜質以基本相同的濃度均勻地注入到有源區116的下部至上部中。
[0061]另外，還可以在溫度為900 °C至1100°C的情況下執行退火(例如，快速熱退火(RTA))工序，從而可以使注入的雜質均勻地分散在有源區116中。
[0062]參考圖4，在形成絕緣膜來填充器件隔離溝槽T之後，將絕緣膜平坦化(經CMP處理)，以使有源區116露出，從而形成限定有源區116的器件隔離膜118。
[0063]器件隔離膜118可以包括硼磷矽酸鹽玻璃(BPSG)膜、磷矽酸鹽玻璃(PSG)膜、旋塗玻璃(SOG)膜、聚矽氮烷(PSZ)膜、03-TE0S (四羥基矽烷)膜、高密度等離子(HDP)氧化物膜、以及原子層沉積(ALD)膜中的至少一者。
[0064]然後，參考圖5，在有源區116和器件隔離膜118上形成硬掩模層(未示出)之後，在硬掩模層上形成限定柵極區的光阻圖案(未示出)。用光阻圖案作為蝕刻掩模來蝕刻硬掩模層，由此形成硬掩模圖案120。
[0065]用硬掩模圖案120作為蝕刻掩模，蝕刻有源區116和器件隔離膜118至預定的深度，從而形成限定柵極區的柵極凹陷部122。
[0066]在一個實施例中，利用有源區116和器件隔離膜118的蝕刻選擇比率，將器件隔離膜118蝕刻得比有源區116更深。結果，形成如下的鰭型結構:形成在器件隔離膜118中的柵極凹陷部具有比形成在有源區116中的柵極凹陷部更深的深度。
[0067]參考圖6，沿柵極凹陷部122的內表面形成柵極絕緣膜124。
[0068]柵極絕緣膜124可以由二氧化矽(SiO2)膜或介電常數(電容率)比SiO2膜的介電常數(電容率)高的高K材料形成。可以使用射頻氧化工序或化學氣相沉積(CVD)工序來形成柵極絕緣膜124。
[0069]在柵極絕緣膜124上形成導電膜126，以填充柵極凹陷部122。柵極導電膜126可以包括金屬材料，例如鎢(W)。
[0070]參考圖7，對導電膜126進行回蝕，直到柵極導電膜126僅保留在柵極凹陷部122的下部為止，從而形成埋入式柵極128。此時，對導電膜126進行回蝕時露出的柵極絕緣膜124也被蝕刻。
[0071]然後，在所形成的包括埋入式柵極128在內的結構上形成覆蓋絕緣膜130。然後，使用例如化學機械拋光(CMP)工序將覆蓋絕緣膜130平坦化。
[0072]在後續工序中形成位線和電容器(未示出)的方法與在具有常規埋入式柵極的6F2結構中形成位線和電容器的方法相同，因此將省略對該方法的詳細描述，以便於描述。[0073]根據上述實施例，在形成器件隔離溝槽T之後且在形成器件隔離膜118之前，將雜質注入有源區116中。然而，可以在如圖4所示地形成器件隔離膜118之後，將雜質注入有源區116中；或者在如圖5所示地形成鰭型柵極凹陷部122之後，將雜質經由柵極凹陷部122注入有源區116中。
[0074]圖8示出根據本發明的另一個實施例的半導體器件的剖視圖。
[0075]儘管在圖2中埋入到基板中的埋入式絕緣膜14將有源區16與下矽層12隔離，然而，圖8所示的結構採用體基板。也就是說，根據圖8所示的實施例，通過蝕刻體基板來形成有源區16，並向體基板的背面施加背偏壓VBB。根據本實施例，對施加到基板的背面的背偏壓Vbb的水平進行調節，以使有源區16為浮動的，從而在有源區16的下部形成耗盡層14』。
[0076]換句話說，如果向矽基板的有源區16注入N型雜質，則在注入了 N型雜質的有源區16與注入了 P型雜質的體基板12之間形成PN結，從而在半導體器件的操作時間期間，在源極與漏極之間流動的電流會在P型體基板12中流動。因此，施加到體區域12的背偏壓Vbb的水平變高，從而在有源區16下方形成耗盡層14』，並由此限制漏電流。
[0077]儘管用體基板代替了 SOI基板，但形成圖8中的結構的方法與圖3至圖7所示的方法基本相同，因此這裡將省略對該方法的詳細描述，以便於描述。
[0078]圖9示出包括無結電晶體的半導體器件的電路圖。在圖9中，為了便於描述並更好地理解本發明，與圖1和圖2中相同的附圖標記表示相同的元件。
[0079]參考圖9，半導體器件200包括單元陣列210、讀出放大器(SA)220、行解碼器230、列解碼器240和背偏壓供應器250。
[0080]單元陣列210包括與字線(埋入式柵極)20及位線212相連的多個存儲器單元(未示出)。存儲器單元的電晶體形成在有源區16中，如圖1所示，有源區16傾斜地形成為使得有源區16與字線20傾斜地交叉。在一個實施例中，向形成有溝道的有源區16的主體中注入與源極區及漏極區的雜質類型相同的雜質，直到達到均勻的濃度為止，以使有源區16具有均勻的摻雜分布。另外，在圖2或圖8所示的有源區16下方形成埋入式絕緣膜14或者用於使有源區16浮動的耗盡層14』。
[0081]讀出放大器220與位線212相連，從而讀出放大器220可以讀出並放大存儲在單元陣列210的存儲器單元中的數據。
[0082]行解碼器230與字線(埋入式柵極)20相連，生成用於將單元陣列210的存儲器單元的電晶體選擇性地打開或關閉的信號，並將信號輸出至字線(埋入式柵極)20。在這種情況下，行解碼器230向未被選擇的字線施加比閾值電壓低的電源電壓，於是與未被選擇的字線相連的電晶體的各個溝道區均進入耗盡狀態。結果，未被選擇的字線不啟動。行解碼器230向所選擇的字線施加比閾值電壓高的電源電壓，於是與所選擇的字線相連的電晶體的各個溝道區中形成的耗盡狀態被消除。結果，所選擇的字線被啟動。
[0083]列解碼器240生成用於操作與列解碼器230所選擇的存儲器單元相連的讀出放大器220的驅動信號，並將驅動信號輸出至讀出放大器220。
[0084]背偏壓供應器250向包括單元陣列210在內的基板的背面施加背偏壓VBB。具體地說，如果在有源區16下方未形成用於使有源區16浮動的埋入式絕緣膜14，則背偏壓供應器250生成並輸出能夠在圖8所示的有源區16的下部形成耗盡層14』的背偏壓。
[0085]圖9所示的半導體器件可以應用於計算存儲器(例如，DRAM、SRAM、DDR3SDRAM、DDR2SDRAM、DDR SDRAM 等)、消費型存儲器(例如，DDR3SDRAM、DDR2SDRAM、DDR SDRAM、SDRSDRAM 等)、圖形存儲器(例如，DDR3SDRAM、⑶DR3SDMRA、⑶DR4SDRAM、⑶DR5SDRAM 等)、移動存儲器(例如，移動SDR、移動DDR、移動DDR2、MCP (多晶片封裝)、PoP (疊層封裝)、PSRAM、LPDDR)、NAND閃速存儲器、磁性RAM (MRAM)、鐵電型RAM (FeRAM)、相變型RAM (PRAM)、電阻型 RAM (ReRAM)、同步圖形 RAM (SGRAM)等。
[0086]圖10示出根據本發明的實施例的半導體組件的電路圖。
[0087]參考圖10，半導體組件300包括:多個半導體元件320，其安裝在組件基板310上；指令鏈路330，其允許各個半導體元件320從外部控制器(未示出)接收控制信號(例如，地址信號ADDR、指令信號CMD和時鐘信號CLK);以及數據鏈路340，其與半導體元件320相連，以便發送輸入/輸出(I/O)數據。
[0088]在一個實施例中，半導體元件320可以實現為圖9所示的半導體器件200。也就是說，半導體元件320具有埋入式柵極，並且半導體元件320的有源區傾斜地形成為與柵極傾斜地交叉。向源極區、漏極區和主體區注入相同類型的雜質，以便在各個區域中達到相同的濃度。指令鏈路330及數據鏈路340可以形成為與常規的半導體組件的指令鏈路及數據鏈路相同或相似。
[0089]儘管在圖10所示的組件基板310的正面安裝了八個半導體元件320，但應該注意的是，半導體元件320也可以安裝在組件基板310的背面。也就是說，半導體元件320可以安裝在組件基板310的一側或兩側，並且所安裝的半導體元件320的數量不限於圖10所示的實例。另外，組件基板310的材料和結構不限於此。
[0090]圖11示出根據本發明的實施例的半導體系統。
[0091]參考圖11，半導體系統400包括:至少一個半導體組件410，其包括多個半導體元件412 ；以及控制器420，其提供各個半導體組件410與外部系統(未示出)之間的雙向接口，以控制半導體組件410的操作。
[0092]控制器420可以在功能上與用於控制常規數據處理系統中的多個半導體組件的控制器相同或相似，因此這裡將省略對控制器420的詳細描述，以便於描述。
[0093]在一個實施例中，半導體組件410可以是圖10所示的半導體組件300。
[0094]圖12示出根據本發明的實施例的計算機系統。
[0095]參考圖12，計算機系統500包括半導體系統510和處理器520，處理器520例如是中央處理單元(CPU)。
[0096]半導體系統510可以存儲用於控制計算機系統500的操作所需要的數據。在一個實施例中，半導體系統510可以包括圖11所示的半導體系統400。半導體系統510包括至少一個半導體組件。包含在半導體組件中的半導體器件具有埋入式柵極，並且半導體器件的有源區傾斜地形成為與柵極傾斜地交叉。向源極區、漏極區和主體區注入相同類型的雜質至獲得基本相同的濃度。
[0097]處理器520通過對存儲在半導體系統510中的數據進行處理來控制計算機系統500的操作。處理器520可以在功能上與常規計算機系統中所使用的CPU相同或相似。
[0098]計算機系統500可以包括多種用戶接口器件，例如，監視器532、鍵盤534、印表機536、滑鼠538等。
[0099]圖13示出根據本發明的實施例的數據處理系統。[0100]參考圖13,數據處理系統600包含在電子系統(未不出)中，以便執行電子系統的多種功能。
[0101]數據處理系統600可以包括安裝在基板上的至少一個半導體器件610。
[0102]半導體器件610可以包括:單元陣列(未示出)，其存儲用於執行電子系統的特定功能所需要的數據；以及處理器(未示出)，其通過對存儲在單元陣列中的數據進行處理來執行特定功能。也就是說，半導體器件610包括將數據存儲在一個單位元件(晶粒或晶片)中的單元、以及通過對所存儲的數據進行處理來執行電子系統的特定功能的單元。在這種情況下，單元陣列包括與位線及字線(埋入式柵極)相連的多個存儲器單元。存儲器單元的電晶體形成於有源區中，有源區傾斜地形成，從而使有源區形成為與字線傾斜地交叉，如圖1所示。在這種情況下，將與源極區及漏極區的雜質類型相同的雜質以基本相同的濃度注入形成有溝道的有源區的主體中。也就是說，有源區具有均勻的摻雜分布。
[0103]數據處理系統600經由引線620與電子系統的其它構成元件(例如，CPU)相連，從而數據處理系統600可以單向地或雙向地向相連的構成元件發送數據和控制信號並且從相連的構成元件接收數據和控制信號。
[0104]圖14示出根據本發明的實施例的電子系統。
[0105]參考圖14，電子系統700包括至少一個數據處理系統710以及用戶接口 720。
[0106]數據處理系統710執行電子系統700的多種功能中的特定功能，並包括安裝在基板上的至少一個半導體器件。半導體器件可以包括:單元陣列(未示出)，其存儲用於執行電子系統700的特定功能所需要的數據；以及處理器(未示出)，其通過對存儲在單元陣列中的數據進行處理來執行特定功能。在這種情況下，單元陣列包括與位線及字線(埋入式柵極)相連的多個存儲器單元。存儲器單元的電晶體形成於有源區中，有源區傾斜地形成，從而使有源區形成為與字線傾斜地交叉，如圖1所示。在這種情況下，將與源極區及漏極區的雜質類型相同的雜質以基本相同的濃度注入形成有溝道的有源區的主體中。也就是說，有源區具有均勻的摻雜分布。
[0107]用戶接口 720提供用戶與數據處理系統710之間的接口。用戶接口 720可以包括結合至電子系統700的鍵盤、觸控屏幕、揚聲器等。
[0108]電子系統700包括設置於各種電子裝置、信息裝置及通信裝置(諸如，計算機、家用電器、工廠自動化系統、升降機及行動電話等)中的各種嵌入式系統。
[0109]從以上描述中可以看出，向包含在埋入式柵極結構中的源極、漏極和主體注入相同類型的雜質，從而在埋入式柵極結構中不形成結。結果，減小了由GIDL導致的漏電流，因而可以改善半導體器件的操作特性。
[0110]另外，根據實施例的半導體器件形成為具有比常規的MOSFET更大的電流流動區，因而使操作電流增大。
[0111]儘管上述實施例示例性地公開了有源區形成為與字線傾斜地交叉的6F2結構，但本發明的範圍或精神不限於此，並且還可以應用於其它結構。也就是說，根據實施例的半導體器件可以應用於採用埋入式柵極的所有結構，其中，埋入式柵極是在將柵極埋入到有源區中時形成的。
[0112]本領域的技術人員將意識到，在不脫離本發明的精神和本質特徵的情況下，可以以與本文所給出的具體方式不同的方式來實施本發明。因此，就所有方面而言，應該認為上述實施例是示例性的，而不是限制性的。本發明的範圍應該由權利要求書及其等同內容來確定，而不是由上述描述來確定，並且本文意圖涵蓋落入所附權利要求書的含義和等同範圍內的全部修改。另外，對本領域的技術人員而言顯而易見的是，在從屬權利要求中未彼此明確地引用的權利要求可以作為本發明的示例性實施例相組合，或者在本申請提交之後的後續修改中作為新的權利要求被包括進來。
[0113]本發明的上述實施例是示例性的而非限制性的。各種替代及等同的方式都是可行的。本發明並不限於本文中所描述的沉積、蝕刻、拋光以及圖案化步驟的類型。本發明也不限於任何特定類型的半導體器件。舉例而言，本發明可應用於動態隨機存取存儲(DRAM)器件或非易失性存儲器件。對本
【發明內容】
所作的其它增加、刪減或修改是顯而易見的並且落入所附權利要求書的範圍內。
[0114]本申請要求2012年8月31日提交的韓國專利申請N0.10-2012-0096602的優先權，該韓國專利申請的全部內容以引用的方式併入本文。
【權利要求】
1.一種無結半導體器件，包括: 有源區，其設置在底基板上方並由所述底基板上的器件隔離膜限定； 絕緣層，其設置在所述有源區與所述底基板之間；以及 多個埋入式柵極，其形成在所述器件隔離膜和所述有源區中， 其中，位於所述埋入式柵極周圍的所述有源區中的源極區、漏極區和主體摻有相同類型的雜質。
2.根據權利要求1所述的無結半導體器件，其中， 所述有源區藉助所述絕緣層而與所述底基板隔離開。
3.根據權利要求1所述的無結半導體器件，其中， 所述底基板包括絕緣體上矽基板所形成的半導體基板的下矽層，並且所述有源區形成在所述絕緣體上矽基板所形成的所述半導體基板中。
4.一種無結半導體器件，包括: 有源區，其由器件隔離膜限定； 絕緣層，其形成在所述有源區下方；以及 柵極，其形成在所述絕緣層上方，並埋入到所述器件隔離膜和所述有源區中， 其中，所述有源區中的所述柵極的兩側和下方摻有相同類型的雜質。
5.一種形成無結半導體器件的方法，所述方法包括: 提供包括下矽層、絕緣膜和上矽層的基板； 通過蝕刻形成在所述下矽層上的所述上矽層和所述絕緣膜，來形成限定有源區的器件隔離溝槽； 通過用絕緣材料填充所述器件隔離溝槽，來形成器件隔離膜； 向包括主體、源極區和漏極區在內的整個所述有源區注入相同類型的雜質；以及 在所述有源區和所述器件隔離膜中形成多個埋入式柵極。
6.根據權利要求5所述的方法，其中， 注入所述雜質的步驟包括: 使用多階段離子注入工序、傾斜離子注入工序和旋轉離子注入工序中的至少一種來注入所述雜質。
7.一種無結半導體器件，包括: 單元陣列，其包括多個單元，每個所述單元均與位線及字線相連； 讀出放大器，其與所述位線相連，並構造成讀出存儲在所述單元中的數據； 行解碼器，其與所述字線相連，並構造成產生用於打開或關閉所述單元的單元電晶體的信號；以及 列解碼器，其構造成產生驅動信號，所述驅動信號用於操作經由所述位線而與所述單元相連的所述讀出放大器， 其中，包括埋入式柵極在內的所述單元電晶體的源極、漏極和主體被注入相同類型的雜質。
8.根據權利要求7所述的無結半導體器件，還包括: 背偏壓供應器，其構造成向包括所述單元陣列在內的基板的背面施加背偏壓。
9.一種包括安裝在基板上的多個半導體器件的設備，所述設備的每個所述半導體器件均包括: 單元陣列，其包括多個單元，每個所述單元均與位線及字線相連； 讀出放大器，其與所述位線相連，並構造成讀出存儲在所述單元中的數據； 行解碼器，其與所述字線相連，並構造成產生用於打開或關閉所述單元的單元電晶體的信號；以及 列解碼器，其構造成產生驅動信號，所述驅動信號用於操作經由所述位線而與所述單元相連的所述讀出放大器， 其中，包括埋入式柵極在內的所述單元電晶體的源極、漏極和主體被注入相同類型的雜質。
10.根據權利要求9所述的設備，其中， 每個所述半導體器件均還包括: 背偏壓供應器，其構造成向 包括所述單元陣列在內的基板的背面施加背偏壓。
【文檔編號】H01L29/06GK103681856SQ201310205396
【公開日】2014年3月26日 申請日期:2013年5月29日 優先權日:2012年8月31日
【發明者】閔景奎, 劉敏秀, 權一雄 申請人:愛思開海力士有限公司