用於無線數字多媒體發射的方法和系統的製作方法

2023-05-08 12:51:16 1

專利名稱：用於無線數字多媒體發射的方法和系統的製作方法
技術領域：
本發明總體上涉及無線多媒體系統。
II.背景技術可以使用通常所說的數字可視接口(Digital visualInterface，DVI)和高清晰多媒體接口(High Definition Multi-media Interface，HDMI)兩個協議之一，來把數字視頻從諸如計算機或機頂盒(Set Top Box，STB)之類的源發射到諸如視頻監視器或娛樂顯示器以及相關聯的音頻和控制功能之類的顯示器。已經被開發出來主要用於計算機的DVI以及已經被開發出來主要用於數字顯示器的HDMI打算供有線傳輸使用。
如這裡所認識到那樣，為了節省桌子的空間並且為了增加人們在室內的活動度和視線，可能希望在使用最少接線的顯示器上觀看多媒體。例如，可能希望把投影儀安裝在天花板上或把等離子顯示器或液晶高清晰(HD)電視顯示器安裝在不礙事的牆壁上，並且能夠在不需要線路的情況下接收多媒體數據用於顯示，這是因為如我們所知的，雖然電源線存在於天花板和牆壁內，不過數據傳輸線路常常並不存在於天花板或牆壁內。
然而，本發明進一步理解到，不是任何無線傳輸系統都可以。具體地說，如果使用諸如IEEE 802.11(b，g或a)之類的無線鏈路，所述無線鏈路具有不足以攜帶諸如未壓縮的高清晰(HD)視頻之類的未壓縮多媒體的帶寬，那麼必須發射壓縮的多媒體視頻(標準清晰度或高清晰度)，要求在源具有相對昂貴的壓縮模塊並且在顯示器具有解壓縮模塊。諸如IEEE 802.11(a)之類的某些鏈路具有足以攜帶壓縮的HD視頻但是不足以攜帶未壓縮的SD或HD視頻的帶寬。因為在802.11(a)的情況下所述鏈路足夠遠(延伸到其始發的房間之外)，其中可以在發射設備的即時位置之外檢測所述鏈路，所以還可以暗含802.11(a)的版權保護的情形。抱著這種想法，本發明認識到需要非常短程(優選定向)的高帶寬無線鏈路，所述鏈路尤其適於短程無線傳送未壓縮的多媒體，尤其是被稱為HD視頻的相當多類型的多媒體。
在任何情況下，如上所述對於DVI標準，並沒有預想無線發射。本發明認識到為了實現無線短程發射DVI數據，DVI接收器晶片可以接收用於表示DVI時鐘、數據和控制功能的1時鐘線和3數據物理信號流，並且將其多路分解為24位視頻的基帶視頻和7個控制線路。基帶視頻可以被饋送到處理器，所述處理器重新多路復用所述信號並且生成「同相(in-phase)」I和「正交(quadrature)」Q信號，所述信號可以被無線上變頻(調製)並且無線發送到DVI發射器晶片。DVI發射器晶片可以執行以上過程的逆以便生成時鐘和3數據物理信號流，所述物理信號流被發送來驅動顯示器。
本發明非常有判斷力地認識到，上述系統非常有用而且可以被進一步簡化。因此，這裡提供了解決方案。

發明內容
一種系統包括在第一襯底上的最小化傳輸差分信號(transitionminimized dfferential signaling，TMDS)接收器，TMDS接收器被配置為接收數字可視接口(DVI)或高清晰多媒體接口(HDMI)數據。發射器處理器在第一襯底上並且接收來自TMDS接收器的數據。發射器處理器可以被實現為現場可編程門陣列(field programmable gatearray，FPGA)或專用集成電路(application specifec integratedcircuit，ASIC)。第一襯底上的無線發射器接收來自發射器處理器的數據以供其無線發射。
所述系統還包括無線接收器，被配置為接收來自無線發射器的數據，並且接收器處理器接收來自所述無線接收器的數據。像所述發射器處理器一樣，所述接收器處理器可以由FPGA或ASIC實現。TMDS發射器被配置為接收來自接收器處理器的數據並且向顯示器輸出DVI輸入信號。因而優選的系統在處理期間不會使數據簡化為基帶視頻信號。
優選的發射器處理器可以包括鎖相環電路以用於時鐘穩定，包括去抖動電路以用於輸入數據穩定，並且所述發射器處理器優先於差分編碼數據應用前向糾錯。發射器處理器可以響應於從TMDS接收器所接收的3數據和1時鐘TMDS流來向無線發射器輸出I和Q數據。
依照另一方面，用於無線發射視頻數據的方法包括在物理信號流接收器接收所述視頻數據，把所述數據譯為物理信號流，並且把所述物理信號流譯為適於由無線發射器調製的數據。在任何時候都不把數據譯為基帶視頻就著手進行翻譯動作，繼而無線發射所述數據。所述方法包括接收數據並且翻譯根據所接收的數據而解調的數據。然後，根據所解調的數據來翻譯物理信號流數據，並且同樣在任何時候都不把數據譯為基帶視頻就著手進行這些翻譯動作。使用物理信號流發射器來把所述數據輸出到顯示設備。
依照又一方面，數字視頻發射器包括發射器處理器，被配置為接收用於表示數字視頻數據的物理信號流，並且基於此在不翻譯用於表示所述數字視頻數據的基帶信息的情況下，輸出適於由無線發射器來處理的正交信號。
依照又一方面，數字視頻接收器包括接收器處理器，被配置為接收所解調的正交信號，並且基於此在不翻譯用於表示所述數字視頻數據的基帶信息的情況下，輸出用於表示數字視頻數據的物理信號流。
可以根據附圖來更好地理解本發明的細節，包括其結構和操作，其中同樣的附圖標記指的是同樣的部分，並且其中


圖1是示出所發明系統的框圖；圖2是本發射器邏輯的流程圖；和圖3是本接收器邏輯的流程圖。
具體實施例方式
首先參照圖1，示出了總體上被指代為10的系統，所述系統包括數字可視接口(DVI)或HDMI數據的源12，其可以是機頂盒、膝上型計算機或其它多媒體計算機或伺服器。或者它可以是衛星、廣播或電纜接收器，或者它可以是DVD播放器或其它多媒體源。
所述數據被發送到發射器板16的物理信號接收器14，所述發射器板16優選在單個襯底上包含其所有組件。在優選實施例中，接收器14是最小化傳輸差分信號(TMDS)接收器。
接收器14的輸出被發送到發射器處理器18，所述發射器處理器18可以由專用集成電路(ASIC)或現場可編程門陣列(FPGA)來實現。處理器18依照下面的公開內容處理所述數據以便由無線發射器20經由發射天線22來無線發射。如下面所進一步闡明，發射器處理器18尤其可以把輸入數據譯為I和Q正交信號，諸如支持QPSK、DQPSK或無線發射器20的類似的調製需要的信號。還可以在視頻數據流內多路復用用於顯示器的附加控制信號。還可以實現錯誤校正，所述錯誤校正適於依照在本領域中已知的無線發射原理來無線發射，並且如果要求的話可以使用數據加密。
在任何情況下，經由無線鏈路向接收器天線24無線發射多媒體數據，所述接收器天線24向接收器板27的無線接收器26發送所述數據，所述接收器板27優選在單個襯底上包含其所有組件。依照本原理，鏈路帶有足夠高的頻率以致基本上不能在房間外面接收所述鏈路上的信號。還可以在鏈路上以未壓縮形式來發射多媒體信號，使得每秒發射那麼多的數據以致私傳(bootlegging)內容在實質上是行不通的，儘管不希望一些數據還是可以被壓縮的。如果要求的話還可以以壓縮形式發射所述數據。優選地是，發射器20和接收器26(以及在它們之間的鏈路)在近似六十千兆赫(60GHz)的固定(不變的、只此一值)頻率工作，並且更為優選地是在59GHz-64GHz的範圍內操作，並且鏈路具有至少兩千兆比特/秒(2.0Gbps)的數據速率，優選是固定的。當使用DQPSK時，數據速率可以是2.2Gbps，並且鏈路可以具有近似2.5Gbps的數據速率。所述鏈路可以具有兩個半千兆赫(2.5GHz)的固定帶寬。
抱著這個想法，現在可以理解無線發射器20優選包括編碼器，用於依照在本領域中已知的原理來編碼。所述數據由30.125GHz調製器在近似30GHz上調製，並且被分諧波混頻器(Subharmonic Mixer)上變頻為近似60GHz的頻率以便在鏈路30上發射。使用上述寬信道以及更簡單的調製方案，諸如不局限於DQPSK、QPSK、BPSK或8PSK，可以實現高數據率然而卻很簡單的系統。例如，當使用DQPSK時，可以實現為符號速率兩倍的數據速率。對於8PSK，可以實現3.3Gbps的數據速率。
可以進一步理解，無線接收器26包括與無線發射器20互補的電路，即下變頻器、60GHz解調器和解碼器。在任何情況下，來自無線接收器26的I和Q數據被發送到接收器處理器28以用於錯誤校正並且用於根據所述I和Q數據來恢復3數據物理信號流。接收器處理器28例如可以由ASIC或FPGA實現。接收器處理器28的輸出被發送到TMDS發射器30，所述TMDS發射器30經由電纜或其它線路向顯示設備32發送數據，所述顯示設備32可以是諸如DVD播放器或TV或其它播放器之類的媒體播放器的一部分。顯示設備32解密多媒體數據(如果加密的話)並且在顯示器上展示所述數據，所述顯示器諸如陰極射線管(cathode ray tube，CRT)、液晶顯示器(liquid crystal display，LCD)、等離子體顯示板(plasma display panel，PDP)或TFT或具有屏幕的投影儀等。
技術人員現在可以理解系統10並不在發射器晶片16中包括完整的DVI或HDMI接收器，或者在接收器晶片27中包括完整的DVI或HDMI發射器。因而，系統10並不根據從源12所接收的3數據和1時鐘TMDS流來導出或翻譯二十四線的基帶視頻和控制信號，也不在向顯示設備32輸出數據之前根據I和Q信號來翻譯基帶視頻，其中所述I和Q信號經由無線鏈路從發射器16接收。
依照本發明，可以把發射器16的組件(14和18)包含在單個晶片或獨立的襯底上。實際上，發射器16可以被集成到源12中。同樣，無線接收器27的組件(28和30)可以被實現在單個晶片上，並且如果要求的話可以被集成到顯示設備32中。
圖2和3分別圖示了發射器16和接收器27的操作。在圖2中的塊34開始，從源12接收DVI數據並且在塊36由TMDS接收器14將其譯為3數據物理信號流。所述數據被發送到發射器處理器18，在塊38所述發射器處理器18使用在本領域中已知的鎖相環(PLL)原理來穩定信號時鐘，並且還依照在本領域中已知的去抖動原理來對所述信號應用去抖動。在塊40，穩定後的3數據和1時鐘物理流被多路復用為2個流。如果要求的話，在塊40發射器處理器18還可以應用前向糾錯(例如使用Reed-Solomon原理)，使數據隨機化並且差分編碼所述數據。
塊42表明重要地是，處理器42把3數據物理信號流譯為I和Q正交調製輸入數據，所述正交調製輸入數據被輸入到無線發射器20。在塊44，無線發射器20上變頻所述數據並且依照在本領域中已知的無線發射原理來無線發射所述數據。
現在參照圖3，在塊46所述數據由無線接收器26接收並且被下變頻為I和Q數據。I和Q數據被發送到接收器處理器28，在塊48，所述接收器處理器28多路分解所述I和Q數據並且將其譯為3數據和1時鐘物理信號流(並且如果要求的話，所述接收器處理器28可以承擔常規的功能，諸如解碼等)。3數據物理信號流被發送到TMDS發射器30，所述TMDS發射器30向顯示設備32發送3數據物理信號流以便在塊50顯示。
雖然這裡所示並詳細描述的特定的「用於無線數字多媒體發射的方法和系統」完全能夠達到本發明的上述目的，然而它應當被理解為是本發明的優選實施例並且因而成為本發明能夠被廣義預期的主題的代表，本發明的範圍完全包含了對那些本領域技術人員來說顯而易見的其它實施例，並且據此本發明的範圍僅由附加權利要求來限制，其中對元件的單數引用並不意在表示「一個且只是一個」(除非顯示地這樣聲明)，而是表示「一個或多個」。本發明的一個設備或方法並不針對本發明所設法解決的每一個以及所有的問題，因為這種設備或方法被權利要求所包含。此外，不管在本公開內容中的元件、組件或方法步驟是否在權利要求中顯式地陳述，所述元件、組件或方法步驟並不意在公開給公眾。除非使用短語「用於...的裝置」來明確地陳述這裡所要求的元件，或者在方法權利要求的情況下，所述元件被陳述為「步驟」而不是「動作」，否則所述元件不應當依據35U.S.C.的部分112第六段來解釋。如果在此沒有表述定義，權利要求的術語將被給予所有普通且慣常的且不會與本說明書和文件歷史記錄相牴觸的含義。
權利要求
1.一種系統，包括在第一襯底(16)上的最小化傳輸差分信號(TMDS)接收器(14)，被配置為接收以下至少一個數字可視接口(DVI)數據和高清晰多媒體(HDMI)數據；在所述第一襯底(16)上的至少一個發射器處理器(18)，並且用於接收來自所述TMDS接收器(14)的數據，所述發射器處理器(18)由以下之一來實現現場可編程門陣列(FPGA)和專用集成電路(ASIC)；在所述第一襯底(16)上的至少一個無線發射器(20)，並且用於接收來自所述發射器處理器(18)的數據以用於其無線發射；至少一個無線接收器(26)，被配置為接收來自所述無線發射器(20)的數據；至少一個接收器處理器(28)，用於接收來自所述無線接收器(26)的數據，所述接收器處理器(28)由以下之一來實現現場可編程門陣列(FPGA)和專用集成電路(ASIC)；和最小化傳輸差分信號(TMDS)發射器(30)，被配置為接收來自所述接收器處理器(28)的數據並且向顯示器輸出以下至少一個DVI和HDMI，輸入信號。
2.如權利要求1所述的系統，其中所述系統在處理期間不會使數據簡化為基帶視頻信號。
3.如權利要求1所述的系統，其中至少所述發射器處理器(18)包括鎖相環電路以用於時鐘穩定。
4.如權利要求1所述的系統，其中至少所述發射器處理器(18)包括去抖動電路以用於輸入數據穩定。
5.如權利要求1所述的系統，其中至少所述發射器處理器(18)優先於差分編碼數據應用前向糾錯。
6.如權利要求1所述的系統，其中至少所述發射器處理器(18)向所述無線發射器(20)輸出I和Q數據。
7.如權利要求6所述的系統，其中所述發射器處理器(18)接收來自所述TMDS接收器(14)的3數據TMDS數據和1TMDS時鐘流。
8.一種數字視頻發射器，包括至少一個發射器處理器(18)，被配置為接收用於表示數字視頻數據的物理信號流，並且基於此在不翻譯用於表示所述數字視頻數據的基帶信息的情況下，輸出適於由無線發射器(20)來處理的正交信號。
全文摘要
數字可視接口(DVI)或高清晰多媒體接口(HDMI)數據被從源(12)接收並發送到發射器晶片(16)，所述發射器晶片(16)包括最小化傳輸差分信號(TMDS)接收器(14)，用來輸出用於表示DVI或HDMI數據的3數據和1時鐘的物理信號流。此流被ASIC或FPGA(18)譯為I和Q數據並且發送到無線發射器(20)，以便在並沒有在發射器晶片上把所述數據譯為基帶視頻的情況下例如向附近的顯示設備調製、上變頻和發射。顯示設備具有接收器晶片(27)，所述接收器晶片(27)實質上是發射器晶片(16)的逆。
文檔編號H04W88/02GK1939072SQ200480033813
公開日2007年3月28日 申請日期2004年10月14日 優先權日2003年11月17日
發明者R·哈達克, D·A·德施 申請人:索尼電子有限公司, 索尼株式會社