雙層多晶cmos數模混合集成電路及其製造方法
2023-05-08 08:26:11
專利名稱：雙層多晶cmos數模混合集成電路及其製造方法
技術領域：
本發明涉及一種數模混合CMOS集成電路及其製造方法。
超大規模集成電路技術的發展已經能將越來越多的系統數字電路功能集成到一塊集成電路上，並正在把系統的模擬電路功能也同時集成到一塊集成電路上。數模混合集成電路正在越來越引起人們的關注。CMOS集成電路技術作為集成電路技術發展的裡程碑已不容置疑，而且它還具有數字電路和模擬電路同時集成的潛力。但是普通的那種單層多晶CMOS集成電路製造工藝並不適合於製造數模混合CMOS集成電路。在由左高正俊編著、由日本オ-ム出版社出版的《LSIプロヤス工學》一書第215頁至219頁所述的單層多晶CMOS集成電路製造工藝，由於無法製造電容和電阻的阻值不能按需隨意設定，因此，無法製造數模混合電路，這就使得目前所採取的在數字集成電路與模擬電路之間，使用模/數轉換電路或數/模轉換電路過渡，這種電路組合形式，往往難以滿足用戶對系統可靠性和保密性的要求。
本發明的目的是提供一種易於實施的數模混合集成電路和製造方法。
本發明的技術解決方案是將電阻和電容的製造採用與互補型金屬氧化物半導體(CMOS)集成電路製造工藝兼容的方法，同時集成到集成電路上，即本發明的方法，包括先用標準CMOS工藝製備單層多晶矽，其特點是經過第一層多晶矽光刻腐蝕，形成標準CMOS工藝P溝MOS電晶體和N溝MOS電晶體的柵極和多晶矽電容的下電極，並經過多晶氧化後用低溫汽相沉積的方法再沉積第二層多晶矽，該第二層多晶矽經兩次不同劑量的離子注入後，同時形成多晶矽電阻和多晶矽電容的上電極。
本發明的方法中，多晶矽電阻的製備是在低壓化學汽相沉積的多晶矽內進行氟化硼(BF+2)離子注入，在擴散爐氮氣氣氛中進行退火後，經過光刻腐蝕後得以完成的。
而多晶矽電容的上下電極都是由低壓化學汽相沉積的多晶矽構成的。上下電極都經過磷離子注入，在擴散爐氮氣氣氛中進行退火後經過刻腐蝕後製備而得到的。
根據本發明方法製成的本發明數模混合電路包括半導體基片，該基片基本上是第一導電型，僅在部分表面有一些第二導電型的表面層，第一導電型的表面上有一些溝道為第二導電型的MOS電晶體，半導體基片表面局部有一些厚的絕緣物覆蓋，其特點是該絕緣物上有電阻和電容。
進一步，本發明的電路中，所述的電容下電極與MOS電晶體的柵極是由同一層多晶矽材料所製成和所述的電容上電極和電阻是由第二層多晶所製成，但其滲雜注入劑量根據電導率的要求不同而不同。
本發明的優點是1、使用與普通CMOS標準工藝兼容的方法製備成雙層多晶CMOS數模混合集成電路，工藝成熟，易於實施；2、降低系統的複雜性和所採用的元件數；3、提高系統的可靠性和保密性。
本發明的附圖簡單說明如下
圖1是本發明方法的工藝流程示意圖。
圖2是本發明的電路示意圖。
現根據圖1和圖2給出本發明的一個較好實施例。
請參閱圖1所示，本發明的製備工藝大致包括38步，其流程依次為P阱氧化1、P阱光刻2、P阱注入3、P阱推進4、基氧5、LPCVD氧化矽6、有源區光刻7、場注入光刻8、場注入9、場氧化10、去除氧化矽11、預柵氧12、溝道光刻13、溝道注入14、柵氧化15、多晶矽1沉積16、多晶矽1光刻17、多晶矽1氧化18、N+光刻19、N+注入20、N+推進21、P+光刻22、P+注入23、源漏再氧化24、多晶矽Ⅱ沉積25、多晶電阻注入26、多晶電阻光刻27、多晶矽Ⅱ注入28、多晶矽Ⅱ退火29、多晶矽Ⅱ光刻30、BPSG沉積31、引線孔光刻32、金屬沉積33、金屬光刻34、合金化35、沉積鈍化層36、壓頭光刻37和測試38。
本發明的特點在於多晶1光刻17中，不僅製備了數字電路部分的柵極，而且還製備了模擬電路部分電容的下電極。而在多晶矽II沉積25至30工藝中，又用兩次不同劑量的離子注入的方法製備了模似電路部分電阻和電容的上電極。這樣就在原工藝基礎上用雙層多晶矽將數字電路和模擬電路同時集成到一塊集成電路上，製成了數模混合的CMOS集成電路。
主要工藝參數矽片襯底電阻率 4-7Ω·cmP阱氧化層 4300AP阱薄層電阻 2.5KΩ/口基氧550A氮化矽 1500A場氧7000A預柵氧 450A柵氧化 350A多晶矽1厚度 4500A
多晶矽1 薄層電阻 25Ω/口多晶矽1 氧化層 600A多晶矽2 厚度 4500A多晶矽2 高阻薄層電阻 4KΩ/口多晶矽2 上電極薄層電阻 25Ω/口N+薄層電阻 40Ω/口P+薄層電阻 90Ω/口NSG/BPSG 2000A/7000AAl-Si 10000A增強型P溝MOS管VTP-0.70±0.10V BV≥14V增強型N溝MOS管VTN-0.70±0.10V BV≥14V耗盡型N溝MOS管1VTND1-0.15+0.10V耗盡型N溝MOS管2VTND2-0.30+0.10V耗盡型N溝MOS管3VTND3-0.45土0.10V多晶電容 5.76×10-4PF/μm2BF≥30V請參閱圖2所示，本發明的CMOS集成電路有一個矽或其它半導體材料構成的基片41，該基片(又稱襯底)為第一導電型，本實施例中為n型，僅在部分表面有一些第二導電型(在本實施中p型)的表面層42，這些表面層通常稱為阱42。這樣在半導體基片表面43上有些區域為第一導型(n型)，而在另一些區域則為第二導電型(P型)。第一導電型的表面上有若干溝道為第二導電型的金屬氧化物半導體(MOS)電晶體44(本實例中P溝MOS電晶體)，第二導電型表面(阱的表面)有若干溝道為第一導電型的金屬氧化物半導體(MOS)電晶體45(本實施例中為N溝MOS電晶體)。在半導體基片41的表面43上，有些區域為較厚的氧化矽46所覆蓋，這些較厚的氧化矽通常稱為場氧化層；有些區域為較薄的氧化矽47所覆蓋，這些較薄的柵氧化層通常稱為柵氧化層。在柵氧化層區域(又稱為有源區域)，製備了N溝MOS電晶體和P溝MOS電晶體。這些MOS電晶體具有源極48、漏極49和柵極50。在本實施例中，N溝電晶體的源極和漏極是製備在阱42的表面43上，P溝電晶體是直接製備在半導體基片41和表面43上。N溝晶體客和P溝電晶體的柵極都是用低壓化學汽相沉積(LPCVD)方法沉積多晶矽所構成。在較厚的氧化矽(場氧化層)上製備了雙層多晶矽電容51和多晶矽電阻42。多晶矽電容51由下電極53、層間絕緣物54和上電極55所構成。多晶矽電容51的下電極53和MOS電晶體44、45的柵極50是用同一層LPCVD方法沉積的多晶矽製成的，而且其導電類型和電阻率也相同(在本實施例中多晶為n型)，因此對集成電路生產工藝中來說是最有利的。多晶矽電容51的層間絕緣物54可以是由多晶矽經過過氧化後生成的氧化矽，也可以是氧化矽/氮化矽/氧化矽的複合結構所構成。多晶矽電容51的上電極55和多晶矽電阻52是用另一層(第二層)LPCVD方法沉積的多晶矽所製成的，但其導電類型和電阻率不同。其中多晶矽電容51的上電極55是用離子注入的方法高劑量注磷而製成n型低電阻率的多晶矽，與上述MOS電晶體的柵極50和多晶矽電容51的下電極53相同，而多晶矽電阻52則是用離子注入的方法適當劑量注入氟化硼而製成P型高阻多晶矽所構成，氟化硼的注入劑量則由集成電路設計時所要求的多晶矽電阻52的電阻值所決定。以後的絕緣介質沉積及金屬布線的工作可按本技術領域的一般專業人員所熟知的方法製造，這裡不再詳述。
這樣就在原普通CMOS工藝基礎上用雙層多晶矽將數字電路和模擬電路同時集成到一塊集成電路上，製成了數模混合的CMOS集成電路。
權利要求
1.一種雙層多晶CMOS數模混合集成電路的製造方法，包括先用標準CMOS工藝製備單層多晶矽，其特徵在於經過第一層多晶矽光刻腐蝕，形成標準CMOS工藝P溝MOS電晶體和N溝MOS電晶體的柵極和多晶矽電容的下電極，並經過多晶氧化後，用低溫汽相沉積的方法再沉積第二層多晶矽，該第二層多晶矽經兩次不同劑量的離子注入後，同時形成多晶矽電阻和多晶矽電容的上電極。
2.根據權利要求1所述的雙層多晶CMOS數模混合集成電路的製造方法，其特徵在於多晶矽電阻的製備是在低壓化學汽相沉積的多矽內進行氟化硼BF2+離子注入，在擴散爐氮氣氣氛中進行退火後，經過光刻腐蝕後完成。
3.根據權利要求l所述的雙層多晶CMOS數模混合集成電路的製造方法，其特徵在於多晶矽電容的上、下電極都是由低壓化學汽相沉積的多晶矽構成的，上、下電極都經過磷離子注入，在擴散爐氮氣氣氛中進行退火後，經過光刻腐蝕後完成。
4.一種根據權利要求1所述的雙層多晶CMOS數模混合集成電路製造方法製成的雙層多晶CMOS數模混合集成電路，包括半導體基片，該基片基本上是第一導電型，僅在部分表面有一些第二導電型的表面層，第一導電型的表面上有一些溝道為第二導電型的MOS電晶體，半導體基片表面局部有一些厚的絕緣物覆蓋，其特徵在於該絕緣物上有電阻和電容。
5.根據權利要求4所述的雙層多晶CMOS數模混合集成電路，其特徵在於，所述的電容下電極與MOS電晶體的柵極是由同一層多晶矽材料所製成。
6.根據權利要求4所述的雙層多晶CMOS數模混合集成電路的製造方法，其特徵在於，所述的電容上電極和電阻是由第二層多晶所製成，但其滲雜注入劑量根據電導率的要求不同而不同。
全文摘要
一種雙層多晶CMOS數模混合集成電路及其製造方法,系在普通CMOS工藝基礎上用雙層多晶矽將數字電路與模擬電路同時集成到一塊集成電路上,製成所需的電阻值的電阻以及電容的上電極。因此,本發明電路包括半導體基片,該基片基本上是第一導電型,僅在部分表面有一些第二導電型的表面層,第一導電型的表面上有一些溝道為第二導電型的MOS電晶體,半導體基片表面局部有一些厚的絕緣物覆蓋,其特點是該絕物上有電阻和電容。
文檔編號H01L27/06GK1190257SQ9710676
公開日1998年8月12日 申請日期1997年12月8日 優先權日1997年12月8日
發明者王劍峰, 葛蔚明, 陳學良 申請人:中國科學院上海冶金研究所