帶差參考電路的製作方法
2023-05-08 02:31:51
專利名稱：帶差參考電路的製作方法
技術領域：
本發明涉及一種帶差參考電路(Bandgap Reference Circuit)，且特別涉及一種低操作電壓的帶差參考電路。
背景技術：
眾所周知，帶差參考電路的功能是提供一個穩定、不會隨著工藝、溫度、電源電壓改變的參考電壓(Vref)，因此，在混合式電路的領域中廣泛的被設計於許多的電路中，例如，電壓調整器(Voltage Regulator)、數字轉模擬電路、以及低漂移放大器(Low Drift Amplifier)。
請參照圖1，其所示為已知由PMOS場效應電晶體、PNP雙極電晶體、與運算放大器所組成的帶差參考電路示意圖。一般來說，帶差參考電路包括鏡像電路(Mirroring Circuit)12、運算放大器(Operation Amplifier)15、以及輸入電路20。鏡像電路12中包括三個PMOS場效應電晶體(FET)M1、M2、M3，在此範例中，M1、M2、M3具有相同的長寬比(W/L)。其中，M1、M2與M3的柵極相互連接，M1、M2與M3的源極連接至供應電源(Vss)，M1、M2與M3的漏極可分別輸出Ix、Iy與Iz的電流。另外，運算放大器15的輸出端可連接至M1、M2與M3的柵極，運算放大器15的正極輸入端連接至M2的漏極，而運算放大器15的負極輸入端連接至M1的漏極。再者，輸入電路20包括二個PNP雙極電晶體(BJT)Q1、Q2；其中，Q1面積為Q2面積的m倍，Q1與Q2的基極與集極連接至接地端使得Q1與Q2形成二極體連接(Diode Connect)，Q2的射極連接至運算放大器15的負極輸入端，Q1的射極與運算放大器15的正極輸入端之間連接第一電阻(R1)。再者，PNP雙極電晶體(BJT)Q3面積與Q2面積相同，Q3的基極與集極連接至接地端，Q3的射極與M3漏極之間連接第二電阻(R2)，M3漏極可輸出參考電壓(Vref)。
由圖1所示的帶差參考電路可知。由於M1、M2、M3具有相同的長寬比，因此，M1漏極的輸出電流Ix、M2漏極的輸出電流Iy與M3漏極的輸出電流Iz相同，也就是，Ix＝Iy＝Iz---(1)。
再者，在運算放大器15具有無限大的增益下，運算放大器15的負極輸入端電壓(Vx)與正極輸入端電壓(Vy)會相等。因此，R1Iy+VEB1＝VEB2---(2)。
由於Q1與Q2形成二極體連接(Diode Connect)且Q1面積為Q2面積的m倍，所以，與進而推導出VBE1＝VTln(Iy/mIs)---(3)與VBE2＝VTln(Ix/Is)---(4)。其中，Is為Q2的飽和電流(Saturation Current)，VT為熱電壓(Thermal Voltage)。
結合(1)、(2)、(3)、(4)，最終可以獲得Iy＝(1/R1)VTlnm---(5)，以及，參考電壓Vref＝(R2/R1)VTlnm+VEB3---(6)。
請參照圖2A，其所示為帶差參考電路中提供的參考電壓示意圖。根據方程式(6)可知，參考電壓(Vref)可視為一個基射電壓產生器(base-emittervoltage generator)32用以提供PNP雙極電晶體的基極與射極之間的基射電壓(VBE)加上熱電壓(VT)產生器(thermal voltage generator)34產生熱電壓(VT)乘以與溫度無關的常數K(temperature-independent scalar)36的結果。也就是，Vref＝VBE+KVT，相較於圖1的帶差參考電路，K＝(R2/R1)lnm。
請參照圖2B，其所示為參考電壓(Vref)與溫度關係圖。由圖中可知，基射電壓產生器32的基射電壓(VBE)具有負溫度係數(negative temperaturecoefficient)的特性，相反地，熱電壓產生器34的熱電壓(VT)具有正溫度係數(positive temperature coefficient)的特性。因此，於熱電壓(VT)提供固定係數(K)的權重並與基射電壓(VBE)相加之後可以獲得零溫度係數(zero temperaturecoefficient)的任何值。也就是說，任意溫度下參考電壓(Vref)可幾乎為一個定值。
一般來說，雙極電晶體的順向偏壓(forward-voltage drop)於-40℃約為0.83V，而電源(Vss)至輸入電路20之間的鏡像電路12與運算放大器15的偏壓至少需要0.17V。也就是說，為了要使得圖1的帶差參考電路正常運作，至少需要1V(0.83V+0.17V)的電源電壓(Vss)。也就是說，已知帶差參考電路需要至少1V的操作電壓。
然而，由於半導體工藝的演變已由早期0.13μm工藝演進至90nm工藝、60nm工藝、甚至於未來的45nm、30nm工藝，因此，模擬IC晶片的操作電壓也必須隨著工藝越進步而越來越低。然而，過低的操作電壓將會衝擊到已知帶差參考電路的正常運作。
為了解決已知帶差參考電路較高操作電壓的問題，於帶差參考電路的輸入電路20中以順向偏壓更低的肖特基二極體(Schottky Diode)來取代雙極電晶體，用以降低帶差參考電路的操作電壓。或者，利用動態臨界電壓的金屬氧化物半(dynamic threshold MOS，簡稱DT MOS)場效應電晶體來取代雙極電晶體，也可以降低帶差參考電路的操作電壓。
然而，肖特基二極體或者DT MOS的工藝並不兼容於一般標準的半導體工藝，所以必須另外於標準工藝中增加特殊的工藝步驟並提供該特殊工藝所需的光罩才能夠完成肖特基二極體或者DT MOS。如此，將增加生產晶片所需的成本。
請參照圖3A，其所示為金屬氧化物半導體場效應電晶體的漏極電流根值
與柵源電壓(VGS)之間的關係圖。一般來說，當金屬氧化物半導體場效應電晶體的柵極源電壓(VGS)小於電壓(VON)時，可視為金屬氧化物半導體場效應電晶體操作在次臨界區(subthreshold region)，或稱之為弱反型區(weakinversion region)，反之，當金屬氧化物半導體場效應電晶體的柵源電壓(VGS)大於開啟電壓(VON)時，可視為金屬氧化物半導體場效應電晶體操作在強反型區(strong inversion region)。請參照圖3B，其所示為金屬氧化物半導體場效應電晶體的漏極電流對數值(log(ID))與柵源電壓(VGS)之間的關係圖。由圖3B可知，於次臨界區時，漏極電流的對數值(log(ID))與柵源電壓(VGS)之間為線性關係，也就是說，將金屬氧化物半導體場效應電晶體操作在次臨界區時，金屬氧化物半導體場效應電晶體的特性類似於二極體。
因此，為了要使得帶差參考電路中的所有組件皆兼容於一般標準的半導體工藝，已知利用一般的金屬氧化物半導體場效應電晶體來取代輸入電路20中的雙極電晶體，並將金屬氧化物半導體場效應電晶體操作在次臨界區，使得金屬氧化物半導體場效應電晶體於次臨界區的特性類似一般二極體，用以降低帶差參考電路輸出的操作電壓。
當金屬氧化物半導體(MOS)場效應電晶體在次臨限區操作時，其中，ID0為工藝相依參數(process-dependentparameter)、VT為熱電壓(thermal voltage)且、ξ為非理想參數(non-ideality factor)且ξ的數值介於1～3。
請參照圖4，其所示為已知由PMOS場效應電晶體、NMOS場效應電晶體與運算放大器所組成的帶差參考電路示意圖。帶差參考電路包括鏡像電路42、運算放大器45、以及輸入電路50。鏡像電路42中包括三個PMOS場效應電晶體M1、M2、M3，在此範例中，M1、M2、M3具有相同的長寬比(W/L)。其中，M1、M2與M3的柵極相互連接，M1、M2與M3的源極連接至供應電源(Vss)，M1、M2與M3的漏極可分別輸出Ix、Iy與Iz的電流。另外，運算放大器45的輸出端可連接至M1、M2與M3的柵極，運算放大器45的負極輸入端連接至M1的漏極，而運算放大器45的正極輸入端連接至M2的漏極。再者，輸入電路50包括二個NMOS場效應電晶體M4、M5；其中，M4的長寬比為M5長寬比的n倍，M4與M5的柵極與漏極相連接，M4與M5的源極相連至接地端，再者，M5的漏極連接至運算放大器45的負極輸入端，M4的漏極與運算放大器45的正極輸入端之間連接第一電阻(R1)。再者，NMOS場效應電晶體M6的長寬比與M5的長寬比相同，M6的柵極與漏極相互連接，M6的源極連接至接地端，M6的漏極與M3漏極之間連接第二電阻(R2)，M3漏極可輸出參考電壓(Vref)。
由圖4所示的帶差參考電路可知。由於M1、M2、M3具有相同的長寬比，因此，M1漏極的輸出電流Ix、M2漏極的輸出電流Iy與M3漏極的輸出電流Iz相同，也就是，Ix＝Iy＝Iz---(7)。
再者，在運算放大器45具有無限大的增益下，運算放大器45的負極輸入端電壓(Vx)與正極輸入端電壓(Vy)會相等。因此，R1Iy+VGS5＝VGS4---(8)。
當PMOS場效應電晶體操作在次臨界區時且M4的長寬比為M5長寬比的n倍，所以，與進而推導出與 結合(7)、(8)、(9)、(10)，最終可以獲得Iy＝(ξ·VT/R1)ln(n)---(11)，以及，參考電壓Vref＝(R2/R1)ξ·VTln(n)+VGS6---(12)。也就是說，根據方程式(12)可知，參考電壓(Vref)可視為由正溫度係數的熱電壓產生器與一個負溫度係數的柵源電壓產生器(gate-source voltage generator)的結合。因此，參考電壓(Vref)於任意溫度下幾乎可為一個定值。
再者，根據期刊IEEE J.Solid-State Circuits，vol.38，no.1，pp.151-154，2003以及期刊Integrated Circuit Design and Technology，2006.ICICDT apos；06.2006 IEEE International Conference on Volume，Issue，24-26 May 2006Page(s)1-4可知，金屬氧化物半導體場效應電晶體於次臨界區時所建立的臨界電壓模型(Modeling the threshold voltage)為其中KT＜0。
再者，柵源電壓(VGS)、臨界電壓(VTH)與溫度之間的關係為其中，VOFF可視為臨界電壓於弱反型區與強反型區之間的校正常數項(corrective constant term)。而結合方程式(13)與(14)可獲得其中，KG＜0且。由方程式(13)、(15)可知，柵源電壓(VGS)與臨界電壓(VTH)都具有負溫度係數的特性，且由方程式(14)可知柵源電壓(VGS)為臨界電壓(VTH)與溫度的函數。
雖然圖4的帶差參考電路的工藝已經可以符合半導體的標準工藝，然而由於金屬氧化物半導體場效應電晶體的特性參數會隨著半導體工藝的偏移(devigion)而改變，因此導致金屬氧化物半導體場效應電晶體的臨界電壓的差異。舉例來說，於相同的半導體工藝之下，工藝的極端狀況可將電晶體區分為「慢工藝角落(slow corner，S corner)」電晶體、「快工藝角落(fast corner，Fcorner)」電晶體、以及「典型工藝角落(typical corner，T corner)」電晶體。所謂的「慢工藝角落」電晶體即代表利用半導體工藝所完成的多個電晶體中的第一電晶體，該第一電晶體具有最弱的(weakest)、最慢的(slowest)的驅動強度表現(drive strength performance)。再者，所謂的「快工藝角落」電晶體即代表利用該半導體工藝所完成的多個電晶體中的第二電晶體，該第二電晶體具有最強的(strongest)、最快的(fastest)的驅動強度表現。所謂的「典型工藝角落」電晶體即代表利用該半導體工藝所完成的多個電晶體中具有正常驅動強度表現的電晶體。
請參照圖5A，其所繪示為標準半導體工藝之下「慢工藝角落」、「快工藝角落」、「典型工藝角落」電晶體的臨界電壓與溫度之間的關係。由圖中可知，於-20℃時，慢工藝角落電晶體的臨界電壓(VTH)約為625mV，隨著溫度的升高，於100℃時，慢工藝角落電晶體的臨界電壓(VTH)約為525mV；於-20℃時，典型工藝角落電晶體的臨界電壓(VTH)約為520mV，隨著溫度的升高，於100℃時，典型工藝角落電晶體的臨界電壓(VTH)約為425mV；於-20℃時，快工藝角落電晶體的臨界電壓(VTH)約為420mV，隨著溫度的升高，於100℃時，快工藝角落電晶體的臨界電壓(VTH)約為325mV。
由方程式(14)可知，柵源電壓(VGS)為臨界電壓(VTH)與溫度的函數。因此，利用相同的工藝製造出圖4所示的帶差參考電路會造成不同參考電壓(Vref)的結果。如圖5B，其所繪示為標準半導體工藝之下「慢工藝角落」、「快工藝角落」、「典型工藝角落」電晶體所完成的帶差參考電路的參考電壓與溫度之間的關係。如圖所示，慢工藝角落電晶體所完成的帶差參考電路所提供的參考電壓(Vref)可視為與溫度無關約為280mV；典型工藝角落電晶體所完成的帶差參考電路所提供的參考電壓(Vref)可視為與溫度無關約為240mV；快工藝角落電晶體所完成的帶差參考電路所提供的參考電壓(Vref)可視為與溫度無關約為205mV。
由於半導體工藝的偏移會導致帶差參考電路提供的參考電壓(Vref)產生約±15％的誤差，導致圖4的帶差參考電路由於無法提供準確的參考電壓(Vref)。因此，如何改進已知半導體工藝的偏移並導致帶差參考電路無法提供準確的參考電壓(Vref)的問題即為本發明的主要目的。
發明內容
本發明的目的是提出一種帶差參考電路，該帶差參考電路可以符合標準半導體工藝，並且該帶差參考電路可輸出準確的參考電壓(Vref)並且無關於半導體工藝的偏移。
因此，本發明提出一種帶差參考電路，包括輸入電路，具有兩個端點，其中第一端點連接至第一場效應電晶體且該第一場效應電晶體具有第一臨界電壓，第二端點與第二場效應電晶體之間連接第一電阻且該第二場效應電晶體具有第二臨界電壓；鏡像電路，其可控制該兩個端點上的兩個輸出電流，使該兩個輸出電流間維持固定的電流比例；以及運算放大器，連接至該兩個端點以及該鏡像電路用以控制該鏡像電路使得該兩端點上的電壓具有電壓關係；其中，該第一場效應電晶體與該第二場效應電晶體都在次臨界區操作，且該第一臨界電壓大於該第二臨界電壓，且該兩個輸出電流不會隨著溫度變化而改變。
根據本發明的帶差參考電路，其中該第一場效應電晶體與該第二場效應電晶體皆為N型場效應電晶體，且該第一場效應電晶體的柵極與漏極連接至該第一端點，該第一場效應電晶體的源極連接至接地端，該第二場效應電晶體的柵極與漏極連接至該第一電阻，該第二場效應電晶體的源極連接至該接地端。
根據本發明的帶差參考電路，其中該鏡像電路還用於產生第三輸出電流其比例於該兩個輸出電流。
根據本發明的帶差參考電路，其中該第三輸出電流流經第二電阻用以產生參考電壓。
根據本發明的帶差參考電路，其中該第一場效應電晶體與該第二場效應電晶體的氧化層厚度不同。
根據本發明的帶差參考電路，其中該鏡像電路包括兩個P型場效應電晶體，該兩個P型場效應電晶體的柵極相互連接，該兩個P型場效應電晶體的源極連接至電壓源，該兩個P型場效應電晶體的漏極則為該兩個端點。
根據本發明的帶差參考電路，其中該運算放大器的輸出端連接至該兩個P型場效應電晶體的柵極，該運算放大器的兩個輸入端連接至該兩個端點。
根據本發明的帶差參考電路，其中該兩個P型場效應電晶體的兩個長寬比的差異用於決定該固定的電流比例。
本發明還提出一種帶差參考電路，包括輸入電路，具有兩個端點，其中第一端點連接至第一場效應電晶體且該第一場效應電晶體具有第一臨界電壓，第二端點與第二場效應電晶體之間連接負載組件且該第二場效應電晶體具有第二臨界電壓；運算放大器，其用於根據該兩個端點間電壓差控制該鏡像電路；以及鏡像電路，其用於根據該運算放大器的控制而調整該兩個端點上的兩個輸出電流大小，並使該兩個輸出電流間維持固定的電流比例；其中，該第一場效應電晶體與該第二場效應電晶體都在次臨界區操作，且該第一臨界電壓大於該第二臨界電壓，且該二輸出電流不會隨著溫度變化而改變。
根據本發明的帶差參考電路，其中該負載組件是電阻。
為了使本發明特徵及技術內容得到進一步的了解，請參閱以下有關本發明的詳細說明與附圖，然而附圖僅提供參考與說明，並非用來對本發明加以限制。
圖1所示為已知由PMOS場效應電晶體、PNP雙極電晶體、與運算放大器所組成的帶差參考電路示意圖。
圖2A所示為帶差參考電路中提供的參考電壓示意圖。
圖2B所示為參考電壓(Vref)與溫度關係圖。
圖3A所示為金屬氧化物半導體場效應電晶體的漏極電流根值
與柵源電壓(VGS)之間的關係圖。
圖3B所示為金屬氧化物半導體場效應電晶體的漏極電流對數值(log(iD))與柵源電壓(VGS)之間的關係圖。
圖4所示為已知由PMOS場效應電晶體、NMOS場效應電晶體與運算放大器所組成的帶差參考電路示意圖。
圖5A所示為標準半導體工藝之下「慢工藝角落」、「快工藝角落」、「典型工藝角落」電晶體的臨界電壓與溫度之間的關係。
圖5B所示為標準半導體工藝之下「慢工藝角落」、「快工藝角落」、「典型工藝角落」電晶體所完成的帶差參考電路的參考電壓與溫度之間的關係。
圖6所示為本發明的帶差參考電路示意圖。
圖7A所示為具有不同臨界電壓的二個電晶體於工藝偏移時的臨界電壓差值。
圖7B所示為具有不同臨界電壓的二個電晶體於工藝偏移時的參考電壓示意圖。
其中，附圖標記說明如下 12鏡像電路15運算放大器 20輸入電路32基射電壓(VBE)產生器 34熱電壓(VT)產生器36與溫度無關的常數(K) 42鏡像電路45運算放大器 50輸入電路142鏡像電路 145運算放大器 150輸入電路
具體實施例方式 請參照圖6，其所示為本發明的帶差參考電路示意圖。帶差參考電路包括鏡像電路142、運算放大器145、以及輸入電路150。鏡像電路142中包括三個PMOS場效應電晶體M1、M2、M3，在此範例中，M1、M2、M3具有相同的長寬比(W/L)。其中，M1、M2與M3的柵極相互連接，M1、M2與M3的源極連接至供應電源(Vss)，M1、M2與M3的漏極可分別輸出Ix、Iy與Iz的電流。另外，運算放大器145的輸出端可連接至M1、M2與M3的柵極，運算放大器145的負極輸入端連接至M1的漏極，而運算放大器145的正極輸入端連接至M2的漏極。再者，輸入電路150包括二個NMOS場效應電晶體M4、M5；其中，M4電晶體具有較高的臨界電壓(Vth4)，M5電晶體具有較低的臨界電壓(Vth5)，也就是說，Vth4＞Vth5。M4與M5的柵極與漏極相互連接，M4與M5的源極連接至接地端，M4的漏極連接至運算放大器145的負極輸入端，M5的漏極與運算放大器145的正極輸入端之間連接第一電阻(R1)，作為負載組件。M3漏極與接地端之間連接第二電阻(R2)，M3漏極可輸出參考電壓(Vref)。
由圖6所示的帶差參考電路可知。由於M1、M2、M3具有相同的長寬比，因此，M1漏極的輸出電流Ix、M2漏極的輸出電流Iy與M3漏極的輸出電流Iz相同，也就是，Ix＝Iy＝Iz---(16)。或者，假設M1、M2、M3具有不相同的長寬比，則Ix、Iy、Iz之間可以有固定的比例關係。在運算放大器145具有無限大的增益下，運算放大器145的負極輸入端電壓(Vy)與正極輸入端電壓(Vx)會相等。因此，R1Iy+VSG5＝VSG4---(17)。也就是說，Iy＝(VSG4-VSG5)/R1＝ΔVGS/R1。
再者，根據方程式(13)可知，在次臨界區操作的電晶體M4與M5其臨界電壓差(ΔVTH(T))可表示為其中ΔKT＜0。
而根據方程式(14)可知，電晶體M4與M5的柵源電壓可表示為 將方程式(18)減去(19)，可得 其中，ΔVGS(T)＝VGS4(T)-VGS5(T)、ΔVTH(T0)＝VTH4(T0)-VTH5(T0)、ΔVGS(T0)＝VGS4(T0)-VGS5(T0)、ΔVOFF＝VOFF4-VOFF5。
由方程式(20)可知，第一項[ΔVTH(T0)+|ΔKT|]為與溫度無關的固定值，第二項
為正溫度係數項，第三項
為負溫度係數項。也就是說，經由適當的選擇電晶體的大小(如電晶體的信道長度、寬度與長寬比)、電阻值可使得正溫度係數項與負溫度係數項相加之後成為零溫度係數的任何值。也就是說，Iy＝ΔVGS/R1即為一個與溫度無關的電流，因此，參考電壓(Vref)即為 圖6的帶差參考電路更具有不隨半導體工藝偏差而改變參考電壓的優點。請參照圖7A，其所示為具有不同臨界電壓的二個電晶體於工藝偏移時的臨界電壓差值。由圖7A可知，不論半導體工藝如何產生偏移，「慢工藝角落」、「快工藝角落」、「典型工藝角落」電晶體的臨界電壓差值(ΔVTH)與溫度的關係幾乎相同。也就是說，本發明利用相同的半導體工藝製造出二個臨界電壓不同的電晶體，不論半導體工藝如何產生偏移，二電晶體的臨界電壓差值(ΔVTH)與溫度會維持固定的關係。舉例來說，為了於標準半導體工藝中製造出二個臨界電壓不同的電晶體，可以經由控制二個電晶體的柵極氧化層的厚度即可以獲得二個臨界電壓不同的電晶體。
再者，請參照圖7B，其所繪示為具有不同臨界電壓的二個電晶體於工藝偏移時的參考電壓示意圖。根據圖7B可知，與最糟的工藝角落相比，參考電壓(Vref)僅會變化約±2％。也就是說，本發明的帶差參考電路的參考電壓幾乎不會隨著工藝偏移以及溫度變化而改變。
因此，本發明的帶差參考電路的優點在於提供標準半導體工藝可以實現的帶差參考電路，且帶差參考電路可操作於低操作電壓，並且，利用具有不同臨界電壓的電晶體所產生的臨界電壓差(ΔVTH)來補償標準半導體工藝的偏移使得帶差參考電路的參考電壓幾乎不會隨著工藝偏移以及溫度變化而改變。
綜上所述，雖然本發明已以較佳實施例公開如上，然其並非用以限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，當可作各種變化與修改，因此本發明的保護範圍當視後附的權利要求所界定者為準。
權利要求
1.一種帶差參考電路，包括
輸入電路，具有兩個端點，其中第一端點連接至第一場效應電晶體且該第一場效應電晶體具有第一臨界電壓，第二端點與第二場效應電晶體之間連接第一電阻且該第二場效應電晶體具有第二臨界電壓；
鏡像電路，其可控制該兩個端點上的兩個輸出電流，使該兩個輸出電流間維持固定的電流比例；以及
運算放大器，連接至該兩個端點以及該鏡像電路用以控制該鏡像電路使得該兩端點上的電壓具有電壓關係；
其中，該第一場效應電晶體與該第二場效應電晶體都在次臨界區操作，且該第一臨界電壓大於該第二臨界電壓，且該兩個輸出電流不會隨著溫度變化而改變。
2.如權利要求1所述的帶差參考電路，其中該第一場效應電晶體與該第二場效應電晶體皆為N型場效應電晶體，且該第一場效應電晶體的柵極與漏極連接至該第一端點，該第一場效應電晶體的源極連接至接地端，該第二場效應電晶體的柵極與漏極連接至該第一電阻，該第二場效應電晶體的源極連接至該接地端。
3.如權利要求1所述的帶差參考電路，其中該鏡像電路還用於產生第三輸出電流其比例於該兩個輸出電流。
4.如權利要求3所述的帶差參考電路，其中該第三輸出電流流經第二電阻用以產生參考電壓。
5.如權利要求1所述的帶差參考電路，其中該第一場效應電晶體與該第二場效應電晶體的氧化層厚度不同。
6.如權利要求1所述的帶差參考電路，其中該鏡像電路包括兩個P型場效應電晶體，該兩個P型場效應電晶體的柵極相互連接，該兩個P型場效應電晶體的源極連接至電壓源，該兩個P型場效應電晶體的漏極則為該兩個端點。
7.如權利要求6所述的帶差參考電路，其中該運算放大器的輸出端連接至該兩個P型場效應電晶體的柵極，該運算放大器的兩個輸入端連接至該兩個端點。
8.如權利要求6所述的帶差參考電路，其中該兩個P型場效應電晶體的兩個長寬比的差異用於決定該固定的電流比例。
9.一種帶差參考電路，包括
輸入電路，具有兩個端點，其中第一端點連接至第一場效應電晶體且該第一場效應電晶體具有第一臨界電壓，第二端點與第二場效應電晶體之間連接負載組件且該第二場效應電晶體具有第二臨界電壓；
運算放大器，其用於根據該兩個端點間電壓差控制該鏡像電路；以及
鏡像電路，其用於根據該運算放大器的控制而調整該兩個端點上的兩個輸出電流大小，並使該兩個輸出電流間維持固定的電流比例；
其中，該第一場效應電晶體與該第二場效應電晶體都在次臨界區操作，且該第一臨界電壓大於該第二臨界電壓，且該二輸出電流不會隨著溫度變化而改變。
10.如權利要求9所述的帶差參考電路，其中該負載組件是電阻。
全文摘要
本發明公開一種帶差參考電路，包括輸入電路，具有兩個端點，其中第一端點連接至第一場效應電晶體且該第一場效應電晶體具有第一臨界電壓，第二端點與第二場效應電晶體之間連接第一電阻且該第二場效應電晶體具有第二臨界電壓；鏡像電路，其可控制該兩個端點上的兩個輸出電流，使該兩個輸出電流間維持固定的電流比例；以及運算放大器，連接至該兩個端點以及該鏡像電路用以控制該鏡像電路使得該兩端點上的電壓具有電壓關係；其中，該第一場效應電晶體與該第二場效應電晶體都在次臨界區操作，且該第一臨界電壓大於該第二臨界電壓，且該兩個輸出電流不會隨著溫度變化而改變。
文檔編號G05F3/08GK101105698SQ200710147158
公開日2008年1月16日 申請日期2007年8月30日 優先權日2007年8月30日
發明者彭彥華, 王為善, 張家瑋 申請人:智原科技股份有限公司