差分放大電路、顯示面板驅動器和顯示設備的製作方法

2023-05-08 02:31:46

專利名稱：差分放大電路、顯示面板驅動器和顯示設備的製作方法
技術領域：
本發明涉及設置有差分放大電路的顯示面板驅動器，和顯示設備。
背景技術：
近年來，將面板顯示設備，諸如液晶顯示設備，開發成具有更高解析度和更大屏幕尺寸，由於此，要求用於驅動顯示面板的源極驅動器具有以更高速度驅動大電容負載的能力。因此，有必要提高用在源極驅動器的輸出級中的差分放大電路的轉換速率。另一方面，在配備有內置面板顯示設備的可攜式電話和其他可攜式裝置的市場中，低電流消耗量的需求增加，以便延長電池驅動時段。由於在面板顯示設備的源極驅動器中，根據顯示面板的大小，使用幾十至幾百個差分放大電路，因此，減少每單個差分放大電路的電流消耗量很重要。用於實現高轉換速率的一種技術是增大提供給差分放大電路的輸入級中的差分對的偏置電流。如果偏置電流增大，那麼差分對的每一電晶體的互導gm增大，由此能實現高轉換速率。然而，該技術陷入差分放大電路的電流消耗量增加的問題。為在抑制電流消耗量增加的同時實現高轉換速率，在一種技術中，僅當反相輸入信號和非反相輸入信號的信號電平改變時，提供給輸入級中的差分對的偏置電流才增大。 在JP 2001-156559A(專利文獻1)中公開了這種差分放大電路。圖6是示出在JP 2001-156559A中公開的差分放大電路的結構的電路圖。圖6中所示的差分放大電路包括PMOS差分輸入部1、NMOS差分輸入部2、電流鏡電路3和4、推輓輸出級5、PMOS子電流源6和NMOS子電流源7。PMOS差分輸入部1包括PMOS電晶體Ml、M2和M3。PMOS電晶體M2和M3將它們的源極共同連接，並且構成差分電晶體對。PMOS電晶體M2的柵極連接到反相輸入h_，並且PMOS電晶體M3的柵極連接到非反相輸入h+。為PMOS電晶體Ml的柵極提供偏置電壓 Vbl,以便將偏置電流提供給PMOS電晶體M2和M3。將來自PMOS電晶體M2和M3的、PMOS 差分輸入部1的輸出信號提供給電流鏡電路4。同時，NMOS差分輸入部2包括匪OS電晶體M4、M5和M6。匪OS電晶體M4和M5將它們的源極共同連接，並且構成差分電晶體對。NMOS電晶體M4的柵極連接到反相輸入並且NMOS電晶體M5的柵極連接到非反相輸入IN+。為NMOS電晶體M6的柵極提供偏置電壓 Vb2,以便將偏置電流提供給匪OS電晶體M4和M5。將來自匪OS電晶體M4和M5的、匪OS 差分輸入部2的輸出信號提供給電流鏡電路3。電流鏡電路3包括PMOS電晶體M7、M8、M9和M10，其中，為PMOS電晶體M9和MlO 的柵極提供偏置電壓Vb3。同時，電流鏡電路4包括NMOS電晶體Mil、M12、M13和M14，其中，為NMOS電晶體Mll和M12的柵極提供偏置電壓Vb4。經電阻器元件RlOl和R102，連接電流鏡電路3和電流鏡電路4。可以用MOS電晶體等替換電阻器元件RlOl和R102。推輓輸出級5包括PMOS輸出電晶體M15和NMOS輸出電晶體M16，並連接到輸出端子Vout。PMOS輸出電晶體M15的柵極連接到PMOS電晶體MlO和電阻器元件R102的一端之間的連接節點。推輓輸出級5的NMOS輸出電晶體M16的柵極連接到NMOS電晶體M12和電阻器元件R102的另一端之間的連接點。此外，在輸出端子Vout和PMOS電晶體MlO的源極之間，連接相位補償電容器C101，以及在輸出端子Vout和NMOS電晶體M12的源極之間， 連接相位補償電容器C2。PMOS子電流源6包括PMOS子電流源電晶體M18，並且為其柵極提供PMOS輸出電晶體Ml5的柵極電壓。PMOS子電流源6與PMOS差分輸入部1的PMOS電晶體Ml並聯連接。 類似地，NMOS子電流源7包括NMOS子電流源電晶體M19，並且為其柵極提供推輓輸出級5 的NMOS輸出電晶體M16的柵極電壓。NMOS子電流源7與NMOS差分輸入部2的NMOS電晶體M6並聯連接。在圖6中，符號CL表示連接到推輓輸出級5的輸出端子Vout的外部負載，符號 Vdd表示正電源線，以及符號Vss表示負電源線。圖6中所示的差分放大電路如下所述操作。S卩，在抑制電流消耗量增加的同時，實現高輸出轉換速率。具體地，當操作狀態從穩定狀態改變成非反相輸入電壓Vin+的電平高於反相輸入電壓VirT的狀態時，PMOS子電流源電晶體M18導通，由此PMOS子電流源6工作。 因此，臨時增大PMOS差分輸入部1的偏置電流。類似地，當操作狀態從穩定狀態改變成非反相輸入電壓Vin+的電平低於反相輸入電壓Vin-的狀態時，NMOS子電流源電晶體M19導通，由此NMOS子電流源7工作。因此，臨時增大NMOS差分輸入部2的偏置電流。在任一情況下，當非反相輸入電壓Vin+和反相輸入電壓Vin-存在變化時，偏置電流臨時增大，由此實現高轉換速率。另一方面，由於偏置電流的增大是臨時的，因此，能抑制電流消耗量的增加。引用列表[專利文獻1] JP 2001-156559A

發明內容
然而，即使在圖6所示的差分放大電路的結構中，也不能解決增加電流消耗量的問題。這是因為，當PMOS差分輸入部1或NMOS差分輸入部2的電流增大時，有必要饋送大電流通過推輓輸出級5以便確保相位裕度。如上所述，當操作狀態從穩定狀態改變成非反相輸入電壓Vin+的電平高於反相輸入電壓VirT的狀態或非反相輸入電極Vin+的電平低於反相輸入電壓VirT的狀態時，PMOS子電流源6或NMOS子電流源7導通，由此增大PMOS差分輸入部1或NMOS差分輸入部2的偏置電流。如果PMOS差分輸入部1或NMOS差分輸入部2的偏置電流增大，那麼相位裕度降低，並且差分放大電路的穩定性降低。此時，為避免差分放大電路背離穩定操作，有必要預先饋送大電流通過推輓輸出級5，因此，難以在降低電流消耗量的同時驅動差分放大電路。將考慮圖6中的差分放大電路的穩定性和增大將要饋送通過推輓輸出級5的電流的必要性。圖7A和7B是示出圖6中所示的差分放大電路的頻率特性的示意圖並表示電壓增益的角頻率特性和相位延遲的角頻率特性。差分放大電路的頻率特性能用第一極點頻率
ωρ1|、第二極點頻率I ωρ2|和單位增益頻率^^來表示。例如，關於差分放大電路的電壓增益Adc和相位延遲之間的關係，在第一極點頻率I ωρ1|前後，產生90°的相位延遲，此外， 在第二極點頻率I ωρ2|前後，也產生90°的相位延遲。由於在單位增益頻率《。時的相位延遲越小，差分放大電路越穩定，因此，當設計差分放大電路時，有必要盡可以小地降低相位延遲並且儘可能大地增大相位裕度。此處，相位裕度是通過從180°減去相位延遲值而獲得的值。能由下述的等式(1)表示第二極點頻率I ωρ2|和單位增益頻率Cou I ωρ2| = gm6/C2 (1)cou = gml/Cc (2)此處，gml是圖6中的PMOS電晶體M2和M3以及匪OS電晶體M4和M5的每一個的互導gm，以及gm6是PMOS輸出電晶體M15和NMOS輸出電晶體M16的每一個的互導gm。 Cc是相位補償電容器ClOl和C102的每一個的電容值，以及等式(1)中的C2是外部負載 CL的電容值。MOS電晶體的互導gm與流過MOS電晶體的電流值的平方根成比例。其中，當操作狀態從穩定狀態改變成非反相輸入電壓Vin+的電平高於或低於反相輸入電壓Vin-的狀態時，使單位增益頻率Ou更高。具體地，當操作狀態從穩定狀態改變成非反相輸入電壓Vin+的電平高於或低於反相輸入電壓Vin-的狀態時，PMOS差分輸入部 1或NMOS差分輸入部2的偏置電流增大。因此，PMOS電晶體M2和M3以及NMOS電晶體M4 和M5的每一個的互導gm增大。即，等式(2)中的^增大，如果等式(2)中的『增大，那麼單位增益頻率變得更高。另一方面，當操作狀態從穩定狀態改變成非反相輸入電壓Vin+的電平高於或低於反相輸入電壓Vin-的狀態時，第二極點頻率I ωρ2|變得更低。首先，當操作狀態從穩定狀態改變成非反相輸入電壓Vin+的電平高於反相輸入電壓Vin-的狀態時，流過PMOS電晶體Μ2的電流增大，以致NMOS電晶體Μ13的漏極電壓升高並且進一步使NMOS電晶體Mll的漏極電壓以及NMOS電晶體Μ13和Μ14的柵極電壓升高。因此，降低NMOS輸出電晶體Μ16 的柵極電壓並且減小流過NMOS輸出電晶體Μ16的電流。另一方面，當操作狀態從穩定狀態改變成非反相輸入電壓Vin+的電平低於反相輸入電壓Vin-的狀態時，流過NMOS電晶體Μ4 的電流增大，以致降低PMOS電晶體Μ7的漏極電流並進一步降低PMOS電晶體Μ9的漏極電壓和PMOS電晶體Μ7和Μ8的柵極電壓。因此，使PMOS輸出電晶體Μ15的柵極電壓升高，並且減小流過PMOS輸出電晶體Μ15的電流。如上所述，即使操作狀態從穩定狀態改變成非反相輸入電壓Vin+的電平高於或低於反相輸入電壓Vin-的狀態，流過PMOS輸出電晶體Μ15 或匪OS輸出電晶體Μ16的電流也降低，因此，PMOS輸出電晶體Μ15或匪OS輸出電晶體Μ16 的互導gm降低。因此，如從等式⑴理解的，第二極點頻率I ωρ2|降低。如上所述，當操作狀態從穩定狀態改變成非反相輸入電壓Vin+的電平高於或低於反相輸入電壓Vin-的狀態時，單位增益頻率ω/變得更高，並且第二極點頻率I ωρ2|變得更低。因此，如從圖7Α和7Β理解的，相位裕度降低。在具有如上所述的特性的、圖6中所示的差分放大電路中，有必要預先使第二極點頻率I ωρ2|升得更高，以便防止穩定性下降， 因此，在穩定狀態中，不能降低流過推輓輸出級5的電流。本發明的主題是提供在抑制電流消耗量增加的同時實現高轉換速率的差分放大電路。在本發明的一方面中，差分放大電路包括PM0S電晶體的第一差分電晶體對，具有分別與非反相輸入和反相輸入連接的柵極；第一恆定電流源部，配置為將第一偏置電流提供給第一差分電晶體對；NMOS電晶體的第二差分電晶體對，具有分別與非反相輸入和反相輸入連接的柵極；第二恆定電流源部，配置為將第二偏置電流提供給第二差分電晶體對； 與第一差分電晶體對連接的第一電流鏡電路；與第二差分電晶體對連接的第二電流鏡電路；PMOS輸出電晶體，連接在正電源線和輸出端子之間，並且具有與第二電流鏡電路的輸出相連的柵極；NMOS輸出電晶體，連接在負電源線和輸出端子之間，並且具有與第一電流鏡電路的輸出相連的柵極；以及反饋電路，配置為對第一電流鏡電路執行反饋操作，以抑制 NMOS輸出電晶體的柵極電壓的降低，並且對第二電流鏡電路執行反饋操作，以抑制PMOS輸出電晶體的柵極電壓的上升。第一恆定電流源部配置為響應於PMOS輸出電晶體的柵極電壓的降低，增大第一偏置電流，並且第二恆定電流源部配置為響應於NMOS輸出電晶體的柵極電壓的上升，增大第二偏置電流。在本發明的另一方面中，一種顯示面板驅動器，其驅動顯示面板、並包括輸出電路，該輸出電路包含上述差分放大電路。在本發明的又一方面中，一種顯示設備包括顯示面板；以及包括輸出電路的驅動器，其配置為驅動顯示面板的數據線。輸出電路包括上述差分放大電路。根據本發明，能夠提供在抑制電流消耗量增加的同時實現高轉換速率的差分放大電路。


從結合附圖的某些實施例的下述描述，本發明的上述和其他目的、優點和特徵將更顯而易見，其中圖1是示出根據本發明的第一實施例的差分放大電路的結構的電路圖；圖2A和2B是示出根據第一實施例的差分放大電路的特性的圖；圖3是示出根據本發明的第二實施例的差分放大電路的結構的電路圖；圖4是示出根據本發明的第三實施例的差分放大電路的結構的電路圖；圖5是示出包含根據本發明的差分放大電路的液晶顯示設備的結構的框圖；圖6是示出現有的差分放大電路的結構的電路圖；以及圖7A和7B是示出現有的差分放大電路的特性的圖。
具體實施例方式[第一實施例]圖1是示出根據本發明的第一實施例的差分放大電路的結構的電路圖。圖1中所示的差分放大電路包括PMOS差分輸入部101、NM0S差分輸入部102、電流鏡電路103和104、 電阻器RlOl和R102、推輓輸出級105、PMOS子電流源106、匪OS子電流源107和反饋電路 108。PMOS差分輸入部101包括PMOS電晶體M101、M102和M103。PMOS電晶體M102和 M103將它們的源極共同連接，並且構成PMOS差分電晶體對。PMOS電晶體M102的柵極連接到非反相輸入(IrO，並且PMOS電晶體M103的柵極連接到反相輸入(In+)。PM0S電晶體MlOl 的柵極連接到偏置端子VblOl，並充當用於將偏置電流提供給PMOS電晶體M102和M103的共同連接的源極的恆定電流源。NMOS差分輸入部102包括NMOS電晶體M104、M105和M106。NMOS電晶體M104和M105將它們的源極共同連接，並且構成NMOS差分電晶體對。NMOS電晶體M104的柵極連接到非反相輸入(IrO，並且NMOS電晶體M105的柵極連接到反相輸入(In+)。NMOS電晶體 M106的柵極連接到偏置端子Vbl02，並充當用於從NMOS電晶體M104和M105的共同連接的源極獲得偏置電流的恆定電流源。電流鏡電路103包括PMOS電晶體M107、M108、M109和M110。PMOS電晶體M107和 M108的源極共同連接到正電源線Vdd，並且它們的柵極共同連接到PMOS電晶體M109的漏極。PMOS電晶體M109和MllO的源極分別連接到PMOS電晶體M107和M108的漏極，並且它們的柵極共同連接到偏置端子Vbl03。另一方面，電流鏡電路104包括NMOS電晶體M111、M112、M113和M114。NMOS電晶體M113和M114的源極共同連接到負電源線Vss，並且它們的柵極共同連接到NMOS電晶體 Mill的漏極。NMOS電晶體Mill和Ml 12的源極分別連接到NMOS電晶體Ml 13和Ml 14的漏極，並且它們的柵極共同連接到偏置端子Vbl04。電阻器RlOl和R102連接在電流鏡電路103和104之間，並充當電流鏡電路103 和104的負載。應注意到，可以使用包括MOS電晶體的負載(例如浮動電流源)，代替電阻器 RlOl 和 R102。推輓輸出級105包括PMOS輸出電晶體M115和NMOS輸出電晶體M116。PMOS輸出電晶體M115的源極連接到正電源線Vdd，其漏極連接到輸出端子Vout。NMOS輸出電晶體M116的源極連接到負電源線Vss，其漏極連接到輸出端子Vout。PMOS輸出電晶體M115 的柵極連接到電流鏡電路103的PMOS電晶體MllO的漏極(即電阻器R102的一端)，並且 NMOS輸出電晶體Ml 16的柵極連接到電流鏡電路104的NMOS電晶體Ml 12的漏極(即電阻器R102的另一端)。PMOS子電流源106包括與PMOS電晶體MlOl並聯連接的PMOS子電流源電晶體 M120。PMOS子電流源電晶體M120的柵極連接到PMOS輸出電晶體Ml 15的柵極，其漏極連接到PMOS電晶體M102和M103的共同連接的源極。NMOS子電流源107包括與匪OS電晶體M106並聯連接的NMOS子電流源電晶體 M121。NMOS子電流源電晶體M121的柵極連接到NMOS輸出電晶體Ml 16的柵極，其漏極連接到NMOS電晶體M104和M105的共同連接的源極。反饋電路108構造成對電流鏡電路103執行反饋操作，以便響應於PMOS輸出電晶體M115的柵極電壓的上升，降低電流鏡電路103的輸出端子(即PMOS電晶體MllO的漏極)的電壓。同時，反饋電路108也構造成對電流鏡電路104執行反饋操作，以便響應於 NMOS輸出電晶體M116的柵極電壓的下降，升高電流鏡電路104的輸出端子(即NMOS電晶體M112的漏極)的電壓。更具體地說，在本發明中，反饋電路108包括PMOS電晶體M150、M160、M152和NMOS 電晶體M151、M161和M162。PMOS電晶體M150和NMOS電晶體M151的柵極分別連接到PMOS 輸出電晶體Ml 15和NMOS輸出電晶體Ml 16的柵極，它們的漏極共同連接。PMOS電晶體M160 和NMOS電晶體M161的柵極分別連接到PMOS輸出電晶體Ml 15和NMOS輸出電晶體Ml 16的柵極，它們的漏極共同連接。PMOS電晶體M152的柵極連接到PMOS電晶體M150和NMOS電晶體M151的共同連接的漏極，其漏極連接到電流鏡電路103中的PMOS電晶體M109的漏極， 並且其源極連接到PMOS電晶體M109的源極。此外，NMOS電晶體162的柵極連接到PMOS電晶體M160和NMOS電晶體M161的共同連接的漏極，其漏極連接到電流鏡電路104中的NMOS 電晶體Mill的漏極，並且其源極連接到NMOS電晶體Mill的源極。相位補償電容器ClOl連接在電流鏡電路103中的PMOS電晶體MllO的源極和輸出端子Vout之間，並且相位補償電容器C102連接在電流鏡電路104中的NMOS電晶體Ml 12 的源極和輸出端子Vout之間。外部負載CL連接到推輓輸出級105的輸出端子Vout。在根據本實施例的差分放大電路中，當操作狀態從穩定狀態(即非反相輸入電壓 Vin+的電平等於反相輸入電壓Vin-的狀態)改變成非反相輸入電壓Vin+的電平高於反相輸入電壓Vin-的狀態時，PMOS子電流源電晶體M120工作，由此臨時增大PMOS差分輸入部 101的偏置電流。因此，有效地提高轉換速率。此時，PMOS電晶體M160和NMOS電晶體M161 的共同連接的漏極的電壓升高，響應於此，NMOS電晶體M162導通。當NMOS電晶體M162導通時，在NMOS電晶體Ml 11的源極和漏極之間形成短路，由此防止NMOS電晶體Ml 13和NMOS 電晶體M114的柵極電壓升高。因此，抑制NMOS輸出電晶體M116的柵極電壓的下降，並且能抑制NMOS輸出電晶體M116的電流的降低。同時，當操作狀態從穩定狀態改變成非反相輸入電壓Vin+的電平低於反相輸入電壓Vin-的狀態時，NMOS子電流源電晶體M121工作，由此臨時增大NMOS差分輸入部102 的偏置電流。因此，有效地提高轉換速率。此時，PMOS電晶體M150和匪OS電晶體M151的共同連接的漏極的電壓升高，以致PMOS電晶體M152導通。當PMOS電晶體M152導通時，在 PMOS電晶體M109的源極和漏極之間形成短路，由此防止PMOS電晶體M107和PMOS電晶體 M108的柵極電壓降低。因此，抑制NMOS輸出電晶體M116的柵極電壓的升高，並且能抑制 PMOS輸出電晶體M115的電流的降低。根據圖1中所示的差分放大電路，在任一情況下，能抑制流過PMOS輸出電晶體 Ml 15和NMOS輸出電晶體Ml 16的電流的降低。這抑制PMOS輸出電晶體Ml 15和NMOS輸出電晶體M116的每一個的互導gm的降低，防止第二極點頻率I ωρ2|降低，並且有效增大相位裕度。這消除事先增大推輓輸出級105的電流的需求並且有效地降低差分放大電路的電流消耗量。在下文中，將詳細地描述通過抑制流過PMOS輸出電晶體Ml 15和NMOS輸出電晶體 Μ116的電流的降低，能增大相位裕度的事實。圖2Α和2Β是示出在圖1中所示的差分放大電路中，電壓增益和相位延遲相對於角頻率的特性的圖。如上所述，能分別用等式(1)和( 表示第二極點頻率I ωρ2|和單位增益頻率ou。此處，gml相當於圖1中所示的PMOS電晶體M102或M103、或NMOS電晶體 M104或M105的互導gm，並且gm6相當於PMOS輸出電晶體Ml 15或NMOS輸出電晶體Ml 16 的互導gm。Cc相當於相位補償電容器ClOl或C102的電容，並且等式(1)中的C2相當於外部負載CL的電容。在本實施例中，即使當操作狀態改變成非反相輸入電壓Vin+的電平高於反相輸入電壓Vin-的狀態時，也能抑制流過NMOS輸出電晶體Ml 16的電流的降低，而且，即使當操作改變改變成非反相輸入電壓Vin+的電平低於反相輸入電壓Vin-的狀態時，也能抑制流過PMOS輸出電晶體Ml 15的電流降低。因此，能抑制PMOS輸出電晶體Ml 15和NMOS輸出電晶體M116的每一個的互導gm的降低，S卩，等式(1)中的gm6的降低。相應地，當操作狀態從穩定狀態改變成非反相輸入電壓Vin+的電平高於或低於反相輸入電壓Vin-的狀態時， 能抑制第二極點頻率I ωρ2|的下降。如從圖2Α和2Β與圖6的比較能理解的，如果能抑制第二極點頻率|ωρ2|的下降，則能抑制相位裕度的降低。抑制相位裕度的降低消除了預先增大推輓輸出級105的電流的必要性，並且有效地降低差分放大電路的電流消耗量，如上所述。其中，如果選擇PMOS輸出電晶體M115、NM0S輸出電晶體M116、PM0S電晶體M150、 NMOS電晶體M151、PM0S電晶體M160和NMOS電晶體M161的每一個的柵極寬度與柵極長度的比(即，W/L)以滿足下述等式C3)和G)，那麼在這種情況下，能使在穩定狀態中、流過 PMOS電晶體M152和匪OS電晶體M162的電流為0 ff/L(M115)/ff/L(M116) W/L(M160)/ff/L(M161) (4)其中，ff/L(M115)、ff/L(M116)、ff/L(M150)、ff/L(M151)、W/L(_)和ff/L(M161)分別是 PMOS 輸出電晶體Ml 15、NMOS輸出電晶體Ml 16、PMOS電晶體M150、NMOS電晶體M151、PMOS電晶體M160 和NMOS電晶體M161的柵極寬度與柵極長度的比。選擇W/L比滿足等式(3)和(4)有效地降低了穩定狀態中的電流消耗量。[第二實施例]圖3是示出根據本發明的第二實施例的差分放大電路的結構的電路圖。第二實施例的差分放大電路具有將PMOS電晶體M153和NMOS電晶體M163增加到圖1所示的第一實施例的差分放大電路中的反饋電路108的結構。PMOS電晶體M153的柵極連接到PMOS電晶體M150和NMOS電晶體M151的共同連接的漏極，其漏極連接到PMOS電晶體MllO的漏極， 並且其源極連接到PMOS電晶體MllO的源極。NMOS電晶體M163的柵極連接到PMOS電晶體M160和NMOS電晶體M161的共同連接的漏極，其漏極連接到NMOS電晶體M112的漏極， 並且其源極連接到NMOS電晶體M112的源極。第二實施例的差分放大電路基本上執行與第一實施例相同的操作，因此，能獲得抑制相位裕度的降低的優點。這消除了預先增大推輓輸出級105的電流的必要性，並且有效地降低差分放大電路的電流消耗量。此外，根據第二實施例，由於MOS電晶體與電流鏡電路103和104的連接是對稱的，因此，提高了電流鏡特性，由此獲得了具有小的偏移量的差分放大電路的輸出。[第三實施例]圖4是示出根據本發明的第三實施例的差分放大電路的結構的電路圖。在第三實施例的差分放大電路中，從第一和第二實施例的結構，修改了反饋電路108的結構。具體地，NMOS電晶體M151的柵極連接偏置端子Vbl51而不是NMOS輸出電晶體M116的柵極。將預定偏置電壓通過偏置端子Vbl51提供給NMOS電晶體M151的柵極。類似地，PMOS電晶體 M160的柵極連接偏置端子Vbl52而不是PMOS輸出電晶體M115的柵極。將預定偏置電壓通過偏置端子Vbl52提供給PMOS電晶體M160的柵極。在這種情況下，NMOS電晶體M151僅充當連接在PMOS電晶體M150和負電源線Vss之間的負載，並且PMOS電晶體M160也僅充當連接在NMOS電晶體M161和正電源線Vdd之間的負載。然而，第三實施例中的差分放大電路的操作基本上與第一和第二實施例相同，並且能獲得抑制相位裕度的降低的優點。這消除了預先增大流過推輓輸出級105的電流的必要性，並且有效地降低差分放大電路的電流消耗。此外，在第三實施例中，由於減少了連接到PMOS輸出電晶體Ml 15和NMOS輸出電晶體M116的柵極的MOS電晶體，所以降低了連接到相應柵極的布線的寄生電容，由此獲得了更高的響應速度。而且，在第三實施例的差分放大電路中，可採用其中反饋電路108另外設置有PMOS電晶體M153和NMOS電晶體M163的結構，與第二實施例類似。[差分放大電路的優選應用]如上所述的差分放大電路的每一個適用於在用於驅動液晶顯示設備中的IXD(液晶顯示器)面板的數據線的源極驅動器中的輸出放大器。圖5是示意性地示出液晶顯示設備111的結構的框圖，其中，將上述差分放大電路應用於源極驅動器。液晶顯示設備111包括IXD控制器112、源極驅動器113、掃描線驅動器114和IXD面板115。IXD面板115在數據線和掃描線的各個交叉位置設置有像素。IXD控制器112將顯示數據提供給源極驅動器 113，以便指定IXD面板115的每一像素的灰度。源極驅動器113響應於顯示數據而驅動 IXD面板115的數據線(信號線)。掃描線驅動器114驅動IXD面板115的掃描線。因此， IXD面板115顯示對應於顯示數據的圖像。源極驅動器113包括D/A轉換器電路116和輸出電路117。D/A轉換器電路116 輸出對應於顯示數據的灰度電壓。輸出電路117包括上述的差分放大電路100。差分放大電路100的每一個可具有圖1、3和4的結構的任何一個。差分放大電路100的輸出端子連接到輸入端子的一個(例如反相輸入端子並充當電壓跟隨器。差分放大電路100的每一個將與從D/A轉換器電路116接收的灰度電壓對應的驅動電壓輸出到相應的數據線。 由此，驅動IXD面板115中的像素的每一個。此處，儘管本說明涉及如下的液晶顯示設備， 即，其中，將差分放大電路100的每一個應用於驅動LCD面板的源極驅動器，但對本領域技術人員來說，不言而喻的是，本發明能應用於顯示面板驅動器以驅動充當電容負載的、另一不同的顯示面板的數據線。
權利要求
1.一種差分放大電路，包括PMOS電晶體的第一差分電晶體對，具有分別與非反相輸入和反相輸入連接的柵極； 第一恆定電流源部，配置為將第一偏置電流提供給所述第一差分電晶體對； NMOS電晶體的第二差分電晶體對，具有分別與所述非反相輸入和所述反相輸入連接的柵極；第二恆定電流源部，配置為將第二偏置電流提供給所述第二差分電晶體對； 與所述第一差分電晶體對連接的第一電流鏡電路； 與所述第二差分電晶體對連接的第二電流鏡電路；PMOS輸出電晶體，連接在正電源線和輸出端子之間，並且具有與所述第二電流鏡電路的輸出相連的柵極；NMOS輸出電晶體，連接在負電源線和所述輸出端子之間，並且具有與所述第一電流鏡電路的輸出相連的柵極；以及反饋電路，配置為對所述第一電流鏡電路執行反饋操作，以抑制所述NMOS輸出電晶體的柵極電壓的降低，並且對所述第二電流鏡電路執行反饋操作，以抑制所述PMOS輸出電晶體的柵極電壓的上升，其中，所述第一恆定電流源部配置為響應於所述PMOS輸出電晶體的柵極電壓的降低， 增大所述第一偏置電流，並且所述第二恆定電流源部配置為響應於所述NMOS輸出電晶體的柵極電壓的上升，增大所述第二偏置電流。
2.如權利要求1所述的差分放大電路，其中，所述第二電流鏡電路包括第一和第二 PMOS電晶體，分別具有與所述正電源線相連的源極以及彼此相連的柵極；以及第三和第四PMOS電晶體，分別具有與所述第一和第二 PMOS電晶體的漏極相連的源極以及彼此相連的柵極，其中，所述第一和第二 PMOS電晶體的柵極與所述第三PMOS電晶體的漏極相連， 其中，所述第二差分電晶體對的所述NMOS電晶體的漏極分別與所述第一和第二 PMOS 電晶體的漏極相連，其中，所述第四PMOS電晶體的漏極與所述PMOS輸出電晶體的柵極相連，以及其中，所述反饋電路包括第五PMOS電晶體，具有與所述PMOS輸出電晶體的柵極相連的柵極以及與所述正電源線相連的源極；以及第六PMOS電晶體，具有與所述第五PMOS電晶體的漏極相連的柵極，與所述第三PMOS 電晶體的源極相連的源極，以及與所述第三PMOS電晶體的漏極相連的漏極。
3.如權利要求1所述的差分放大電路，其中，所述第一電流鏡電路包括第一和第二 NMOS電晶體，分別具有與所述負電源線相連的源極以及彼此相連的柵極；以及第三和第四NMOS電晶體，分別具有與所述第一和第二 NMOS電晶體的漏極相連的源極以及彼此相連的柵極，其中，所述第一和第二 NMOS電晶體的柵極與所述第三NMOS電晶體的漏極相連， 其中，所述第一差分電晶體對的所述PMOS電晶體的漏極分別與所述第一和第二 NMOS電晶體的漏極相連，其中，所述第四NMOS電晶體的漏極與所述NMOS輸出電晶體的柵極相連，以及其中，所述反饋電路包括第五NMOS電晶體，具有與所述NMOS輸出電晶體的柵極相連的柵極以及與所述負電源線相連的源極；以及第六NMOS電晶體，具有與所述第五NMOS電晶體的漏極相連的柵極，與所述第三NMOS 電晶體的源極相連的源極，以及與所述第三NMOS電晶體的漏極相連的漏極。
4.如權利要求2所述的差分放大電路，其中，所述反饋電路進一步包括第七PMOS電晶體，具有與所述第五PMOS電晶體的漏極相連的柵極，與所述第四PMOS 電晶體的源極相連的源極，以及與所述第四PMOS電晶體的漏極相連的漏極。
5.如權利要求3所述的差分放大電路，其中，所述反饋電路進一步包括第七NMOS電晶體，具有與所述第五NMOS電晶體的漏極相連的柵極，與所述第四NMOS 電晶體的源極相連的源極，以及與所述第四NMOS電晶體的漏極相連的漏極。
6.如權利要求2所述的差分放大電路，其中，所述反饋電路進一步包括第八NMOS電晶體，具有被提供有固定電極偏置的柵極，與所述第五PMOS電晶體的漏極相連的漏極，以及與所述負電源線相連的源極。
7.如權利要求3所述的差分放大電路，其中，所述反饋電路進一步包括第八PMOS電晶體，具有被提供有固定偏置的柵極，與所述第五NMOS電晶體的漏極相連的漏極，以及與所述正電源線相連的源極。
8.如權利要求1所述的差分放大電路，其中，所述第一電流鏡電路包括第一和第二 NMOS電晶體，分別具有與所述負電源線相連的源極以及彼此相連的柵極；以及第三和第四NMOS電晶體，分別具有彼此相連的柵極，以及與所述第一和第二 NMOS電晶體的漏極相連的源極，其中，所述第一和第二 NMOS電晶體的柵極與所述第三NMOS電晶體的漏極相連， 其中，所述第一差分電晶體對的所述PMOS電晶體的漏極分別與所述第一和第二 NMOS 電晶體的漏極相連，其中，所述第四NMOS電晶體的漏極與所述NMOS輸出電晶體的柵極相連， 其中，所述第二電流鏡電路包括第一和第二 PMOS電晶體，分別具有與所述正電源線相連的源極以及彼此相連的柵極；以及第三和第四PMOS電晶體，分別具有與所述第一和第二 PMOS電晶體的漏極相連的源極， 以及彼此相連的柵極，其中，所述第一和第二 PMOS電晶體的柵極與所述第三PMOS電晶體的漏極相連， 其中，所述第二差分電晶體對的所述NMOS電晶體的漏極與所述第一和第二 PMOS電晶體的漏極相連，其中，所述第四PMOS電晶體的漏極與所述PMOS輸出電晶體的柵極相連， 其中，所述反饋電路包括第五PMOS電晶體，具有與所述PMOS輸出電晶體的柵極相連的柵極以及與所述正電源線相連的源極；第六PMOS電晶體，具有與所述第五PMOS電晶體的漏極相連的柵極，與所述第三PMOS 電晶體的源極相連的源極，以及與所述第三PMOS電晶體的漏極相連的漏極；第八PMOS電晶體，具有與所述PMOS輸出電晶體相連的柵極，以及與所述正電源線相連的源極；第五NMOS電晶體，具有與所述NMOS輸出電晶體的柵極相連的柵極以及與所述負電源線相連的源極；第六匪OS電晶體，具有與所述第五NMOS電晶體的漏極相連的柵極，與所述第三NMOS 電晶體的源極相連的源極，以及與所述第三NMOS電晶體的漏極相連的漏極；第八NMOS電晶體，具有與所述NMOS輸出電晶體的柵極相連的柵極，與所述負電源線相連的源極，以及與所述第五PMOS電晶體的漏極相連的漏極；以及其中，所述PMOS輸出電晶體中的柵極寬度與柵極長度的比W/L(M115)、所述NMOS輸出電晶體中的柵極寬度與柵極長度的比W/L(M116)、所述第五PMOS電晶體中的柵極寬度與柵極長度的比Wzlail5c^所述第八NMOS電晶體中的柵極寬度與柵極長度的比Wzlail51P所述第八 PMOS電晶體中的柵極寬度與柵極長度的比W/L(M16CI)、所述第五NMOS電晶體中的柵極寬度與柵極長度的比Wzlail61)滿足下述等式W/L(M115)/W/L(M116) WZLftll6tl)/WZLftll61)。
9.一種顯示面板驅動器，其驅動顯示面板，所述顯示面板驅動器包括輸出電路，所述輸出電路包括差分放大電路，其中，所述差分放大電路包括PMOS電晶體的第一差分電晶體對，具有分別與非反相輸入和反相輸入連接的柵極； 第一恆定電流源部，配置為將第一偏置電流提供給所述第一差分電晶體對； NMOS電晶體的第二差分電晶體對，具有分別與所述非反相輸入和所述反相輸入連接的柵極；第二恆定電流源部，配置為將第二偏置電流提供給所述第二差分電晶體對； 與所述第一差分電晶體對連接的第一電流鏡電路； 與所述第二差分電晶體對連接的第二電流鏡電路；PMOS輸出電晶體，連接在正電源線和輸出端子之間，並且具有與所述第二電流鏡電路的輸出相連的柵極；NMOS輸出電晶體，連接在負電源線和所述輸出端子之間，並且具有與所述第一電流鏡電路的輸出相連的柵極；以及反饋電路，配置為對所述第一電流鏡電路執行反饋操作，以抑制所述NMOS輸出電晶體的柵極電壓的降低，並且對所述第二電流鏡電路執行反饋操作，以抑制所述PMOS輸出電晶體的柵極電壓的上升，其中，所述第一恆定電流源部配置為響應於所述PMOS輸出電晶體的柵極電壓的降低， 增大所述第一偏置電流，並且所述第二恆定電流源部配置為響應於所述NMOS輸出電晶體的柵極電壓的上升，增大所述第二偏置電流。
10.一種顯示設備，包括顯示面板；以及驅動器，包括輸出電路，所述驅動器配置為驅動所述顯示面板的數據線， 其中，所述輸出電路包括差分放大電路，所述差分放大電路包括 PMOS電晶體的第一差分電晶體對，具有分別與非反相輸入和反相輸入連接的柵極； 第一恆定電流源部，配置為將第一偏置電流提供給所述第一差分電晶體對； NMOS電晶體的第二差分電晶體對，具有分別與所述非反相輸入和所述反相輸入連接的柵極；第二恆定電流源部，配置為將第二偏置電流提供給所述第二差分電晶體對； 與所述第一差分電晶體對連接的第一電流鏡電路； 與所述第二差分電晶體對連接的第二電流鏡電路；PMOS輸出電晶體，連接在正電源線和輸出端子之間，並且具有與所述第二電流鏡電路的輸出相連的柵極；NMOS輸出電晶體，連接在負電源線和所述輸出端子之間，並且具有與所述第一電流鏡電路的輸出相連的柵極；以及反饋電路，配置為對所述第一電流鏡電路執行反饋操作，以抑制所述NMOS輸出電晶體的柵極電壓的降低，並且對所述第二電流鏡電路執行反饋操作，以抑制所述PMOS輸出電晶體的柵極電壓的上升，其中，所述第一恆定電流源部配置為響應於所述PMOS輸出電晶體的柵極電壓的降低， 增大所述第一偏置電流，並且所述第二恆定電流源部配置為響應於所述NMOS輸出電晶體的柵極電壓的上升，增大所述第二偏置電流。
全文摘要
本發明涉及一種差分放大電路、顯示面板驅動器和顯示設備，差分放大電路包括PMOS電晶體的第一差分電晶體對；第一恆定電流源部；NMOS電晶體的第二差分電晶體對；第二恆定電流源部；第一電流鏡電路；第二電流鏡電路；PMOS輸出電晶體；NMOS輸出電晶體；以及反饋電路，配置為對第一電流鏡電路執行反饋操作，以便抑制NMOS輸出電晶體的柵極電壓的降低，並且對第二電流鏡電路執行反饋操作，以便抑制PMOS輸出電晶體的柵極電壓的上升。第一恆定電流源部配置為響應於PMOS輸出電晶體的柵極電壓的降低，增大第一偏置電流，並且第二恆定電流源部配置為響應於NMOS輸出電晶體的柵極電壓的上升，增大第二偏置電流。
文檔編號G09G3/36GK102194395SQ20111005176
公開日2011年9月21日 申請日期2011年3月2日 優先權日2010年3月2日
發明者加藤文彥 申請人:瑞薩電子株式會社