科裡奧利質量流量計全數字閉環系統的製作方法

2023-05-08 10:38:46 2

專利名稱：科裡奧利質量流量計全數字閉環系統的製作方法
技術領域：
本發明涉及一種科裡奧利質量流量計全數字閉環系統，用數字器件和數位訊號處 理的方法對CMF進行穩定及精確的閉環控制。
背景技術：
科裡奧利質量流量計(Coriolis mass flowmeter,以下簡稱CMF)可以直接高精度 地測量流體質量流量。圖5所示為典型的U型管CMF系統結構圖。CMF系統由傳感器敏感 單元和二次儀表組成，其中敏感單元包括激勵器、測量管和拾振器，二次儀表中包含閉環控 制單元和流量解算單元。閉環控制單元給激勵器提供激勵信號，使測量管產生相應的正弦 振動，當流體流過測量管時，測量管受到科裡奧利力的作用從而發生扭曲，其振動信號由兩 個拾振器拾取。流量解算單元對兩個拾振器的信號進行處理，測量其相位差的大小，由測得 的相位差乘以相應的係數得到流體的質量流量。當激勵信號頻率等于振動管的固有頻率時 其振幅最大，即處於諧振狀態。從CMF的工作原理可知，CMF正常工作時要求激勵單元能使測量管的振動維持在 諧振態狀態，並且對測量管的振動頻率進行實時跟蹤，這部分功能由CMF的閉環控制單元 實現。閉環系統控制的好壞直接影響CMF的工作狀態，進而影響其測量精度和穩定性。當 CMF遭遇兩相流時，由於此時阻尼突然增大，導致拾振信號迅速衰減，給流量解算帶來困難， 若不採取有效措施，測量管還會停振。現在最普遍的科氏質量流量計閉環控制技術仍舊是利用模擬電路組成的正反饋 電路，即將傳感器信號乘以一個驅動增益後直接當作驅動信號輸出給激勵器。但是，科氏 質量流量計的模擬閉環使用時有一系列的缺陷電路比較複雜，要用到大量的模擬元器件； 電路中的分離元器件易受溫度影響、容易老化、容易產生零漂；電路中的噪聲源多。這些年 來傳統的科氏質量流量計的應用證明了這種方法的有效性，但這種方法在相對惡劣的情況 下就不再那麼有效，比如空管中批料的開始和結束時以及兩相流時。這些時候最常見的結 果是測量管停止振動，導致測量數據無法產生。為提高科氏質量流量計的性能，解決科氏質量流量計模擬閉環的不足，使科氏質 量流量計具有更好的測量性能好更普遍的適用性，數位訊號處理技術和數字電路技術被應 用在新一代的科氏質量流量計中。國外的一些公司和研究機構在90年代初即開始致力於 科氏質量流量計數字式二次儀表，其中也包括對科氏質量流量計數字閉環的研究。牛津大 學的Manus Henry博士將現場可編程邏輯門陣列FPGA應用於數字式的科氏質量流量計二 次儀表當中，但其採用的高速處理器對流量計輸出的拾振信號進行分析，主動輸出激勵信 號序列，能使CMF在兩相流情況下仍較好的維持諧振狀態，但這種方法運算量大，對處理器 的速度要求很高。

發明內容
本發明的技術解決問題是克服現有技術的不足，提供一種科裡奧利質量流量計全數字閉環系統，對CMF進行穩定及精確的閉環控制，進一步提高了 CMF的測量精度和穩定 性。另外，本發明解決了 CMF兩相流的問題，避免測量管的停振，保持對流量的正常測量。本發明的技術解決方案科裡奧利質量流量計全數字閉環系統，包括模擬信號 預處理電路、模擬數位訊號轉換電路、數位訊號處理電路、數字模擬信號轉換電路和模擬信 號放大電路；模擬信號預處理電路，對CMF傳感器拾振器輸出的模擬信號進行預處理；模擬數位訊號轉換電路，將模擬信號預處理電路輸出的模擬量拾振信號按照設定 採樣率進行採樣，轉換為相應的數字量拾振信號；數位訊號處理電路，以現場可編程門陣列FPGA為核心，包括數字濾波器、信號檢 測器、相位控制器、幅值控制器、正弦信號發生器、數據緩存單元FIFO及時鐘模塊；數字濾 波器對模擬數位訊號轉換電路採集的數據進行濾波，消除拾振信號中的噪聲幹擾，得到濾 波後的拾振信號SFD，SFD —方面依次進入FIFO作為激勵信號的基準信號待輸出，另一方面進 入信號檢測器對拾振信號SFD進行過零點檢測，得到拾振信號的實時頻率Fre，在一個信號 周期內用比較法得到拾振信號當前周期的幅值Amp，同時記錄CMF測量管的諧振頻率CMF_ F0，設定Amin為拾振信號的幅值閾值，分兩種情況進行控制(1)若Amp >Amin，此時拾振信號的輸出信號足夠大，CMF測量管處於正常測量狀 態，SFD可用作流量解算，這種情況下，幅值控制器接收Amp信號做幅值控制，輸出幅值控制 增益G，相位控制器接收Fre信號做相位控制，輸出讀請求信號rd_req和寫請求信號wr_ req,FIF0在時鐘模塊輸出的clock時鐘，寫請求信號wr_req和讀請求信號rd_req的同時 控制下讀入SFD，輸出S，FD，S，皿與幅值控制增益G相乘即得到數字量的激勵信號Dd，該Dd 經數字模擬信號轉換電路，轉換為模擬量D，再通過模擬信號放大電路放大後控制CMF激勵 器振動；對CMF進行了穩定及精確的閉環控制，進一步提高了 CMF的測量精度和穩定性。(2)若Amp = 360° -爐，即在FIFO中滯留N 個數據，就能保證輸入信號SFD與輸出信號S』 FD之間的相差是360° n，滿足CMF測量管的 自激閉環的相位條件。所述幅值控制器採用了 一種非線性幅值控制方法，通過對激勵信號的幅值D_Amp 和控制增益G的「粗調」和「細調」對拾振信號的幅值Amp進行了有效控制，使其穩定在設 定幅值Amp_Set處，其中G = D_Amp/Amp，具體控制過程如下幅值控制器收到由信號檢測 器輸出的拾振信號的幅值Amp，若Amp < C，C是一個常數，作為判斷Amp大小的閾值，C的取 值大於最小幅值，小於設定幅值，即Amin < C < Amp_set,說明此時拾振信號幅值Amp與設 定值Amp_set還相差較大，適合對D_Amp進行「粗調」，令D_Amp = F (Amp_set)，F (Amp_set) 為關於Amp_Set的線性函數，根據Amp_Set調整初始的D_Amp的值；若Amp彡C，則對D_Amp 進行「細調」，判斷差值Amp_Set-Amp落在哪個範圍內，將這一差值分為4個範圍scalel、 scale2、scale3和scale4，在不同範圍內，D_Amp以不同的步長進行自加運算，差值Amp_ set-Amp越大，D_Amp的遞增步長越大，遞增速度越快，再根據D_Amp計算得到幅值控制增益 G並輸出；每當信號檢測器(5)更新一個周期的Amp值，以上幅值控制過程就重複一次，以 滿足對拾振信號幅值控制的實時性。所述幅值控制增益G的控制範圍為100 300，模擬信號放大電路實現信號的4. 5 倍放大。本發明與現有技術相比的優點(1)本發明的數據信號處理電路通過FPGA實現，包括FIFO、時鐘模塊、數字濾波 器、信號檢測器、相位控制器、幅值控制器和正弦信號發生器，實現了對CMF進行精確的閉 環控制，進一步提高了 CMF的測量精度。(2)本發明針對CMF應用過程中出現的「兩相流情況下測量管停振」這一棘手問題 提出了一種新的解決方案。當CMF遭遇兩相流時，由於此時阻尼突然增大，導致拾振信號迅 速衰減，給流量解算帶來困難，若不採取有效措施，測量管還會停振。本發明中數位訊號處 理電路中的正弦信號發生器可以在CMF遭遇兩相流時主動輸出幅度可控的與CMF測量管固 有頻率同頻率的正弦信號，強迫CMF測量管繼續振動，保證CMF兩相流情況時測量不間斷， 解決了 CMF兩相流的問題，保持對流量的正常測量。(3)本發明計算量小、佔用資源少，不存溫漂、時漂等問題，提高了系統的穩定性， 且數字器件中的程序可反覆修改，反覆燒寫，可根據實際情況對各個參數進行調整，提高了 系統的適應性。(4)本發明的幅值控制器採用了一種非線性幅值控制方法，用不連續的幅值控制 方法找到使拾振信號達到設定值，通過對激勵信號的幅值和控制增益的「粗調」和「細調」， 對拾振信號的幅值進行了有效控制，使其穩定在設定幅值處；然後將得到的修正參數送給 連續幅值控制模塊，然後採用連續的幅值控制方式，實現對CMF拾振信號振幅的控制，當 CMF受外界幹擾較大，或流體流態發生變化時，激勵信號可以立即做出反映，使傳感器快速 恢復穩態，這樣可以快速、準確地設定幅值，實現了對拾振信號幅值的良好控制。
6
(5)本發明在相位控制器中引入了 FIFO組件，FIFO的輸入是數字量拾振信號，輸 出是數字量激勵信號，相位控制器對信號檢測器輸出的信號頻率信息與閉環系統的固有延 時進行計算，得到當前拾振信號與激勵信號的相位差，再計算出使拾振信號與激勵信號的 相位差為360° Xn(n= 1，2，3…)需要人為產生的相位差，通過控制FIFO的讀請求信號 和寫請求信號對拾振信號和激勵信號間的相位差進行控制，即可以實現拾振信號和激勵信 號間的相位差進行準確、穩定的輸出控制。


圖1為本發明的結構示意圖；圖2為本發明設計的數字閉環控制方法結構框圖；圖3a為本發明設計的幅值控制器的非線性幅值控制方法示意圖；圖3b為本發明設計的非線性幅值控制的遞增趨勢示意圖；圖4a為本發明設計的相位控制器的控制方法示意圖；圖4b為本發明設計的相位控制器中FIFO讀寫操作流程；圖5為現有的典型U型管CMF系統結構圖。
具體實施例方式如圖1所示，本發明包括模擬信號預處理電路1、模擬數位訊號轉換電路2(圖2中 簡稱A/D模塊)、數位訊號處理電路3、數字模擬信號轉換電路9 (圖2中簡稱D/A模塊)和 模擬信號放大電路10組成。首先模擬信號預處理電路1對CMF拾振器輸出的模擬信號進 行預處理，利用高輸入阻抗運放0PA2336對CMF輸出信號進行2. 5倍放大，然後採用RC構 成低通濾波器，配合後續的A/D模塊採樣，達到抗混迭濾波目的。模擬數位訊號轉換電路2，採用了一片20位模擬數字轉換晶片，將模擬信號預處 理電路1輸出的模擬信號按照設定採樣率進行採樣；數位訊號處理電路3以一片FPGA晶片為核心構建數位訊號處理系統，負責接收模 擬數位訊號轉換電路2輸出的信號進行分析，整個信號分析過程在數字濾波器4、信號檢測 器5、相位控制器6、幅值控制器7和正弦信號發生器8中並行進行，輸出符合CMF閉環自激 條件的激勵信號；數字模擬信號轉換電路9採用24位數字模擬轉換晶片，負責將數位訊號處理電路 3輸出的激勵信號轉換成模擬量；模擬信號放大電路10負責對數字模擬信號轉換電路9輸 出的模擬量的激勵信號進行放大4. 5倍，以驅動CMF激勵器。如圖2所示，本發明的數位訊號處理電路3以FPGA為核心，包括數字濾波器4、信 號檢測器5、幅值控制器6、相位控制器7、正弦信號發生器8、FIF011和時鐘模塊12。FPGA 中的時鐘模塊12生成時鐘信號clock，頻率為Fe，為提高閉環控制的同步性，AD模塊、DA模 塊和FIFO的讀寫時鐘都用同一個clock信號。數字濾波器4對經A/D模塊後的拾振信號 SD做數字濾波，濾掉2kHz以上的高頻幹擾，0. 5Hz以下的低頻幹擾，及50Hz、100Hz等工頻 幹擾，可根據情況選擇不同類型、不同參數設置的濾波器，濾波後得到拾振信號SFD。一方面 SFD依次進入FIFO作為激勵信號的基準信號待輸出；另一方面，信號檢測器5對信號SFD進 行檢測，用過零檢測的方法得到拾振信號的實時頻率Fre，在一個信號周期內用比較法得到拾振信號當前周期的幅值Amp，同時記錄CMF測量管的諧振頻率CMF_F0。設定Amin (單位 mv)為拾振信號的幅值閾值，Amin是較小的一個幅值，分兩種情況進行控制(1)若Amp >Amin，說明拾振信號的輸出信號足夠大，CMF測量管處於正常測量 狀態，SFD可用作流量解算，這種情況下，幅值控制器7接收Amp信號做幅值控制，輸出幅值 控制增益G (具體的幅值控制方法如圖3a所示)，相位控制器6接收Fre信號做相位控制， 輸出讀請求信號rd_req和寫請求信號wr_req(具體的相位控制方法如圖4a所示)。FIFO 在clock時鐘，寫請求信號wr_req和讀請求信號rd_req的同時控制下讀入SFD，輸出S』 FD。 S』FD與幅值控制增益G相乘即得到數字量的激勵信號Dd，Dd經DA模塊轉換成為模擬量D再 通過模擬信號放大電路10放大後控制CMF激勵器振動。在rd_req與wr_req信號的作用 下S』 FD與SFD之間有相位差0，通過控制FIFO的讀請求信號rd_req和寫請求信號wr_req 對拾振信號和激勵信號間的相位差9進行控制。但由於AD模塊、DA模塊和FIFO的讀寫 時鐘都用同一個clock信號，S』 FD與SFD的波形是完全一致的，因此這種方法產生的激勵信 號對拾振信號有很好的頻率跟蹤效果。(2)若Amp <Amin，說明此時的拾振信號非常微弱，正在遭遇兩相流或多相流的情 況，這種情況下，不能再以拾振信號為基準產生激勵信號，此時，就用正弦信號發生器8產 生頻率為CMF_F0的大幅值正弦信號，正弦信號發生器用DDS方法生成正弦波，在FPGA內部 自帶的ROM中存儲一個周期的正弦信號離散幅度值，通過查表將數據讀出，從而控制正弦 信號的頻率。這其實是一個開環控制狀態，用固定頻率的正弦信號強迫CMF測量管振動，當 拾振信號再次滿足Amp ^ Amin的條件時，就回到第一種正常情況。如圖3所示，本發明的幅值控制器7採用了一種非線性幅值控制方法，通過對激勵 信號的幅值D_Amp和控制增益G的「粗調」和「細調」對拾振信號的幅值Amp進行了有效控 制，使其穩定在設定幅值Amp_Set處，其中G = D_Amp/Amp。具體控制過程如下如圖3a所 示，幅值控制器7收到由信號檢測器5輸出的拾振信號的幅值Amp，若Amp < C(C是一個常 數，作為判斷Amp大小的閾值，Amin < C < Amp_set)，說明此時拾振信號幅值Amp與設定 值Amp_set還相差較大，適合對D_Amp進行「粗調」，於是，令D_Amp = F (Amp_set)，F (Amp_ set)是關於Amp_Set的線性函數(如圖3b中左圖所示)，根據Amp_Set調整初始的D_Amp 的值；若Amp彡C，則對D Amp進行「細調」，判斷差值Amp_Set-Amp (注意其正、負號)落在哪 個範圍內，這裡象徵性地將這一差值分為4個範圍scalel、scale2、scale3和scale4 (可根 據實際情況對差值範圍作更細緻的劃分)，在不同範圍內，D_Amp以不同的步長進行自加運 算，差值Amp_Set-Amp越大，D_Amp的遞增步長越大，遞增速度越快(如圖3b中右圖所示)， 再根據D_Amp計算得到幅值控制增益G並輸出。每當信號檢測器更新一個周期的Amp值， 以上幅值控制過程就重複一次，以滿足對拾振信號幅值控制的實時性。通常幅值控制增益 G的控制範圍為100 300。如圖4所示，本發明的相位控制器6通過控制FIFO的讀請求信號rd_req和寫請 求信號wr_req對拾振信號和激勵信號間的相位差進行控制。FIFO的輸入信號是SFD，輸出 信號是S』FD，時鐘信號clock的頻率為Fe，因此FIFO中當前存儲數據的個數f ifo_USedW說 明當前的S，FD對SFD的時間差為Td = fifo_uSedw/Fc，相位差為0 D = 360° TD -Fre.實 際上，控制rd_req和wr_req的目的就是對fifi_usedW進行控制，從而使S』 FD與SFD之間 的相位差eD得到控制。具體的相位控制方法如下相位控制器接收信號檢測器輸出的拾振信號頻率信息Fre，在整個CMF數字閉環系統中，模擬信號預處理過程會引入固定的相差 (f\，也會引入一定的延時，另外、AD轉換、DA轉換、數字濾波、信號檢測和幅值控制一系列過 程中都會引入延時，這些延時無法精確計算，但卻是固定的，將這些延時的總和設為T，對不 同的Fre，延時T引入的相位差釣也不同，釣=360° T，於是，系統對拾振信號造成 的相位差爐=仍+(P2，由此可得出這樣的結論相差爐與信號頻率Fre是線性關係的，如圖 4a中所示的頻率-相位關係曲線，這條曲線可通過實驗的方法得到。為滿足CMF測量管的 自激閉環條件，拾振信號與激勵信號的相差應為360° n，於是，可以計算出需要人為增加 的相差沒=360° - (p。根據前面介紹的方法，每個clock信號周期對頻率Fre引入的相差 為I = 360° .Fre/Fc，對相差e來說需要引入N個clock周期的延時，N = 9，也就 是說，FIFO中滯留N個數據就能保證S』之間的相差是360° n。對re_req信號與
wr_req信號的控制過程如圖4b所示，在控制開始時，將re_req與wr_req信號置0處於打 開狀態，若N與fifo_uSedw相等，表示達到了相位控制的要求，將re_req與wr_req信號置 1使處於關閉狀態；若N大於f ifo_usedw，關閉wr_req寫信號；若N小於f ifo_usedw，關閉 re_req讀信號，繼續向FIFO中寫信號，直到N與fifo_uSedw相等。
本發明未詳細闡述部分屬於本領域公知技術。
權利要求
科裡奧利質量流量計全數字閉環系統，其特徵在於包括模擬信號預處理電路(1)、模擬數位訊號轉換電路(2)、數位訊號處理電路(3)、數字模擬信號轉換電路(9)和模擬信號放大電路(10)；模擬信號預處理電路(1)，對CMF傳感器拾振器輸出的模擬信號進行預處理；模擬數位訊號轉換電路(2)，將模擬信號預處理電路(1)輸出的模擬量拾振信號按照設定採樣率進行採樣，轉換為相應的數字量拾振信號；數位訊號處理電路(3)，以現場可編程門陣列FPGA為核心，包括數字濾波器(4)、信號檢測器(5)、相位控制器(6)、幅值控制器(7)、正弦信號發生器(8)、數據緩存單元FIFO(11)及時鐘模塊(12)；數字濾波器(4)對模擬數位訊號轉換電路(2)採集的數據進行濾波，消除拾振信號中的噪聲幹擾，得到濾波後的拾振信號SFD，SFD一方面依次進入FIFO作為激勵信號的基準信號待輸出，另一方面進入信號檢測器(5)對拾振信號SFD進行過零點檢測，得到拾振信號的實時頻率Fre，在一個信號周期內採用比較法得到拾振信號當前周期的幅值Amp，同時記錄CMF測量管的諧振頻率CMF_FO，設定Amin為拾振信號的幅值閾值，分兩種情況進行控制(1)若Amp＞Amin，此時拾振信號的輸出信號足夠大，CMF測量管處於正常測量狀態，SFD可用作流量解算，這種情況下，幅值控制器(7)接收Amp信號做幅值控制，輸出幅值控制增益G，相位控制器6通過控制FIFO的讀請求信號rd_req和寫請求信號wr_req對拾振信號和激勵信號間的相位差進行控制，相位控制器(6)接收實時頻率Fre信號做相位控制，輸出讀請求信號rd_req和寫請求信號wr_req，FIFO在時鐘模塊輸出的clock時鐘，寫請求信號wr_req和讀請求信號rd_req的同時控制下讀入SFD，輸出S』FD，S』FD與幅值控制增益G相乘即得到數字量的激勵信號DD，該DD經數字模擬信號轉換電路(9)，轉換為模擬量D，再通過模擬信號放大電路(10)放大後控制CMF激勵器振動；(2)若Amp＜Amin，此時的拾振信號非常微弱，正在遭遇兩相流或多相流的情況，這種情況下，不能再以拾振信號為基準產生激勵信號，此時，就用正弦信號發生器(8)產生頻率為CMF_FO的大幅值正弦信號，用固定頻率的正弦信號用作數字量的激勵信號DD，經數字模擬信號轉換電路(9)，轉換為模擬量D，再通過模擬信號放大電路(10)放大後控制CMF激勵器，強迫CMF測量管振動，當拾振信號再次滿足Amp≥Amin的條件時，就回到正常的第一種控制情況。
2.根據權利要求1所述的科裡奧利質量流量計全數字閉環系統，其特徵在於相位控 制器(6)通過控制FIFO的讀請求信號rd_req和寫請求信號wr_req來改變時間差，使其滿 足科裡奧利質量流量計測量管的自激閉環條件，對拾振信號和激勵信號間的相位差進行控 制。
3.根據權利要求1所述的科裡奧利質量流量計全數字閉環系統，其特徵在於所述幅 值控制器(7)採用了一種非線性幅值控制方法，通過對激勵信號的幅和控制增益 G的「粗調」和「細調」對拾振信號的幅值Amp進行了有效控制，使其穩定在設定幅值Amp_ set處，其中G = D_Amp/Amp，具體控制過程如下幅值控制器(7)收到由信號檢測器(5)輸 出的拾振信號的幅值Amp，若Amp < C，C是一個常數，作為判斷Amp大小的閾值，C的取值大 於最小幅值，小於設定幅值，即Amin < C < Amp_set,說明此時拾振信號幅值Amp與設定值 Amp_set還相差較大，適合對D_Amp進行「粗調」，令D_Amp = F (Amp_set)，F (Amp_set)為關於Amp_Set的線性函數，根據Amp_Set調整初始的D_Amp的值；若Amp彡C，則對D_Amp進行 「細調」，判斷差值Amp_Set-Amp落在哪個範圍內，將這一差值分為4個範圍SCalel、SCale2、 scale3和scale4，在不同範圍內，D_Amp以不同的步長進行自加運算，差值Amp_set-Amp越 大，D_Amp的遞增步長越大，遞增速度越快，再根據D_Amp計算得到幅值控制增益G並輸出； 每當信號檢測器(5)更新一個周期的Amp值，以上幅值控制過程就重複一次，以滿足對拾振 信號幅值控制的實時性。
4.根據權利要求1所述的科裡奧利質量流量計全數字閉環系統，其特徵在於所述幅 值控制增益G的控制範圍為100 300，模擬信號放大電路實現信號的4. 5倍放大。
全文摘要
科裡奧利質量流量計全數字閉環系統，硬體電路上採用數字器件實現了科裡奧利質量流量計的穩定閉環控制，主要基於現場可編程邏輯門陣列FPGA實現數位訊號處理電路，在FPGA內利用數位訊號處理方法實現了CMF數字閉環控制算法，對頻率進行實時跟蹤；採用非線性幅值控制方法，並在相位控制中引入了FIFO組件，對幅值、相位實現穩定和準確的控制；本發明更好的跟蹤CMF測量管振動的變化，得到更為準確的反映流體信息的拾振信號，並將拾振信號以穩定的幅值輸出，有利於二次儀表的解算，進而提高CMF的測量精度和穩定性，其使用資源和運算量較小。本發明還解決了兩相流的問題，當CMF遭遇兩相流時，主動輸出幅度可控的與CMF測量管固有頻率同頻率的正弦信號，強迫CMF測量管繼續振動，保證CMF遭遇兩相流情況時不停振、測量不間斷，使得CMF在兩相流時仍能進行流量測量。
文檔編號G05B19/04GK101881947SQ201010183230
公開日2010年11月10日 申請日期2010年5月26日 優先權日2010年5月26日
發明者樊尚春, 王帥, 田婧, 鄭德智 申請人:北京航空航天大學