高密度集成電路構裝結構的製作方法

2023-05-07 13:13:01 2

專利名稱：：高密度集成電路構裝結構的製作方法
技術領域：
：本實用新型涉及一種構裝集成電路的結構，特別是有關於一種高密度集成電路覆晶晶片構裝結構，以增加構裝集成電路內的電路積集度與簡化製程、降低製造成本、增加產品良率及提高集成電路構裝的可靠度。集成電路由一矽晶圓經過複雜的蝕刻、摻雜、沉積及切割等技術，在集成電路設備中製造出來。一矽晶圓至少包含一集成電路晶片，每一晶片代表一單獨的集成電路。最後，此晶片可由包圍在晶片四周的塑料灌膠混合物(MoldingCompound)構裝起來，且有多樣化的針腳露出和互相連接的設計。例如提供一相當平坦構裝的M型雙列直插式構裝體(MDual-In-Line-Package；M-Dip)，其有兩列平行的引腳從底部穿通孔中延伸出來，接觸並固定於在下面的集成電路板上。容許較高密度集成電路的印刷電路板為單列式構裝體(Single-In-Line-Package；SIP)和小外型接腳構裝(SmallOutlineJ-leaded；SOJ)，其為採用模型的構裝。依照構裝中組合的集成電路晶片數目，構裝集成電路的種類大致可分為單晶片構裝(SingleChipPackage；SCP)與多晶片構裝(MultichipPackage；MCP)兩大類，多晶片構裝也包括多晶片模塊構裝(MultichipModule；MCM)。若依照組件與電路板的接合方式，構裝集成電路可區分為引腳插入型(Pin-Through-Hole；PTH)與表面黏著型(SurfaceMountTechnology；SMT)兩大類。引腳插入型組件的引腳為細針狀或是薄板狀金屬，以供插入腳座(Socket)或電路板的導孔(Via)中進行焊接固定。而表面黏著型的組件則先黏貼於電路板上後再以焊接的方式固定。目前所採用的較先進的構裝技術為晶片直接黏結(DirectChipAttach；DCA)構裝，以降低構裝集成電路的體積的大小，並增加構裝集成電路內部的電路的積集度。晶片直接黏結的技術為直接將集成電路的晶片(IntegratedCircuitChip)固定至基板(Substrate)上，再進行電路的連結。目前所採用最普遍的構裝方式為打線接合(wire-bonding)的方式，即為先將晶片固定在引腳架(lead-frame)上，接下來利用導線連接引腳架及晶片並利用灌膠模混合物覆蓋晶片及部分的引腳架以形成一構裝集成電路。構裝集成電路可利用露出的引腳架固定於基板上以連接基板上的電路與構裝集成電路內的電路。由於利用打線接合的構裝技術無法縮小構裝集成電路的體積，因此目前已發展出一覆晶接合(Flip-Chip)的構裝技術以符合構裝集成電路的體積越來越小的需求。覆晶接合的構裝技術的特點為首先將晶片由晶片主動面上所安裝的焊接凸塊直接固定於基板上。接下來利用覆晶填充的方式將黏膠填入晶片與基板之間的間隙以將晶片固定於基板上並保護晶片與基板之間的連結界面。由於不需使用引腳架，因此利用覆晶接合技術的構裝集成電路的體積可充分地縮小以符合產品的需求。但是在傳統覆晶接合的技術中，基板上通常必須採用防焊膜(soldermask)以保護基板上的電路跡線(trace)，避免焊接凸塊在後續回焊的製程中接觸到電路跡線而發生短路的缺陷。由於在基板上使用防焊膜，因此晶片由焊接凸塊連結至基板的過程中將會發生定位不準確的缺陷，並且將導致構裝集成電路的體積無法順利縮小。傳統的覆晶封裝均以防焊膜(soldermask)保護封裝基板表面的電路跡線(trace)，可分為防焊膜定義(soldermaskdefine；SMD)及非防焊膜定義(non-soldermaskdefine；NSMD)兩種方式。參照圖1所示，此為傳統使用防焊膜定義及覆晶填充(Underfill)的方式將晶片固定於基板上的示意圖。包括一基板10及一晶片40，其中此基板10上包含已布局好的多數個電路跡線25、多數個凸塊墊(BumpPad)20、與防焊膜30。而此晶片上則包含多數個焊接凸塊(SolderBump)15。晶片40由多數個焊接凸塊15分別連接於基板10上的多數個凸塊墊20上，。基板10上更包含多數個焊球17或是多數個針腳(Pin)(並未顯示於圖中)，以使基板10能夠與其它組件相互電性連接。當晶片由多數個第一焊接凸塊15連接至基板上後，在基板上進行一覆晶填充的構裝製程，以在晶片40與基板10的間形成一層覆晶接合物(underfill)50以避免焊接凸塊15與凸塊墊20的接觸處被外在環境所汙染，並由此固定晶片的接合。在傳統的構裝集成電路結構中，使用防焊膜30的目的為避免基板10上的電路跡線25受到外來環境的侵害，並防止後續製程中，因焊接凸塊15的溢流而造成電路之間短路的缺陷。因此在傳統包含防焊膜的構裝集成電路結構中，防焊膜30必須覆蓋在分布於基板上的電路跡線25上，以保護分布在基板10上的電路跡線25。為了提供較佳的保護功能，防焊膜定義(SMD)方式的封裝結構中，防焊膜30以其多個開口定義出凸塊墊20的位置，其開口須小於凸塊墊20，以確保開口對準於該些凸塊墊20，以避免凸塊15在後續的製程中因溢流而造成電性缺陷。由於防焊膜必須覆蓋在部分的任一焊接墊20上，因此在傳統使用防焊膜定義的構裝集成電路結構中，凸塊墊20本身的周邊需要預留額外的空間以便有足夠的誤差容許寬度來承載焊接凸塊，也因此在基板上的凸塊墊20之間所能容許電路跡線通過的數目將被限制。另外，非防焊膜定義(NSMD)方式的封裝結構中(並未顯示於圖中)，防焊膜的開口大於凸塊墊，凸塊在後續回焊(Reflow)製程後將填滿整個開口，防焊膜僅包覆電路跡線，為避免後續凸塊可能因溢流而造成電性缺陷，凸塊墊周邊的基板上需要預留額外的空間，以便有足夠的誤差容許寬度來承載焊接凸塊防焊膜，因此在傳統使用非防焊膜定義的構裝集成電路結構中，在基板上的凸塊墊之間所能容許電路跡線通過的數目也將被限制。上述的現象將造成使用防焊膜的構裝集成電路結構的體積因電路布局密度的限制而無法縮小，而使此技術無法適用於集成電路的體積越來越小的需求。另外，使用防焊膜的構裝集成電路，其製程需經過繁複又昂貴的光罩、曝光、顯影、蝕刻等製程，又由於防焊膜可能發生定位不準(mis-alignment)的問題而影響構裝集成電路的品質。而且，當使用的覆晶填充物(Underfill)封裝時，覆蓋於電路上的防焊膜因結合力較弱將容易剝落而導致基板上的電路容易發生較差的構裝可靠性及缺陷。本實用新型的第二個目的是提供一種高密度集成電路覆晶構裝結構，以製作一不使用傳統防焊膜的高電路布局能力的集成電路構裝基板，可省去傳統防焊膜的微影製程，以提升基板製程良率並降低製程、材料及設備投資的成本。本實用新型的第三個目的是提供一種高密度集成電路覆晶構裝結構，以製作一不使用傳統防焊膜的高電路布局能力的集成電路構裝基板，並利用灌膠模覆晶填充物(MoldingUnderfill)覆蓋整個基板及晶片，用以直接保護基板最外層的電路跡線，以增加構裝集成電路的可靠度。根據以上所述的目的，本實用新型提供了一種高密度集成電路覆晶構裝結構，首先在已完成前段製程基板表面上同時形成電路跡線結構及多個凸塊墊，其中電路跡線結構及凸塊墊的高度及材質相同，其中該材質為一具有焊接沾附性(SolderWettability)的金屬材料；接著將欲封裝的覆晶晶片上的焊接凸塊沾附一助焊劑，該助焊劑具有適當的潤溼度、流變性及黏度；之後進行覆晶晶片與基板的連結，將晶片的焊接凸塊與基板的凸塊墊相對應接觸，並進行回焊程序以固定接觸位置及確定電性連結；最後以灌膠模覆晶填充物(MoldingUnderfill)覆蓋整個基板及晶片並直接保護電路跡線。由於助焊劑應用於焊接凸塊處，故回焊時焊接沾附(solderwetting)的特性僅限於凸塊墊區域，而電路跡線部分會因氧化作用而限制焊接沾附的擴散，可避免電路跡線被過度焊接沾附(over-wetting)而發生缺陷。圖6為覆晶晶片沾附助焊劑的示意圖；圖7為晶片連接至基板上的示意圖；圖8至圖10為以灌膠模覆晶填充物構裝覆晶集成電路的三種實施態樣示意圖。圖中符號說明10基板15焊接凸塊20凸塊墊25電路跡線30防焊膜40晶片50覆晶填充物100基板110第一金屬層120光阻層130第二金屬層140第三金屬層150電路跡線160凸塊墊200助焊劑300晶片302晶片的第一表面304晶片的第二表面320焊接凸塊400灌膠模覆晶填充物510焊球本實用新型提供了一所述高密度集成電路覆晶構裝結構。本實用新型實施例請參照圖2至圖10所示，首先提供一已完成內部電路製作的集成電路封裝基板100，接著要在該基板100上形成一圖案化金屬層，本實施例提供以下製程步驟可製作較細微化的電路以增加基板上電路布局的密度。如圖2所示，先在基板100上形成一第一金屬層110，此第一金屬層110通常用來作為基板100上的外層電路的一部份，且可依產品的需求採用不同的材質。通常此第一金屬層110所採用的材質為銅或是銅合金。為了配合後續製程的需求，此第一金屬層110的厚度相當薄，大約為3-5毫微米(μm)。接著在此第一金屬層110上由一光阻層120定義所欲在基板100表面上形成的電路跡線(Trace)的位置與凸塊墊的位置，未被此光阻層120所覆蓋的區域即為電路跡線的位置與凸塊墊的位置。參照圖3所示，在未被光阻層120覆蓋的第一金屬層110上形成一第二金屬層130用以增加電路跡線及凸塊墊的厚度，該第二金屬層130可和第一金屬層110相同，採用銅或是銅合金作為其材質，並可由電鍍方式來完成，。其厚度可隨產品及製程需求的不同而改變。然而，此步驟的目的為調整金屬層厚度，亦可省略。參照圖4所示，於上述第二金屬層130上形成一第三金屬層140，其材質為一具有焊接沾附性(SolderWettability)的金屬材質，諸如鎳/金、錫/鉛、鉛、鈀、銀或是錫等，可由電鍍方式形成，其厚度可隨產品及製程需求的不同而改變。參照圖5所示，移除光阻層120，並以圖案化的第二及第三金屬層130，140為罩幕，進行第一金屬層110的蝕刻，而完成基板100表面外層圖案化金屬層的製作，其中該圖案化金屬層的一部份作為基板100外層的電路跡線150，而另一部份作為後續與集成電路覆晶晶片電性接合用的凸塊墊160。因此，本實用新型中該電路跡線150與凸塊墊160同時形成，且具有相同的高度及材質，這是本實用新型的重要特徵之一。至此，基板的電路布局及製作已完成，不需任何如傳統技術中所需的防焊膜(soldermask)製作。當在基板的表面上形成多數個電路跡線150與多數個凸塊墊160後，隨即可在基板的表面上覆蓋一層離形膜(ReleaseFilm)(未於圖中標出)，以防止基板在運送至後續製程的過程中遭受外部環境所汙染或表面刮傷。當基板被運送至下一道製程時，離形膜可輕易地被剝離基板的表面。在經過一道簡易的清洗或去殘留膠渣步驟後，基板隨即可進行下一階段的構裝製程步驟。在覆晶晶片部分，參照圖6，提供一覆晶晶片300，晶片300包含一第一表面302及一第二表面304，其第一表面302為主動面，其上已配置多數個焊接凸塊320，本實用新型提出在晶片與基板接合之前，須經過一如下的程序，可先進行基板100及晶片300的相互接觸表面的清洗程序，以清潔第一焊接凸塊320與凸塊墊160的表面，包括清除焊接凸塊320與凸塊墊160的表面自然生成的氧化物。經過此一清潔程序之後，焊接凸塊320與凸塊墊160即可在後續製程中可更輕易地黏結在一起。並且，本實用新型的重點之一是在焊接凸塊320黏結至凸塊墊130的程序前，焊接凸塊320可先沾附一助焊劑(Flux)200，如圖6所示。助焊劑200為一具有去氧化力及具較低潤溼度(Wettability)的溶液。當焊接凸塊320沾附此助焊劑200後，焊接凸塊320表面的氧化物將會被去除。而在焊接凸塊320黏結到凸塊墊160後，助焊劑200也可移除凸塊墊160表面的氧化物，以使具有清潔表面的焊接凸塊320順利地黏結至凸塊墊160上。在調製助焊劑200的過程中，可以由控制助焊劑的黏度、流變性及潤溼度以使焊接凸塊320由助焊劑200黏結至凸塊墊160後，助焊劑200隻分布於凸塊墊160上而不會因為過度的擴散至基板100上的電路跡線150，而電路跡線150的表面則保持覆蓋有自然生成的氧化物。因此該機制可避免焊接凸塊320在回焊的過程中因過度的擴散而導致基板100上的電路跡線150發生短路的缺陷。隨著製程與產品需求的不同，在焊接凸塊320黏結至凸塊墊160的程序前，可選擇採用清潔程序清潔焊接凸塊320與凸塊墊130的表面、採用在焊接凸塊320的表面沾附一助焊劑200後黏結至凸塊墊上160、或是先清潔焊接凸塊320與凸塊墊160的表面並在焊接凸塊320的表面沾附一助焊劑200，以使焊接凸塊320順利黏結至凸塊墊160上。參照圖7所示，此為晶片連接至基板上的示意圖。將以上備置好的基板100及晶片300作電性上及結構上的接合。晶片300的第一表面302上的多數個焊接凸塊320用以連接基板100上的多數個凸塊墊160，以將晶片300片固定在基板100上，其中任一焊接凸塊320均對應至任一凸塊墊160，並由回焊加熱(reflow)的程序連接固定焊接凸塊320及其對應的凸塊墊160。根據前述，該些焊接凸塊320及該些凸塊墊160的表面已經由去氧化而無氧化物的覆蓋，而該電路跡線150的表面則覆蓋有自然生成的氧化物，因此焊接凸塊320及凸塊墊160可以順利黏結，卻不會因為回焊時焊料過度擴散而導致晶片與電路跡線150間的短路缺陷。由於本實用新型中並未使用防焊膜，故在焊接凸塊320連接至凸塊墊160的過程中不會產生定位對準的問題，因此本實用新型可增加高密度集成電路的製程運作效率，並降低生產高密度構裝集成電路所需要的成本。由於在本實用新型中的任一電路跡線的高度與任一凸塊墊的厚度均相同且並無防焊膜的設計，因此當焊接凸塊連接至凸塊墊時，可不需使用傳統的預焊平臺(Presoldering)或是迷你凸塊(Mini-Bump)以提高凸塊墊的高度。更由於本實用新型以同一製程步驟同時製作基板上的電路跡線與凸塊墊，因此將可簡化構裝高密度的集成電路的製程，並提高構裝高密度的集成電路的製程運作效率。參照圖8至圖10所示，此為基板與晶片構裝完成的不同態樣的示意圖。當晶片300固定於基板100上後，隨即可針對晶片300、基板100及二者的接合處選擇採用灌膠模覆晶填充物(MoldingUnderfill)的構裝方式進行構裝製程，其中該灌膠模覆晶填充物400必須覆蓋該基板100的全部表面及該多數個電路跡線150，並填充於該晶片100與該基板300之間的區域，以完整保護該基板100表面裸露的金屬層結構。參照圖8的實施態樣，晶片300的非主動表面304裸露於該灌膠模覆晶填充物400之外；參照圖9的實施態樣，灌膠模覆晶填充物400將晶片100完全包覆於其中；參照圖10的實施態樣，顯示在基板300上非晶片100所連接的區域，其上所覆蓋的灌膠模覆晶填充物400的厚度較小。另外，並在基板100底部安裝的多數個焊球(SolderBall)510或是針腳(Pin)，使該覆晶構裝集成電路可再連接其它組件。在圖8至圖10中，與基板100底部相連結的多數個焊球510僅為本實用新型的一實施例而不限制本實用新型的保護範圍。本實用新型中由於未使用防焊膜，因此凸塊墊的周邊不需要預留額外的空間，且任兩焊接墊的間可布局較多的電路跡線。此現象可使未包含防焊膜的構裝集成電路的體積順利地縮小體積且可包含較多的電路跡線，以提高縮小體積後的構裝集成電路的效能，並可以提升高密度構裝集成電路的穩定度。綜上所述，本實用新型提供了一所述高密度覆晶集成電路構裝結構，利用本實用新型的製程與結構可提高構裝集成電路在基板上的電路積集度，並增加構裝集成電路的可靠度。利用本實用新型的製程與結構也可提高集成電路的構裝良率與生產構裝集成電路的效率。利用本實用新型的製程與結構更可降低構裝集成電路的生產成本，不僅具有實用功效外，並且為前所未見的設計，具有功效性與進步性的增進。以上所述僅為本實用新型的較佳實施例，並非用以限定本實用新型的保護範圍；凡其它未脫離本實用新型所揭示的精神下所完成的等效改變或修飾，均應包含在權利要求書的範圍內。權利要求1.一種集成電路覆晶構裝結構，其特徵在於，該結構至少包含一集成電路構裝基板；多數個電路跡線(trace)，位於該基板表面；多數個凸塊墊(bumppad)位於該基板表面，與該電路跡線在一製程中同時形成，且任一該凸塊墊的高度及材質均與任一該電路跡線的高度及材質相同；至少一晶片，該晶片的主動面上設置有多數個焊接凸塊，其中該多數個焊接凸塊均分別對應連接(bonding)於該多數個凸塊墊；及一灌膠模覆晶填充物(moldingunderfill)，覆蓋該基板的全部表面及該多數個電路跡線，並填充於該晶片與該基板的間的區域。2.如權利要求1所述的集成電路覆晶構裝結構，其特徵在於，上述的電路跡線及凸塊墊的材質為銅。3.如權利要求1所述的集成電路覆晶構裝結構，其特徵在於，上述的電路跡線及凸塊墊的表面更覆蓋一層具焊接沾附性的金屬材料(solderwettablemetal)。4.如權利要求1所述的高密度集成電路構裝結構，其特徵在於，上述的基板的另一表面更包含多數個焊球(solderball)。5.如權利要求1所述的集成電路覆晶構裝結構，其特徵在於，上述的基板的另一表面更包含多數個針腳(pin)。6.如權利要求1所述的集成電路覆晶構裝結構，其特徵在於，上述的灌膠模覆晶填充物更完全包覆該晶片。7.如權利要求1所述的集成電路覆晶構裝結構，其特徵在於，上述的晶片的非主動表面裸露於該灌膠模覆晶填充物之外。專利摘要本實用新型涉及一種高密度覆晶構裝集成電路的結構，本實用新型首先在基板表面上同時形成電路跡線(trace)結構及多個凸塊墊，其中電路跡線結構及凸塊墊的高度相同，在晶片焊接凸塊黏結至凸塊墊的前，焊接凸塊先進行沾附一助焊劑(Flux)的程序，再進行覆晶晶片與基板的連結，可避免回焊時電路跡線被過度焊接沾附(over－wetting)而發生缺陷，最後以灌膠模覆晶填充物(MoldingUnderfill)覆蓋整個基板及晶片並直接保護電路跡線。此一覆晶封裝結構可增加基板上電路布局密度與簡化製程、增加產品良率及提高集成電路構裝的可靠度。文檔編號H01L23/28GK2570980SQ0225442公開日2003年9月3日申請日期2002年9月23日優先權日2002年9月23日發明者何昆耀,宮振越申請人:威盛電子股份有限公司