具有弱耦合層狀無機半導體的場效應電晶體的製作方法
2023-05-07 10:24:46
專利名稱：具有弱耦合層狀無機半導體的場效應電晶體的製作方法
技術領域：
本發明涉及場效應電晶體(FET)以及用於製作FET的方法。
背景技術：
FET在現代電子學中是很重要的器件。在許多FET中，半導體溝道的表麵條件對FET的工作有重要的影響。具體地，半導體表面和任何相鄰的介質可以俘獲電荷。這樣俘獲的電荷可以降低半導體中的可移動電荷載流子的密度。由於該原因，高密度的俘獲電荷密度不利地影響FET的工作。
確實，傳統的無機FET製作通常包括鈍化步驟，這降低了這種俘獲電荷的密度。在矽FET中，鈍化步驟包括在氫中對FET溝道的矽表面退火。氫與來自表面矽原子的懸空鍵化學鍵合，從而中和作為電荷阱的這種懸空鍵。
儘管鈍化步驟使得能夠製作具有優秀工作特性的基於晶體矽的FET，但基於晶體矽的FET具有對於一些電子應用不希望有的一種性質。具體地，基於晶體矽的FET機械性能堅硬並通常製作在堅硬的晶體襯底上。在一些應用中，希望FET和相關的襯底機械性能柔韌。儘管有機FET是柔韌的並且已經被製作在柔韌的襯底上，但它們的工作特性典型地不及那些基於晶體矽的FET。希望具有機械性能柔韌並且工作特性優於那些普通的有機FET的其它類型的FET。
發明內容
各種實施方式提供了無機FET，其中半導體溝道包括具有各向異性化學鍵合的材料。由於各向異性化學鍵合，該半導體溝道具有高的遷移性，同時表現出機械的柔韌性。
一個實施方式的特徵是場效應電晶體。該場效應電晶體包括源、漏和柵電極；無機半導體的晶體或多晶層；以及介質層。無機半導體層具有從源電極向漏電極物理延伸的有源溝道部分。無機半導體具有2維多層的疊層，其中層內鍵合力是共價和/或離子鍵。多層的相鄰層通過比共價和離子鍵合力弱得多的力而鍵合在一起。介質層被插入在柵電極和無機半導體材料層之間。柵電極被設置成控制無機半導體層的有源溝道部分的導電性。
另一個實施方式的特徵是場效應電晶體。該電晶體包括源、漏和柵電極；在源電極和漏電極之間物理延伸的無機半導體層；以及插入在柵電極和無機半導體層之間的介質層。該無機半導體包括從金屬的二硫化物(dichalcogenide)、金屬滷化物和二價的金屬羥化物構成的組中選擇的一種化合物。柵電極被設置成控制無機半導體層的有源溝道部分的導電性。
另一個實施方式的特徵是製作場效應電晶體的方法。該方法包括提供晶體或多晶的無機半導體層，形成源和漏電極，形成介質層，以及形成柵電極。該半導體包括2維多層的疊層，其中層內鍵合力是共價和/或離子鍵。多層的相鄰層通過範德瓦爾斯力鍵合在一起。半導體層的有源溝道部分從源電極向漏電極延伸。柵電極與介質層接觸並能改變有源溝道部分的導電性。介質層被插入在柵電極和有源溝道之間。
圖1是場效應電晶體(FET)的透視圖，其有源溝道是各向異性鍵合的無機半導體；圖2是圖1的FET的截面圖；圖3是表示圖1-2的FET的半導體疊層結構的斜視圖；圖4說明圖1-2的FET的一個示例性半導體中的原子結構；
圖5是FET的另一個實施方式的截面圖，其有源溝道是各向異性鍵合的無機半導體；圖6是FET的第三實施方式的截面圖，其有源溝道是各向異性鍵合的無機半導體；圖7是製作具有各向異性鍵合的無機半導體的FET、例如圖1和2的FET的方法的流程圖；以及圖8繪出了對於圖1-2的FET基於WSe2的實施方式、在60開爾文度測得的作為柵電壓函數的源漏電流。
在圖中和文本中，類似的參考數字表示類似功能的元件。
通過附圖和下文的描述更全面地描述各種實施方式。然而，本發明可以按各種形式實施，而不限於圖中和詳細描述中所述的實施方式。
具體實施例方式
圖1-2表示具有無機半導體的場效應電晶體(FET)10。該FET10包括源和漏電極12、14。示例性的源和漏電極由金屬製成，例如銀、金、銅或鋁，或者諸如碳或重摻雜半導體的導電材料。源和漏電極12、14提供了到有源半導體溝道16的端部的電連接。有源半導體溝道16是高度各向異性鍵合的無機半導體層18的一部分。FET 10也包括控制柵結構，它包括柵電極20和柵介質層22。柵電極20的示例性導體包括上述對源和漏電極12、14而列出的導體。柵介質層22被插入在柵電極20和高度各向異性鍵合的無機半導體層18之間。示例性的柵介質層22由無機或有機的介質製成，例如聚合介質。
FET 10位於襯底24的平整表面上。襯底24可以選自各種介質或半導體材料。示例性的材料包括石英玻璃、晶體矽、聚合物和塑料。具體地，高度各向異性鍵合的無機半導體和/或電極12、14、20可以是機械性能柔韌的，並且不需要製作在晶體表面上。因而，FET 10和支撐襯底24可以是機械性能柔韌的。
參照圖3，圖1-2中層18的半導體是具有高度各向異性化學鍵合的結構的晶體無機材料。具體地，晶體無機材料是二維(2D)片28的疊層26。各個2D片28的原子由片內的共價和/或離子鍵即強化學鍵固定在一起。相當弱的力例如範德瓦爾斯力將疊層26的相鄰2D片28固定在一起。相當弱的片間力可以包括在點缺陷位置和/或2D片28的側邊緣30或獨立的晶體處的隔開的共價/離子鍵。然而，由離子和/或共價鍵合產生的強化學鍵合基本上不存在於2D片28的相鄰片之間。
基本上不存在片間共價或離子鍵合的一個結果是圖3中的晶體材料基本上沒有沿疊層26的主要頂和底表面32的懸空化學鍵，例如在遠離點缺陷和側邊緣30的位置處。在圖1-2的FET 10中，2D片28的表面32沿有源溝道16取向，以確保沿有源溝道16的表面32基本上沒有懸空的共價或離子鍵。不存在懸空鍵基本上消除了在有源溝道16的表面32處俘獲的電荷，即，除了表面30上的點缺陷處和/或介質層22中。這樣的懸空鍵在傳統的矽MOSFET中是俘獲電荷的一個主要來源。
在層18的表面處基本上不存在懸空化學鍵使得有源溝道16能夠具有高電荷載流子遷移性和低閾值柵電壓。例如，層18的有源溝道16的WSe2實施方式的電荷載流子遷移性通常比有機FET的有源溝道中的電荷載流子遷移性的數值高几個數量級。
基本上不存在片間共價或離子鍵合的另一個結果是圖3中的晶體材料典型地是機械性能柔韌的。彎折圖1-2中的晶體半導體層18典型地不會引起損壞，因為在彎折層18時，圖3中的疊層26的堆疊的2D層28之間的極弱鍵合使得2D層28能夠在彼此上方滑動。由於該原因，只要襯底24、介質層22和電極12、14、20也由柔韌的材料製成，圖1-2中的FET 10可以是機械性能柔韌的。
幾類提供了圖1-2中高度各向異性鍵合的半導體層18的候選者。這些類包括過渡金屬二硫化物、一些非過渡金屬二硫化物、金屬滷化物以及二價的金屬羥化物。
過渡金屬二硫化物具有TX2的通式，其中T是過渡金屬，X是硫族元素，例如硒(Se)、硫(S)、或碲(Te)。示例性的過渡金屬二硫化物包括MoSe2、HfS2和WSe2。此處，Mo、Hf和W分別是鉬、鉿和鎢。
非過渡金屬二硫化物具有MX2的通式，其中M是金屬，X是硫族元素。非過渡金屬二硫化物的一個例子是SnSe2。此處，Sn是錫。
金屬滷化物具有MY2或MY3的通式，其中M是金屬，Y是滷素，例如氯、溴或碘。示例性的金屬滷化物包括CdCl2、CdI2、PbI2、SbI3和CrCl3。此處，Cd、Pb、Sb和Cr分別是鎘、鉛、銻和鉻。一些金屬滷化物對於FET是不太希望採用的，例如，由於它們不利地被普通空氣中的溼氣影響。
二價金屬羥化物具有M(OH)2的通式，其中M是二價金屬，(OH)是氫氧功能基。示例性的二價金屬羥化物包括Cu(OH)2、Ni(OH)2和Zn(OH)2。此處，Cu、Ni和Zn分別是銅、鎳和鋅。
圖4通過表示在圖3中的疊層26的兩個相鄰層28中的W和Se原子的相對位置來說明WSe2的晶體結構。在一層28中，每一個W原子和相鄰的六個Se原子形成三角稜柱對。三角稜柱的W和Se原子共價/離子鍵合在一起。相反，沿c晶格方向相鄰層的Se原子僅僅通過弱範德瓦爾斯力鍵合在一起。
圖5和6說明FET的替代實施方式10』和10」。在FET 10』中，柵結構20、22和源/漏電極12、14在高度各向異性鍵合的無機半導體層18的相反側。在FET 10」中，柵20和柵介質層22位於襯底24上，而源/漏電極12、14和高度各向異性鍵合的無機半導體層18位於柵介質22的上方。
圖7說明製作例如如圖1-2所示、具有高度各向異性鍵合的無機半導體層的FET的方法40。
方法40包括在介質或半導體襯底的平整頂表面上提供各向異性鍵合的半導體薄層(步驟42)。半導體層由上述材料之一形成，例如過渡金屬二硫化物、金屬二硫化物、金屬滷化物或二價的金屬羥化物。各向異性鍵合的半導體薄層可以例如僅具有其內的一些2D片，或者可以具有許多的所述2D片半導體。半導體層是晶體或多晶體，並且取向成使得其2D片沿垂直於襯底的頂表面的方向堆疊。對於示例性的半導體WSe2，例如，原子程度平整的(a，b)可以與襯底的平整頂表面接觸。
提供步驟可以包含在獨立的環境中生長整個半導體晶體，然後，將整個晶體放置在襯底的頂表面上。或者，提供步驟包含通過合適的傳統薄膜沉積工藝在襯底的頂表面上直接沉積或生長半導體的薄晶體或多晶膜。
對於WSe2晶體，示例性的生長工藝包含以下步驟。首先，W粉末和Se物料按精確的化學配比1∶2混合。隨後，將W和Se的混合物放置在密封於真空下的安瓿中。隨後，密封的安瓿被緩慢地從室溫加熱到大約1,000℃。升溫至1,000℃例如可以進行兩天。加熱產生固態W和液態Se的混合物。在W和Se的加熱混合物表面上生長板狀的WSe2晶體。然後，安瓿被緩慢地冷卻，從安瓿中去除整個WSe2晶體，用於放置在用於FET的襯底頂表面上。
用於製作WSe2晶體的另一種工藝包含以下步驟。首先，通過多步驟工藝獲得純化的W粉。在其過程中，WO3被反覆地在大約800℃下在封閉的試管中升華。每一次升華產生純化的淡黃色WO3粉末，並在升華源處留下雜質殘留物。升華純化的WO3在大氣壓力下、並且在大約800℃的溫度下受流動的H2氣體的作用。H2將WO3粉末還原成淺灰色的純化的W粉末，其中雜質對W的分子比可以小於大約10-5。此外，W還可以通過高真空下的浮區法蒸發掉雜質而被進一步純化。隨後，固態的W與Se在大約925℃在封閉的石英管中發生反應，從而生成產物。該產物在每釐米大約2℃的溫度梯度上輸送。在該梯度的冷卻區將形成板狀的WSe2晶體。在冷卻管之後，去除整個WSe2晶體，用於放置在FET襯底的頂表面上。
方法40也包括在上述提供的各向異性鍵合半導體層的頂表面上形成源和漏電極(步驟44)。形成步驟可以包括向各向異性鍵合的半導體層的表面上採用掩模控制的蒸發來沉積諸如金或銀的金屬膜。或者，形成步驟可以包括向半導體層的表面上塗抹例如碳顆粒的導電顆粒的膠狀懸浮物，然後蒸發掉溶劑，從而在其上產生導電的源和漏電極。
方法40也包括採用無機或有機介質層例如柵介質塗敷各向異性鍵合的半導體層的溝道部分(步驟46)。例如，塗敷步驟可以包含或者向介質半導體上執行掩模控制的沉積，或者向半導體上旋塗介質。一個示例性的塗敷步驟包含在半導體層上形成聚對二甲苯(parylene)的共形聚合物塗層。例如聚對二甲苯層的厚度為大約1微米。正如公知的那樣，在室溫條件下物理輸送工藝可以產生這樣的聚對二甲苯層。物理輸送工藝包含在大約100℃的溫度下蒸發聚對二甲苯的二聚物，在大約700℃的溫度下在獨立的熱解區分開二聚物，然後將分開的二聚物輸送到半導體層，在半導體層處聚合化在室溫下形成聚對二甲苯層。
方法30也包括在介質層上形成柵電極，其中柵電極取向到半導體層溝道部分的上方(步驟48)。用於柵電極的形成步驟包含在半導體層上或者蒸發沉積金屬，或者塗抹導電顆粒的膠狀懸浮物，即採用上述用於形成源和漏電極的工藝。
圖1-2和5-6中FET 10、10』、10」的各種實施方式用作其中載流子從電極12、14注入到有源溝道16中的肖特基型電晶體。對稱的單溝道FET 10、10』、10」的各種構造顯示出矛盾的載流子行為，即其中多數電荷載流子是空穴的導電和其中多數電荷載流子是電子的導電。如果有源溝道是過渡金屬二硫化物WSe2，則觀察到矛盾的行為，因為柵電壓能夠改變源/漏電極處價帶偏移的符號。
圖8繪出了對於基於WSe2的FET的實施方式、在60開爾文度測得的作為柵電壓Vg，單位伏(V)，的函數的源漏電流ISD，單位安培(A)。測得的數據點的兩個獨立的路徑來自滯後效應。測得的數據點表示基於WSe2的FET對於正和負外加柵電位都導通，即電子和空穴電荷載流子。在室溫下，基於WSe2的FET具有大約100cm2/(V-秒)到500cm2/(V-秒)的內稟遷移率。基於兩探針形式，測量產生了顯然較低的遷移率值，即，由於測量探針和半導體之間的基本接觸電阻，高達大約100cm2/(V-秒)的遷移率。
測量的基於WSe2的FET在低溫下工作(例如60開爾文度)時比在室溫下工作具有更高的源漏電流ON/OFF比率。ON/OFF比率較高的低溫值來自在低溫下具有較低塊體導電率的FET半導體。在室溫下的較高的塊體導電率可能來自對WSe2半導體的非有意的p型摻雜。這樣的摻雜當半導體中W對Se的分子比率不同於1∶2時發生。
對各向異性鍵合的半導體即WSe2的非有意的摻雜可能來自在形成半導體時，構成元素例如W和Se的化學配比上的錯誤。降低這種非有意地摻雜的形成方法應當對於室溫下的FET源漏電流產生更高的ON/OFF比率。
從公開內容、附圖和權利要求，本發明的其它實施方式對於本領域的技術人員將是明顯的。
權利要求
1.一種設備，包括場效應電晶體，該電晶體包括源、漏和柵電極；具有從源電極向漏電極物理延伸的有源溝道部分的無機半導體晶體或多晶層，無機半導體具有2維多層的疊層，其中層內鍵合力是共價和/或離子鍵，多層中相鄰的層由比共價和離子鍵合力弱得多的力鍵合在一起；以及插入在柵電極和無機半導體材料層之間的介質層，柵電極被構造成控制無機半導體層的有源溝道部分的導電性。
2.權利要求1的設備，還包括非晶體或機械性能柔韌的襯底，所述場效應電晶體位於襯底上。
3.權利要求1的設備，其中所述多層基本上沿有源溝道的導電方向的橫向堆疊。
4.權利要求1的設備，其中所述溝道能夠在有源溝道中產生多數電荷載流子是空穴的導電，以及多數電荷載流子是電子的導電。
5.權利要求1的設備，其中所述無機半導體包括選自金屬二硫化物、金屬滷化物和二價的金屬羥化物構成的組的化合物。
6.權利要求1的設備，其中所述無機半導體包括過渡金屬二硫化物。
7.一種製作場效應電晶體的方法，包括提供晶體或多晶無機半導體層，半導體包括2維多層的疊層，其中層內鍵合力是共價和/或離子鍵，所述多層中相鄰的層由範德瓦爾斯力鍵合在一起；形成源和漏電極、從源電極向漏電極延伸的半導體層的有源溝道部分；形成介質層；以及形成柵電極，該柵電極與介質層接觸，並且能夠改變溝道的導電性，該介質層被插入在柵電極和有源溝道之間。
8.權利要求7的方法，其中所述方法包括在襯底上製作場效應電晶體，所述襯底是非晶體並且機械性能柔韌。
9.權利要求7的方法，其中所述無機半導體包括選自金屬二硫化物、金屬滷化物和二價的金屬羥化物構成的組的化合物。
10.權利要求7的方法，其中所述無機半導體包括過渡金屬二硫化物或二價的金屬羥化物。
全文摘要
一種場效應電晶體，包括源、漏和柵電極；無機半導體晶體或多晶層；以及介質層。無機半導體層具有從源電極向漏電極物理延伸的有源溝道部分。無機半導體具有2維多層的疊層，其中層內鍵合力是共價和/或離子鍵。所述多層的相鄰層由比共價和離子鍵合力弱得多的力鍵合在一起。介質層被插入在柵電極和無機半導體材料層之間。柵電極被設置成控制無機半導體層的有源溝道部分的導電性。
文檔編號H01L29/786GK1706036SQ200480001314
公開日2005年12月7日 申請日期2004年9月21日 優先權日2003年9月22日
發明者恩斯特·布赫, 麥可·E·格申森, 克裡斯蒂安·克洛克, 維塔利·波佐羅夫 申請人:朗迅科技公司, 拉特格斯,新澤西州立大學