具有mos電晶體的半導體存儲單元陣列及其製造方法
2023-05-07 04:54:21 1
專利名稱：具有mos電晶體的半導體存儲單元陣列及其製造方法
技術領域：
本發明涉及一種包含存儲單元陣列的半導體存儲器及其製造方法，更具體地，涉及這樣一種包含存儲單元陣列的半導體存儲器及其製造方法，其中每個存儲單元包括一個溝槽電容器和一個具有凹入式柵極的選擇電晶體。
背景技術：
在動態隨機存取存儲器(DRAM)中，主要通過由選擇電晶體和存儲電容器構成的單電晶體存儲單元實現應用，其中信息以電荷的形式存儲在存儲電容器中。DRAM包括以行和列的方式連接的存儲單元陣列。通常，行被指定為字線(word lines)，列線被指定為位線(bit lines)。存儲單元的選擇電晶體和存儲電容器以這種方式彼此連接，當通過字線驅動選擇電晶體時，可以通過位線讀入和讀出存儲電容器的電荷。
DRAM技術開發中的一個焦點是存儲電容器。為了在不斷按比例縮小存儲單元陣列的情況下提供足夠的存儲電容，已經開發了三維存儲電容器。這種三維存儲電容器通常在DRAM存儲單元中包含有溝槽電容器。在這種溝槽電容器的情況下，在半導體襯底上刻蝕溝槽，並在溝槽中填充電介質層和第一內部存儲電極。半導體襯底的相鄰區域作為第二外部存儲電極。
DRAM存儲單元的選擇電晶體優選地形成為除溝槽電容器之外的平面半導體表面上的場效應電晶體。選擇電晶體具有第一源/漏電極、第二源/漏電極以及位於它們之間的有源區。在有源區上設置柵絕緣層和柵極電極，作為平板電容器，由此可以影響有源區中的電荷密度，以便在第一源/漏電極和第二源/漏電極之間形成或阻斷電流傳導通道。選擇電晶體的源/漏電極之一連接到溝槽電容器的內部存儲電極。
除了溝槽電容器之外，選擇電晶體也是技術開發的課題。用作選擇電晶體的小尺寸場效應電晶體的性能受到短溝槽效應的影響。為了減小結漏電流，已經開發了具有形成在凹槽中的柵極的場效應電晶體，從而獲得小的臨界尺寸和長的溝槽。
最初由矽晶片製成的DRAM晶片藉助於矽平面技術製造。通過光刻技術進行矽晶片的結構化，以形成單獨的DRAM元件。首先通過輻照敏感薄膜中的光掩模生成期望的元件結構，再藉助於特定的刻蝕工藝轉變成位於光掩模下面的層。
隨著DRAM單元的結構尺寸變得越來越小，更需要關注單元結構的幾何條件和工藝過程，特別是光刻處理的覆蓋公差和選擇電晶體的電性能。位於不同光刻層上的臨界單元結構之間的間隔必須以這樣一種方式選擇，即單元結構的準確覆蓋的最大可能偏差不能損害存儲元件的功能。
根據DRAM單元的原理，溝槽電容器和選擇電晶體的柵極之間的間隔是最關鍵的距離之一。結構尺寸的減小意味著溝槽電容器的內部存儲電極之間的界面向更靠近選擇電晶體溝道區的方向移動。然而，柵極層相對於溝槽電容器層的光刻覆蓋偏差阻止了溝槽電容器和選擇電晶體的柵極之間間隔的進一步最小化。這一缺點特別會在如果將選擇電晶體用作具有凹入式柵極的場效應電晶體的情況下出現。現有技術解決這一問題的方案包括引入新的光刻工具。然而，為減小選擇電晶體的柵極層相對於溝槽電容器層的覆蓋公差而改善的光刻裝置不能保證起始於65nm技術形成的足夠的層覆蓋精度。
發明內容
在本發明的一個實施例中，提供了一種半導體存儲器和一種形成這種半導體存儲器的方法，它克服了上面提到的已知器件和方法的缺點。根據本發明，所提供的半導體存儲器和形成這種半導體存儲器的方法改善了具有凹入式電極的選擇電晶體的柵極層相對於溝槽電容器層的覆蓋精度。
根據本發明，提供了包括存儲單元陣列的半導體存儲器和形成這種半導體存儲器的方法，其中每個存儲單元包括溝槽電容器和選擇電晶體，溝槽電容器包括內部電極、外部電極以及配置在內部電極和外部電極之間的電介質層，選擇電晶體包括第一源/漏區、第二源/漏區以及配置在第一源/漏區和第二源/漏區之間凹槽中的溝道區，每個存儲單元的溝槽電容器和選擇電晶體並排配置，選擇電晶體的第一源/漏區電連接到溝槽電容器的內部電極，其中形成有選擇電晶體溝道區的凹槽自對準地位於存儲單元的溝槽電容器和相鄰存儲單元的溝槽電容器之間。
根據本發明，選擇電晶體的凹入式柵極相對於溝槽電容器自對準地形成。因此，在溝槽電容器層和具有凹入式柵極的選擇電晶體層之間不會發生覆蓋偏差。根據本發明，不需要相對溝槽電容器對具有凹入式柵極的選擇電晶體進行定位的調整步驟。因此，可以減小選擇電晶體的凹入式柵極和溝槽電容器之間的間隔。通過使選擇電晶體的凹入式柵極更靠近溝槽電容器來減小面積需求，這可以用於使存儲單元更小，或者加大溝槽電容器的直徑以增大電容器電容，從而改善單元性能。可選地，通過減小選擇電晶體的凹入式柵極和溝槽電容器之間的間隔而獲得的空間盈餘可以用來增大選擇電晶體的源/漏電極和位線之間的接觸面積，這將帶來更低的接觸電阻，從而在位線層相對於選擇電晶體的源/漏區層的覆蓋步驟中提供更大的工藝窗口。
根據本發明的另一實施例，選擇電晶體的柵極凹槽和存儲單元的溝槽電容器之間的間隔大致對應選擇電晶體的柵極凹槽和相鄰存儲單元的溝槽電容器之間的間隔。
根據本發明的另一實施例，存儲單元成行和列排布，其中每個存儲單元的溝槽電容器和選擇電晶體沿著分配為行的位線並垂直於分配為列的字線排列。
根據本發明的另一實施例，選擇電晶體的源/漏區之一通過掩埋條區電連接到溝槽電容器的內部存儲電極。
根據本發明的一個實施例，形成溝槽電容器陣列的步驟包括在半導體襯底上刻蝕溝槽陣列，在所述溝槽的下部附近摻雜半導體襯底以形成外部電極，在溝槽的壁上配置電介質層，使用第一導電材料填充溝槽以形成內部存儲電極，刻蝕所填充的第一內部存儲電極至第一溝槽深度，使用第一絕緣層覆蓋內部電極之上的暴露的溝槽壁，使用第二導電材料填充溝槽以形成與內部存儲電極的電連接，刻蝕第二導電材料到小於第一深度的第二溝槽深度，去除溝槽壁上覆蓋的第一絕緣層，使用第三導電材料填充溝槽，以在溝槽的壁區域形成掩埋條的方式刻蝕第三導電材料，使用第二絕緣材料填充溝槽，並以使第二絕緣材料凸出的方式在第二絕緣材料和相鄰區域之間形成臺階，；其中形成選擇電晶體陣列的步驟包括在作為隔離層的第二絕緣材料上選擇生長的步驟，所述隔離層的厚度大致對應選擇電晶體的溝道區和溝槽之間的間隔，以隔離層為掩模在半導體襯底上刻蝕凹槽陣列，在凹槽的壁上配置柵絕緣層，使用第四導電材料填充凹槽以形成柵極，刻蝕第四導電材料到第三凹槽深度，使用第三絕緣層覆蓋第四導電材料之上的暴露的凹槽壁，使用第二導電材料填充凹槽以形成與柵極的電連接，刻蝕隔離層，在凹槽的兩側摻雜半導體襯底向下至第三凹槽深度以形成第一源/漏區和第二源/漏區，第一源/漏區在溝槽的壁區域與掩埋條相鄰。
根據本發明的另一實施例，在鄰近填充溝槽的第二絕緣材料的區域上形成襯墊層(pad layer)，其中通過各向異性地和選擇性地刻蝕襯墊層至第二絕緣材料以在第二絕緣材料和相鄰區域之間形成臺階。
根據本發明的另一實施例，溝槽頂部上的第二絕緣材料是頂部具有多晶矽層的多層系統，其中選擇生長在第二絕緣材料上的隔離層是多晶矽隔離層。
根據本發明的另一實施例，多晶矽隔離層在沉積之後進行氧化。
根據本發明的另一實施例，襯墊多層系統作為用來刻蝕溝槽的刻蝕掩模，所述多層系統包括作為底層的氧化物層。
根據本發明的另一實施例，對用於在溝槽的壁區域上形成掩埋條的第三導電材料的摻雜進行選擇，從而考慮後續工序的溫度安排使得摻雜劑向外擴散足夠的量，以保證溝槽電容器的內部存儲電極與選擇電晶體的第二源/漏區之間充分的低阻抗連接。
根據本發明的另一實施例，以在溝槽的壁區域形成掩埋條的方式對第三導電材料進行刻蝕包括通過傾斜注入局部改變第三導電材料頂部犧牲層的刻蝕率的步驟，以及去除位於顯示傾斜注入的犧牲層下面的第三導電材料的區域的步驟。
根據本發明的另一實施例，使用第二絕緣材料對溝槽的填充包括生長薄二氧化矽層的步驟、以CVD氧化物填充溝槽的步驟以及背向拋光CVD氧化物的步驟。
根據本發明的另一實施例，使用第二絕緣材料填充溝槽之後，在相鄰存儲單元之間進行淺溝槽隔離。
本發明的一個優點是，作為選擇電晶體的凹入式柵極相對溝槽電容器自調整排布的結果，選擇電晶體的凹入式柵極和溝槽電容器之間的間隔被固定而沒有任何覆蓋偏差。因此，可以減小選擇電晶體的凹入式柵極和溝槽電容器之間的標準距離。定位選擇電晶體的凹入式柵極相對溝槽電容器的自調整工藝，使得可以放棄通常用於以溝槽電容器層覆蓋選擇電晶體的凹入式柵極層的關鍵光刻掩模和相應光刻處理步驟。因為通過加大溝槽電容器結構形成用於結構化凹入式柵極的刻蝕掩模，實現了選擇電晶體的凹入式柵極相對溝槽電容器的自調整，其中通過沉積層的厚度定義凹入式柵極和溝槽電容器之間的間隔。可以使沉積層厚度的偏差保持在遠遠小於不得不彼此調整的兩個光刻層的覆蓋公差。
下面根據附圖所示的示範性實施例更詳細地描述本發明，其中圖1顯示了DRAM中一個動態存儲單元的電路圖。
圖2顯示了本發明具有以棋盤格圖案形式排布的存儲單元的平面布圖。
圖3至18是顯示了根據本發明的製造方法中階段1至16的局部垂直剖面圖。
具體實施例方式
通過形成矽基DRAM的工藝來說明本發明。優選地藉助矽平面技術形成動態存儲單元的單獨結構，它包括一系列在矽襯底表面上以全面積方式在每種情況下實施的單獨過程，其中通過適當的掩模層完成矽襯底的局部改變。在DRAM存儲器製造中，同步形成多存儲單元。
在DRAM中，應用主要由單電晶體存儲單元構成，其電路圖如圖1所示。單電晶體存儲單元包括存儲電容器1和選擇電晶體2。選擇電晶體2優選地形成為具有第一源/漏電極21、第二源/漏電極23和位於它們之間的有源區22的場效應電晶體。柵絕緣層24和柵極25位於有源區22的上面，作用類似平板電容器，由此可以影響有源區22中的電荷密度，以便在第一源/漏電極21和第二源/漏電極23之間形成或阻斷電流傳導通道。
選擇電晶體2的第二源/漏電極23經連接線4連接到存儲電容器1的第一存儲電極11。存儲電容器1的第二存儲電極12則依次連接到電容器板5，電容器板5優選地為DRAM單元排列的存儲電容器所共有。選擇電晶體2的第一源/漏電極21進一步連接到位線6，從而可以讀入和讀出以電荷形式存儲在存儲電容器1中的信息。通過字線7控制該讀入(read in)和讀出(read out)操作，字線7優選地同時是選擇電晶體的柵極25，以便通過施加電壓而在第一源/漏電極21和第二源/漏電極23之間的有源區22中產生電流傳導通道。
在DRAM單元中，可以藉助三維結構來實現單元陣列的面積縮減。因此存儲電容器優選地形成為溝槽電容器，其具有在矽襯底上刻蝕形成的溝槽，並且通常包含有作為內部存儲電極的高摻雜矽。通過存儲電介質層該多晶矽填充層在下部溝槽區中與外部存儲電極絕緣並通過將摻雜劑引入下部溝槽區形成該外部存儲電極。在上部溝槽區中，通過絕緣層使多晶矽填充層和矽襯底絕緣，以防止沿溝槽產生寄生電晶體。
以平面方式包含在矽襯底表面上的選擇電晶體具有兩個形成兩個源/漏電極的擴散區，一個擴散區與溝槽相鄰。在該區中包含電容器連線即所謂的掩埋條接觸，並連接到選擇電晶體的擴散區和溝槽電容器的多晶矽填充層。為了改善選擇電晶體的性能，特別是減小短溝槽效應，選擇電晶體的柵極形成在凹槽中，從而獲得小的臨界尺寸和長的有源區。
圖2顯示了優選的半導體存儲器的布圖。DRAM單元陣列優選地排布成棋盤格形狀，存儲單元沿著以垂直的行延伸的位線6呈直線排列，位線與以水平行延伸的字線7呈十字交叉。在位線垂直延伸的行的下面設置選擇電晶體2，選擇電晶體的第一源/漏電極21通過位線接觸26與它們相接觸。如圖2的平面圖所示，各單獨行的位線接觸26彼此交錯配置，從而形成棋盤格形狀。凹入式柵極25配置在位線6和字線7的交叉點下面，並同樣形成棋盤格形狀。在圖2中，虛線畫出了一個DRAM單元的邊界。通過採用棋盤格形狀排布存儲單元陣列，可以將相鄰存儲單元之間的距離縮小到4F，其中F表示應用光刻技術所能夠實現的最小結構尺寸。
具有100nm及以下結構尺寸的DRAM存儲單元的尺寸基本上受到可實現的光刻覆蓋公差的限制。必須以這樣一種方式選擇位於不同光刻層上的結構元件之間的間隔，即，使得最大可能偏差不會影響器件的功能。DRAM存儲單元的最關鍵結構尺寸是溝槽電容器和選擇電晶體的有源區之間的距離。這特別適用於具有凹入式柵極的選擇電晶體。
本發明的原理通過定位相對溝槽電容器的位置自調整的選擇電晶體的凹入式柵極，解決了調整問題。因此，當相對溝槽電容器定位選擇電晶體的凹入式柵極時不用考慮調整公差。因此，可以最小限度地實現選擇電晶體的凹入式柵極和溝槽電容器之間的間隔。選擇電晶體的凹入式柵極和溝槽電容器之間間隔的減小，可以用於使存儲單元更小，或者增大其它關鍵結構的尺寸。能夠加大溝槽的直徑，以獲得增大的單元電容，從而改善單元性能。可選地或額外地，可以增大位線接觸面積，以降低接觸電阻。通過相對溝槽電容器的位置自調整地定位選擇電晶體的凹入式柵極，可以避免使用苛刻的光刻工藝。
為了實現相對溝槽電容器自調整的選擇電晶體的凹入式柵極，通過加大溝槽結構形成用來結構化凹入式柵極的刻蝕掩模。通過在溝槽電容器頂部的凸出隔離覆層(cap)上形成一個具有預定厚度的層，以確定溝槽電容器和選擇電晶體的凹入式柵極之間的間隔。這種對用來限定柵極凹槽位置的層厚度的控制，遠比現有技術中兩個光刻層的調整容易。
圖3至18顯示了用來形成根據本發明具有存儲單元陣列的DRAM的可能的工序，其中每個存儲單元包括溝槽電容器和具有凹入式柵極的選擇電晶體，所述凹入式柵極相對溝槽電容器自調整地進行定位。圖3至18分別示出了沿圖2中XX線的剖面，圖2顯示了經過最後一個所述的相應工序後的矽晶片。在下面的描述中，論述對本發明起本質作用的形成動態存儲單元的工藝步驟。所述工藝步驟必須通過用來形成DRAM的支持器件所必需的工藝步驟加以擴展。
在第一工藝步驟中，形成溝槽電容器。從p型摻雜的矽晶片100開始。在第一步驟中刻蝕矽晶片100以形成溝槽孔。如圖3所示，為此目的，將刻蝕掩模應用到矽襯底。多層的刻蝕掩模包括熱氧化物層101、氮化物層102和另一氧化物層103，其優選由通過化學氣相沉積(CVD)方法沉積的硼矽酸鹽玻璃製成。可以使用氮氧化物層代替熱氧化物層。選擇基礎熱氧化物層101的厚度，即使凹入式柵極和字線之間發生不對準，熱氧化物層的厚度仍足以保證字線相對於矽襯底的隔離。熱氧化物層101大約5nm厚，氮化物層102的厚度優選為200nm。氧化物層的厚度優選地約為1000nm。
在多層刻蝕掩模上塗敷光刻膠層，所述光刻膠層經光刻工藝曝光並隨後刻蝕以形成溝槽孔。隨後，使用結構化的光刻膠層通過各向異性刻蝕來使多層刻蝕掩模結構化，然後向下刻蝕矽襯底至預定深度以便形成溝槽孔107。可以採用兩態刻蝕工藝進行矽襯底的刻蝕，以形成具有提高的溝槽電容的瓶狀溝槽孔。
在刻蝕溝槽孔104之後，去除光刻膠層和多層刻蝕掩模的頂部氧化物層103。然後，作為掩埋極板形成溝槽電容器的外部存儲電極105。為此目的，在每個溝槽孔104中沉積砷摻雜的氧化物層。將砷摻雜的氧化物層向下刻蝕至第一深度，優選至溝槽孔的瓶頸處。通過CVD方法在砷摻雜的氧化物層上形成另一氧化物層。隨後進行向外擴散工藝，以在矽襯底100中溝槽的下部較寬部分周圍產生n型摻雜區105。n型摻雜區域表示為掩埋極板並作為溝槽電容器的外部存儲電極。
從溝槽孔中去除氧化物層和砷摻雜層之後，在溝槽孔內側形成電介質層107。電介質層107作為溝槽電容器的電介質，優選為ONO層、NO層或NONO層。然後使用第一n型摻雜多晶矽層108填充溝槽孔的下部較寬區域。為此目的，整個溝槽孔都以n型摻雜多晶矽108填充，然後在第一凹槽形成步驟向下刻蝕n型摻雜多晶矽至對應溝槽孔的瓶頸的第一深度。隨後，從溝槽孔104的側壁處去除超過多晶矽填充物的電介質層107。接下來，在電介質層107以上的區域中通過CVD方法在溝槽孔的側壁上沉積所謂的頸圈(collar)氧化物層108。頸圈氧化物層108優選地由二氧化矽構成，並用來防止如下進一步描述的存儲單元的選擇電晶體和外部存儲電極之間產生寄生電流。圖4示出了形成頸圈氧化物之後的方法的狀態，其中圖4顯示了具有兩個相鄰溝槽孔的截面。
接下來，在溝槽孔104中沉積第二n型摻雜多晶矽層110，隨後在第二凹槽形成步驟中向下刻蝕至低於矽襯底表面的第二深度。圖5顯示了這一方法的狀態。接下來，去除頸圈氧化物109直到低於n型摻雜的第二多晶矽層110的上部邊緣。圖6顯示了所述方法的步驟。
在另一方法步驟中摻雜的溝槽孔104中沉積另一n型摻雜多晶矽層111。隨後在第三凹槽形成步驟中刻蝕第三n型摻雜多晶矽層111至第三深度，優選為矽襯底表面以下30nm。以這樣的方式選擇第三n型摻雜多晶矽層111的摻雜率使整個存儲單元形成工藝的溫度安排具有足夠的量以通過以下進一步描述的掩埋條窗口向外擴散摻雜劑，以便保證與選擇電晶體的源/漏區的充分的低阻連接。
在以下工藝步驟中，限定掩埋條窗口。在與選擇電晶體的位置相對的一側，去除第三n型摻雜多晶矽層111。通過向第三多晶矽層111頂部的犧牲層內傾斜注入離子，局部改變犧牲層在該區域的刻蝕率以便可以通過刻蝕只在所期望區域去除犧牲層和多晶矽層111，從而完成所述去除。在進一步的刻蝕步驟中，將第三n型摻雜多晶矽層111中的凹槽加深到第二n型摻雜多晶矽層110。圖7示出了這一方法的狀態。
在下一工藝步驟中，在溝槽孔104的頂部形成隔離覆層。首先，優選地通過熱生長形成薄的第一氧化物層112，第一氧化物層具有大約5nm的厚度。形成第一氧化物層112以改善與多晶矽層之間的界面。然後，通過CVD方法以第二氧化物層113填充溝槽孔104，向下拋光所述第二氧化物層113至氮化物層102的上部邊緣，然後刻蝕至氮化物層102的上部邊緣以下大約50nm。圖8示出了這一方法的狀態。
在下一工藝步驟中，以自調整的方式限定其中形成選擇電晶體柵極的凹槽的位置。配置相對於溝槽電容器位置而自調整的選擇電晶體的凹入式柵極位置的基本原理包括這樣的事實，即通過增大溝槽孔結構形成用於結構化柵極凹槽的掩模。為此，在從臨近溝槽的表面凸出的溝槽覆層上沉積具有確定厚度的膜層。由於可以精確地控制膜層厚度的變化，所以在用以形成選擇電晶體柵極的凹槽和溝槽孔之間不會發生距離變化。根據本發明的原理，在不需要調整兩個光刻層的情況下，確定其中形成選擇電晶體柵極的凹槽和溝槽電容器之間的間隔。
從圖8所示的方法的狀態開始，在氧化物覆層113的頂部在凹槽中沉積多晶矽層114。然後拋光多晶矽層114至相鄰氮化物層102的上部邊緣。圖9示出了這一方法的狀態。
在確定用以形成選擇電晶體柵極的凹槽的位置之前，進行中間處理以便在存儲單元之間形成淺溝槽隔離。將淺溝槽刻蝕入矽襯底。然後，優選地使用HDP工藝以氧化物層填充淺溝槽。拋光填充淺溝槽的氧化物層至氮化物層102的上部邊緣。
形成淺溝槽隔離之後，通過各向異性地以及選擇性地將氮化物層102刻蝕到淺溝槽隔離和多晶矽層102，在溝槽104頂部的多晶矽層114和氮化物層102之間形成臺階。圖10示出了這一方法的狀態。
然後，在覆蓋溝槽104的多晶矽覆層114上選擇生長多晶矽掩模層115。生長在溝槽104頂部的兩個相鄰多晶矽掩模層115之間的開口116限定了其中形成選擇電晶體柵極的凹槽的位置和直徑。通過控制生長在溝槽104頂部的多晶矽掩模層115的厚度進行凹槽位置的調整。圖11示出了在溝槽104頂部形成多晶矽掩模層114之後具有柵極凹槽開116的剖面。
可選地，如圖12所示，可以通過氧化多晶矽掩模層115形成另一氧化物層117來增大溝槽電容器與選擇電晶體的柵極凹槽之間的距離。
在下一工藝步驟，在溝槽104頂部通過多晶矽掩模115各向異性刻蝕襯墊(pad)氮化物層102和襯墊氧化物101。隨後，刻蝕柵極凹槽118進入矽襯底100。然後，去除溝槽104頂部的多晶矽掩模115和多晶矽覆層114。圖13示出了這一方法的狀態。
下一步驟，進行可選的短氧化物刻蝕以便製作具有隅角(corner)器件的選擇電晶體。然後形成柵極。首先，通過熱處理將柵極氧化物119施加到凹槽118的側壁。在隨後的步驟中，使用n型摻雜多晶矽120填充凹槽118。刻蝕多晶矽填充物120至凹槽位於表面以下大約100nm的預定深度。圖14示出了這一方法步驟。然後，在凹槽118中多晶矽填充物120的頂部沉積氧化物層121，各向異性刻蝕氧化物以便氧化物保留在凹槽119的側壁上。隨後，使用n型摻雜多晶矽122填充凹槽118，向下刻蝕n型摻雜多晶矽122至襯墊氧化物層101的上部邊緣。圖15示出了這一方法的狀態。
在以下步驟工藝中，形成選擇電晶體的源/漏區。在第一步驟中，去除襯墊氮化物層102。然後通過暴露的襯墊氧化物層101摻雜到矽襯底100中形成選擇電晶體的源/漏區。隨後，根據棋盤格圖案形成存儲器件的字線。在通過短溼法化學過刻蝕從表面上去除殘留氧化物之後，沉積薄n型摻雜多晶矽層123、優選為氮化鎢層的阻擋層124、優選為鎢層的金屬層125和作為覆層的氮化物層126。通過光刻工藝結構化層狀系統以設計字線。由於如現有技術的情況，線寬並不決定柵極長度，所以字線的寬度可以相對較窄。結構化之後，通過氮化物層127包覆字線，以避免金屬層125在隨後的側壁128氧化步驟中被氧化。然後，在字線之間形成優選由氧化物或氮化物構成的側壁隔離物129。圖16示出了這一方法的狀態。
下一步驟，沉積絕緣層130，優選為類似玻璃的材料如BPSG。在BPSG層回流之後，如圖17所示拋光BPSG。可選地，通過CVD技術生長另一薄氧化物層。
作為最後的工藝步驟，形成具有位線接觸的位線130。具有位線接觸的位線130、位線的填充和金屬位線接觸的形成如圖18所示。
以上所述只描述了本發明的有益的示範性實施例。因此這裡以及權利要求和附圖所公開的特點在本質上可以被單獨地使用，或者以其不同實施例獲得任意希望的組合以實現本發明。
權利要求
1.一種半導體存儲器，包括存儲單元陣列，每個存儲單元包括溝槽電容器，所述溝槽電容器包括內部電極、外部電極以及配置在內部電極和外部電極之間的電介質層；和選擇電晶體，所述選擇電晶體包括第一源/漏區、第二源/漏區以及配置在第一源/漏區和第二源/漏區之間凹槽中的溝道區，其中每個存儲單元的溝槽電容器和選擇電晶體並排配置，選擇電晶體的第一源/漏區電連接到溝槽電容器的內部電極，以及其中形成有選擇電晶體溝道區的凹槽自對準地位於存儲單元的溝槽電容器和相鄰存儲單元的溝槽電容器之間。
2.權利要求1所述的半導體存儲器，其中存儲單元的選擇電晶體的柵極凹槽和溝槽電容器之間的間隔基本上對應相鄰存儲單元的選擇電晶體的柵極凹槽和溝槽電容器之間的間隔。
3.權利要求1所述的半導體存儲器，其中存儲單元成行和列排布，其中每個存儲單元的溝槽電容器和選擇電晶體沿著分配為行的位線排列並垂直於分配為列的字線排列。
4.權利要求1所述的半導體存儲器，其中選擇電晶體的第一源/漏區通過掩埋條區電連接到溝槽電容器的內部電極。
5.一種在半導體襯底上形成半導體存儲器的方法，包括用半導體襯底形成溝槽電容器陣列，每個溝槽電容器包括內部電極、外部電極以及配置在內部電極和外部電極之間的電介質層；和形成選擇電晶體陣列，每個選擇電晶體包括第一源/漏區、第二源/漏區以及配置在第一源/漏區和第二源/漏區之間凹槽中的溝道區，其中每個存儲單元的溝槽電容器和選擇電晶體並排配置，選擇電晶體的第一源/漏區電連接到溝槽電容器的內部電極，以及其中形成有選擇電晶體溝道區的凹槽自對準地位於存儲單元的溝槽電容器和相鄰存儲單元的溝槽電容器之間。
6.權利要求5所述的方法，其中形成溝槽電容器陣列包括在半導體襯底中刻蝕溝槽陣列；在溝槽的下部周圍摻雜半導體襯底以形成外部電極；在溝槽的壁上配置電介質層；使用第一導電材料填充溝槽以形成內部電極；將填充的第一內部電極刻蝕至第一溝槽深度；使用第一絕緣層覆蓋內部電極之上的暴露的溝槽壁；使用第二導電材料填充溝槽以形成與內部電極的電連接；刻蝕第二導電材料至小於第一深度的第二溝槽深度；從溝槽壁去除覆蓋的第一絕緣層；使用第三導電材料填充溝槽，以在溝槽的壁區域形成掩埋條的方式刻蝕第三導電材料；使用第二絕緣材料填充溝槽；和在第二絕緣材料和相鄰區域之間形成臺階以使第二絕緣材料凸出，以及其中形成選擇電晶體陣列包括在第二絕緣材料上選擇生長隔離層，隔離層的厚度基本上對應選擇電晶體的溝道區和溝槽之間的間隔；以隔離層作為掩模在半導體襯底中刻蝕凹槽陣列；在凹槽的壁上配置柵絕緣層；使用第四導電材料填充凹槽以形成柵極；刻蝕第四導電材料至第三凹槽深度；使用第三絕緣層覆蓋第四導電材料之上的暴露的凹槽壁；使用第二導電材料填充凹槽以形成與柵極的電連接，刻蝕隔離層；和在凹槽的兩側摻雜半導體襯底向下至第三凹槽深度以形成第一源/漏區和第二源/漏區，第一源/漏區在溝槽的壁區域與掩埋條相鄰。
7.權利要求6所述的方法，其中在鄰近填充溝槽的第二絕緣材料的區域上形成襯墊層，並通過各向異性地和選擇性地刻蝕襯墊層至第二絕緣材料以在第二絕緣材料和相鄰區域之間形成臺階。
8.權利要求6所述的方法，其中在溝槽頂部上的第二絕緣材料是頂部具有多晶矽層的多層系統，並且選擇生長在第二絕緣材料上的隔離層是多晶矽隔離層。
9.權利要求7所述的方法，其中多晶矽隔離層在沉積之後進行氧化。
10.權利要求6所述的方法，其中襯墊多層系統作為刻蝕溝槽的刻蝕掩模，該多層系統包括作為底層的氧化矽層。
11.權利要求6所述的方法，其中對用於在溝槽的壁區域上形成掩埋條的第三導電材料的摻雜進行選擇，從而考慮後續工序的溫度安排使得摻雜劑向外擴散足夠的量，以保證溝槽電容器的內部電極與選擇電晶體的第二源/漏區之間充分的低阻抗連接。
12.權利要求6所述的方法，其中以在溝槽的壁區域形成掩埋條的方式刻蝕第三導電材料包括通過傾斜注入局部改變第三導電材料頂部上的犧牲層的刻蝕率，以及去除第三導電材料位於顯示傾斜注入的犧牲層下面的區域。
13.權利要求6所述的方法，其中使用第二絕緣材料填充溝槽包括生長薄二氧化矽層、使用CVD氧化物填充溝槽以及背向拋光CVD氧化物。
14.權利要求6所述的方法，其中在使用第二絕緣材料填充溝槽之後，在相鄰存儲單元之間進行淺溝槽隔離。
全文摘要
在一種包括存儲單元陣列的半導體存儲器中，每個存儲單元包括溝槽電容器和選擇電晶體，溝槽電容器包括內部電極、外部電極以及配置在內部電極和外部電極之間的電介質層，選擇電晶體包括第一源/漏區、第二源/漏區以及配置在第一源/漏區和第二源/漏區之間凹槽中的溝道區，每個存儲單元的溝槽電容器和選擇電晶體並排配置，選擇電晶體的第一源/漏區電連接到溝槽電容器的內部電極，其中形成有選擇電晶體溝道區的凹槽自對準地位於存儲單元的溝槽電容器和相鄰存儲單元的溝槽電容器之間。
文檔編號H01L21/8242GK1917212SQ200610159240
公開日2007年2月21日 申請日期2006年8月18日 優先權日2005年8月18日
發明者G·恩德爾斯, M·施特拉澤, P·福伊格特, B·菲舍爾 申請人:奇夢達股份公司