一種高度結構化的ldpc編碼和解碼方法及其編碼器和解碼器的製作方法

2023-05-07 07:44:01

專利名稱：一種高度結構化的ldpc編碼和解碼方法及其編碼器和解碼器的製作方法
技術領域：
本發明屬於通信信道編解碼技術領域，特別是涉及一種採用高度結構化奇偶校驗碼快速而有效地糾正信道差錯的編碼方法和解碼方法及其編碼器和解碼器。
背景技術：
數據在存儲以及傳輸過程中經常會引發各種差錯。產生這種差錯的原因有隨機噪聲、解調過程中的同步丟失、無線傳輸中的多徑衰減、磁性存儲器中的磁軌損失等原因。由於這些差錯的存在，大大限制了特定寬帶下的信息傳輸速率和傳輸的質量。特別是在無線多媒體傳輸系統中，由於大量的數據要在帶寬有限且受到各種突發乾擾的信道傳輸中維持很高的可靠性，這一問題變得更加突出。
為了解決數據在傳輸和存儲中的可靠性問題，通常採用信道編碼的方法。在目前已有的編碼方法中，低密度奇偶校驗碼(LDPC)因其卓越的性能引起很大的注意，並且被廣泛認為是許多電信和磁存儲應用中很有前途的糾錯編碼方法之一。長碼塊的LDPC碼和Turbo碼有相似的性能，他們的主要差別之一是LDPC碼的解碼更容易，本質上更適合於並行處理。這一性質再加上它出色的糾錯性能使它成為高速寬帶系統應用中理想的編碼方式。此外，LDPC中自帶的交織器避免了在信道編碼器和調製器之間進行額外的交織處理。
C.Howland和A.Blanksby兩人在「Parallel decoding architectures forlow density parity check」，in Proc.of 2001 IEEE Int.Symp.On Circuits andSystems，Sydney，May 2001中設計了一個完全並行的解碼器結構來達到極高的解碼速度。然而，隨著LDPC碼長度的增加，由於計算和通信過於複雜，其硬體實現複雜性極高。因此，在大部分的實際應用中，這種完全並行的設計方案都不適合，即使是僅採用短碼(碼字長度小於10000比特)的情況下也是如此。E.Boutillon，J.Castura，和F.R.Kschischang等人在「Decoder-first code design」，in Proceedings of the 2nd InternationalSymposium on Turbo Codes and Related Topics，pp.459-462，Brest，France，Sept.2000中提出了一種部分並行的解碼器結構並據此設計實現了解碼器。但是，該解碼器包含了大量隨機碼發生器，在實際應用中造成了複雜度增加，使得解碼器整體設計和硬體執行過程進一步複雜化。最近，Tong Zhang和Keshab K.Parihi在」Joint(3，k)-Regular LDPC Code andDecoder/Encoder Design」，to appear IEEE Transactions on Signal Process中又提出了一種更加結構化的LDPC解碼器，他們提出了一種更簡單的設計，不再使用隨機數發生器(random number generator)。不過，該設計中利用了非常複雜的隨機化網際網路(shuffle network)，由於較高的路由代價，仍然會造成硬體執行(FPGA/ASIC)性能下降。此外，這些編碼方案終究難以滿足許多高速應用所需要的高數據傳輸率要求。

發明內容
本發明克服了現有技術的不足之處，本發明的一目的是提出了一種高度結構化的LDPC碼(以下表示為HS-LDPC碼)的編碼方法和解碼方法。該方法有以下幾大優勢，使其非常合適於實際應用。該方法中沒有複雜的隨機化網絡，能夠極大地降低整個解碼器硬體執行的複雜性；其次，該方法是高度結構化的，易於根據各類應用的需要在硬體實現複雜度和速度之間進行折衷。此外，該方法有潛力在一個解碼器核心中實現不同碼率的解碼方式。該方法中系統化的HS-LDPC編碼器具有較低的硬體複雜度，能達到高達100Mbit/s的數據吞吐量。
LDPC碼是一種線性糾錯碼，線性糾錯碼採用一個生成矩陣G，將要發送的信息s＝{s1，s2，...，sm}轉換成被輸出的碼子t＝{t1，t2，...，tn}，n＞m。與生成矩陣G相對應的是一個校驗矩陣H，H滿足Ht＝0。LDPC碼是碼長為n的碼子，L是在它的校驗矩陣H中1的密度很低的矩陣。在校驗矩陣H中，每一列1的數目為列重j，每一行的數目為行重k，通常LDPC碼(j，k)的碼率為(k-j)/k，上述的描述是現有技術中已知的內容。
本發明的HS-LDPC碼是基於LDPC碼的基礎上對校驗矩陣H進行的高度結構化的編碼設計，其編碼方法是步驟一，編碼器中的一校驗矩陣產生單元根據預先設置的HS-LDPC碼的碼率、列重和行重值生成一奇偶校驗矩陣，並將生成的結果輸入一合成編碼單元；步驟二，所述的合成編碼單元將輸入的數據信息與所述的奇偶校驗矩陣進行合成運算，得到一具有奇偶校驗碼信息的數據信息；步驟三，將所述的由奇偶校驗信息比特和輸入數據信息特位合併的數據信息輸出。
所述的校驗矩陣產生單元生成奇偶校驗矩陣的優選步驟如下步驟一，校驗矩陣產生單元根據預先設置的HS-LDPC碼的列重固定為3，生成一個具有三個分矩陣校驗矩陣，步驟二，根據HS-LDPC碼的碼長和HS-LDPC碼的行重，將所述校驗矩陣的分矩陣生成若干塊校驗子矩陣(如圖1所示)；步驟三，根據所述的校驗子矩陣碼長除以所述的HS-LDPC碼的行重值得到一單位校驗矩陣；步驟四，將所述的校驗單位矩陣在所有的分矩陣中進行循環移位後，得到一奇偶校驗矩陣；步驟五，將所得到的一奇偶校驗矩陣輸入到合成編碼單元。
其中，所述的合成編碼單元包括一乘法單元、第一解算單元、第二解算單元和一合併單元。其具體的合成編碼運算是，所述的乘法單元將一輸入的數據信息Xs和所述的校驗矩陣產生單元生成的一奇偶校驗矩陣信息進行乘法運算，將其結果z輸入到第一解算單元根據第一個單元求解方程Uy＝z(U乘以y等於z)進行解算，其中y是該單元的求解結果，將解算信息y輸入第二解算單元，所述的第二解算單元根據第二單元求解方程LXp＝y，進行解算，其中U和L是上/下三角矩陣，Xp是帶有奇偶校驗信息的數據，也是該單元的求解結果。最後，合併單元將具有奇偶校驗矩陣信息的數據Xp和輸入信息Xs的比特位合併，並將其結果輸出。
本發明的另一目的是提供了一種用於HS-LDPC的解碼方法，其具體的方法如下根據奇偶校驗矩陣的結構，預先設定編碼器的可變節點單元，校驗接點單元和連接可變節點單元的數目和相應的連接結構，因為解碼器在執行解碼的過程中，每個可變節點單元負責相同列中的分矩陣和子矩陣的處理工作，每個校驗節點單元負責相同行中分矩陣和子矩陣的處理工作，所以所述的編碼器中的可變節點單元和校驗節點單元的數目和連接是與所述奇偶校驗矩陣的結構相符合的，所述可變節點單元根據奇偶校驗矩陣的行重值而設置，所述校驗節點單元根據所述奇偶校驗矩的列重值而設置。所述的連接單元負責可變節點單元和校驗節點單元的互聯，其是由奇偶校驗矩陣的結構所決定的，即是奇偶校驗矩陣中每一行中非零字的矩陣序列。需要指出的是因為當矩陣校驗碼是固定的，這些連接也都是固定的。其中所述的可變節點單元又包含多個存儲單元，用來存儲可變節點單元和校驗節點單元之間的交換信息。在解碼過程中，所述的可變節點單元和校驗節點單元共同完成HS-LDPC碼的迭帶解碼過程，其處理過程是根據Log-BP算法，此算法是常規的現有算法。
其中，所述的HS-LDPC解碼方法可以根據以下的情況而採取不同的方法，當需要提供更高的數據率的情況時，可以根據實際的需要將所述的可變節點單元和所述的校驗節點單元進行劃分，分成更小的可變節點單元和校驗節點單元，在解碼過程中所有的可變節點單元和校驗節點單元可以並行處理數據，這樣增加了更多的並行運行的處理單元。當需要降低硬體的複雜性的情況時，可以將所述的可變節點單元和所述的校驗節點單元按照簡單的時間共享的方式可並成一個處理單元，從而以速度換取硬體複雜性的降低。根據不同的需要，可以綜合考慮上述的情況。
本發明的再一目的是提供一種HS-LDPC編碼器，其中所述的編碼器由校驗矩陣產生單元和合成編碼單元組成。所述的校驗矩陣產生單元根據需要生長一奇偶校驗矩陣並將結果輸入到編碼合成單元。所述的合成編碼單元包括一乘法單元、第一解算單元、第二解算單元和一合併單元。一輸入的數據信息Xs和所述的校驗矩陣產生單元生成的一奇偶校驗矩陣信息輸入到所述的乘法單元內，所述的乘法單元對上述信息進行乘法運算，並將其結果輸入到所述的第一解算單元，所述的第一解算單元根據第一解算方程對輸入的信息進行結算，其將解算信息的結果輸入所述的第二解算單元，所述的第二解算單元根據其第二解算方程對輸入的信息進行解算，此時輸出的解算結果是具有奇偶校驗碼信息的數據，所述的第二解算單元將解算的結果輸入到所述的合併單元，所述的合併單元對將具有奇偶校驗碼信息的數據Xp和輸入信息Xs的比特位合併，並將其結果輸出。
本發明的再一目的是提供一種HS-LDPC解碼器，其中所述的解碼器由一可變節點單元，校驗節點單元和連接可變單元和校驗單元之間的連接單元組成。其中所述的可變節點單元又包含多個存儲單元，用來存儲可變單元和校驗單元之間的交換信息。所述的連接單元用於將可變節點單元和校驗節點單元互聯，其是由奇偶校驗矩陣結構所決定的。所述的每一可變節點單元用於對相同列中分矩陣和子矩陣的計算，每一校驗單元用於對相同行中分矩陣和子矩陣的計算。其中所述的可變節點單元的數目與矩陣校驗碼的行重有關的，所述的校驗節點單元的數目與矩陣校驗碼的列重有關。


圖1是本發明HS-LDPC編碼方法中的奇偶校驗矩陣H的結構圖；圖2是用於本發明HS-LDPC編碼方法的一個碼率為1/2的HS-LDPC解碼器；圖3是用於本發明HS-LDPC編碼方法的一個碼率為5/8的HS-LDPC解碼器；圖4是用於本發明HS-LDPC編碼方法的編碼器；圖5是本發明HS-LDPC編碼方法的第一實施例的矩陣P移位表；圖6是本發明HS-LDPC編碼方法的第一實施例的矩陣S移位表；圖7是本發明HS-LDPC編碼方法的第二實施例的矩陣P移位表；圖8是本發明HS-LDPC編碼方法的第二實施例的矩陣S移位表；圖9是本發明HS-LDPC編碼方法的系統與DVB-T系統下系統性能和仿真效果的對照表；圖10是本發明HS-LDPC編碼方法中在不同信道中採用QPSK的1/2碼率的HS-LDPC碼的誤碼率(BER)仿真結果圖；圖11是本發明HS-LDPC編碼方法中在不同信道中採用16QAW的3/4碼率的HS-LDPC碼的誤碼率BER仿真結果圖；圖12是本發明HS-LDPC編碼方法中在不同信道中採用64QAW的8/9碼率的HS-LDPC碼率BER仿真結果圖。
具體實施例方式
現結合具體附圖對本發明的實施例進行詳細的描述。實施例一是以編碼率為1/2的長碼進行本發明的HS-LDPC編碼方法和解碼方法。
例如要對碼率1/2、碼長為9036的HS-LDPC(3，6)碼進行編碼，如圖4所示的本發明HS-LDPC的編碼器，首先，所述的編碼器的校驗矩陣產生單元根據所要編碼的HS-LDPC(3，6)碼的碼長9036，列重j為3，將其生成分矩陣為H0，H1，H2的校驗矩陣H，如圖1所示，根據HS-LDPC(3，6)的行重k為6，和其碼長為9036故可以將碼長9036除以行重6，將所述的校驗矩陣的分矩陣的H0，H1，H2再進一步生成1506塊子矩陣A0，A1，...Ak，B0，B1，...Bk，C0，C1，...Ck，因為1個碼長為1，所以分矩陣的碼長可視為1506，如圖1所示，在利用分矩陣的碼長除以行重k值6，進而生成單位矩陣I的數目為251進而可以得到由單位矩陣的I(i，j)，為251X251的單位矩陣。H1中的單位矩陣P(i，j)是根據相對應的I(i，j)單位矩陣循環移位得到的，用T表示右循環移位的算子用T來表示右循環移位算子，Tu(i)代表向右循環移動u列，那麼P(i，j)＝Tu(i)。例如，T2(I55)=0010000010000011000001000]]>這裡，u為2。
同樣，H1中的單位矩陣S(i，j)也是根據相對應的I(i，j)單位矩陣的隨機循環移位。如圖5給出精選出的每個P(i，j)移位數目。圖6列出了S(i，j)總體隨機數中根據性能評估精選出的移位數目。最後，通過循環移位後得到一奇偶校驗矩陣H，其是具有三個分矩陣和由251X251的單位矩陣進行循環移位後形成的1506個子矩陣構成的高度結構化的一奇偶校驗矩陣。所述的校驗矩陣產生單元將此信息輸入合成編碼單元。如圖4所示，所述的合成編碼單元的乘法單元將一輸入的數據信息Xs和所述的奇偶校驗矩陣信息進行乘法運算，將其結果z輸入到第一解算單元，第一解算單元根據第一個單元求解方程Uy＝z(U乘以y等於z)進行解算，其中y是該單元的求解結果，將解算信息y輸入第二解算單元，第二解算單元根據第二單元求解方程LXp＝y，進行解算，其中U和L是上/下三角矩陣，Xp是帶有奇偶校驗信息的數據，也是該單元的求解結果。最後，合併單元將具有奇偶校驗碼信息的數據Xp和輸入信息Xs的比特位合併，並將其結果輸出。
如圖2所示的本發明用於HS-LDPC編碼方法的一個碼率為1/2的HS-LDPC解碼器，其結構和連接是根據上述的校驗矩陣產生單元生成的奇偶校驗矩陣H的結構而設定的，每一可變節點單元對相同列中分矩陣和子矩陣的計算，每一校驗節點單元用於對相同行中分矩陣和子矩陣的計算。所以所述的編碼器中的可變節點單元和校驗節點單元的數目和連接是與所述奇偶校驗矩陣的結構相符合的，所述可變節點單元根據奇偶校驗矩陣的行重值而設置，所述校驗節點單元根據所述奇偶校驗矩陣的列重值而設置。所述的連接單元負責可變節點單元和校驗節點單元的互聯，其是由奇偶校驗矩陣的結構所決定的，即是矩陣校驗碼中每一行中非零字的矩陣序列。這裡，由所得到的奇偶校驗矩陣H可得到所述的編碼器共有36個並行的可變節點VNC，18個並行運行的校驗節點單元CNU和3個連接單元與VNC和CNU連接，如圖2所示。其中所述的可變節點單元又包含多個存儲單元，用來存儲可變節點單元和校驗節點單元之間的交換信息。在解碼過程中，所述的可變節點單元和校驗節點單元共同完成HS-LDPC碼的迭帶解碼過程，其處理過程是根據Log-BP算法而實現的。
實施例二是以編碼率為5/8的長碼進行本發明的HS-LDPC編碼方法和解碼方法。其與實施例一不同之處僅在於所述編碼器中的校驗矩陣產生單元所生成奇偶校驗矩陣H不同和與H結構有關的解碼器的結構有變化，其他的編碼和解碼過程與實施例一基本相同，這裡就不再重複。
所述的校驗矩陣產生單元根據HS-LDPC碼(3，8)可知其列重j為3，可生成分矩陣為H0，H1，H2的奇偶校驗矩陣H，又根據其行重k為8，因為和碼長為9472故可以將碼長9472除以行重8，生成1184塊所述校驗分矩陣H0，H1，H2的校驗子矩陣A0，A1，...Ak，B0，B1，...Bk，C0，C1，...Ck，因為1個碼長為1，所以分矩陣的碼長可視為1184，在利用分矩陣的碼長除以行重k值8生成單位矩陣I的數目為148進而可以得到由單位矩陣的I(i，j)，148X148的單位矩陣。H1中的單位矩陣P(i，j)是根據相對應的I(i，j)單位矩陣循環移位得到的，這裡的算法與實施例一相同，即P(i，j)＝Tu(i)。H1中的單位矩陣S(i，j)也是根據相對應的I(i，j)單位矩陣的隨機循環移位。如圖6和圖7給出了每個P(i，j)和S(i，j)移位數目u。最後，通過循環移位後得到一奇偶校驗矩陣H，其是具有三個分矩陣和由148X148的單位矩陣進行循環移位後形成的1148個子矩陣而構成的高度結構化的一奇偶校驗矩陣。所述的校驗矩陣產生單元將此信息輸入合成單元。
如圖3所示的本發明用於HS-LDPC編碼方法的一個碼率為5/8的HS-LDPC解碼器，其結構和連接是根據上述的校驗矩陣產生單元生成的奇偶校驗矩陣H的結構而設定的，每一可變節點單元對相同列中分矩陣和子矩陣的計算，每一校驗節點單元用於對相同行中分矩陣和子矩陣的計算。所以所述的編碼器中的可變節點單元和校驗節點單元的數量和連接是與所述奇偶校驗矩陣的結構相符合的，所述可變節點單元根據奇偶校驗矩陣的行重值而設置，所述校驗節點單元根據所述奇偶校驗矩陣的列重值而設置。所述的連接單元負責可變節點單元和校驗節點單元的互聯，其是由奇偶校驗矩陣的結構所決定的。這裡，所述的編碼器共有32個並行的可變節點VNC，12個並行運行的校驗節點單元CNU和3個連接單元與VNC和CNU連接。其中所述的可變節點單元又包含多個存儲單元，用來存儲可變節點單元和校驗節點單元之間的交換信息。根據奇偶校驗矩陣H的需要，在圖中用三個路由器來實現VNU和CNU之間的固定連接。為了降低硬體實現的複雜度，該解碼器的VNU和CNU採用了時間共享的方式，每個VNU負責相臨兩列中子矩陣的處理工作，每個CNU負責相臨兩行中子矩陣的計算工作。對照碼率為1/2的LDPC的解碼器框圖可以看出，兩個解碼器的結構非常相似，而這正是結構化的H矩陣所決定的。在解碼過程中，所述的可變節點單元和校驗節點單元共同完成HS-LDPC碼的迭帶解碼過程，其處理過程是根據Log-BP算法而實現的。
本發明僅以1/2碼率和5/8碼率為例對本發明的HS-LDPC編解碼方法進行說明，本發明的HS-LDPC編碼方法不僅限於上述實施例還可也以適用於不同的碼率。
利用本發明所涉及的HS-LDPC編碼和解碼方法使得數據在傳輸時，特別是數據信號在不同的邏輯信道上傳輸時，可以採用靈活的調製/編碼配置，在數率傳輸速率和硬體複雜程度上可以根據需要而靈活掌握，這給需要寬帶較大的多媒體數據傳輸帶來了更大的便利。本發明的HS-LDPC編碼和解碼的效果以及其在整個系統中的性能也是具有明顯的優越性的，如圖9所示，在採用HS-LDPC編碼方法和DVB-T系統下系統性能和仿真效果的對照表，其中在相同碼率下，在低數據率，中數據率和高數據率的情況下，採用DVB-T系統中傳輸的數據率均低於採用HS-LDPC系統的數據率，並且採用DVB-T系統中的門限值均高於HS-LDPC系統所需要的門限值，也就是說，HS-LDPC系統所需要的硬體複雜度明顯的低於DVB-T系統所需要的硬體複雜度。圖10至圖12所示的是本發明的編碼方法在不同的信道中採用不同的調幅下的誤碼率的仿真效果圖，其清楚的說明本發明的編碼方法具有優越的糾錯性能。
本領域普通技術人員可在本發明的精神及觀點內對本發明進行多種不同的修改。凡依本發明權利要求書範圍所作的同等的變化及修飾，皆為本發明所保護的範圍。
權利要求
1.一種高度結構化的LDPC的編碼方法，其包括如下步驟步驟一，通過一編碼器的一校驗矩陣產生單元根據預先設置的高度結構化的LDPC碼的碼率、列重和行重值生成一奇偶校驗矩陣，並將生成的結果輸入一編碼器的一合成編碼單元；步驟二，所述的合成編碼單元將輸入的數據信息與所述的奇偶校驗矩陣進行合成運算，得到一具有奇偶校驗矩陣信息的數據信息；步驟三，將所述的由奇偶校驗信息比特和輸入數據信息比特位合併的數據信息輸出。
2.如權利要求1所述的高度結構化的LDPC的編碼方法，其中所述的校驗矩陣產生單元成生奇偶校驗矩陣的步驟是步驟一，校驗矩陣產生單元根據高度結構化的LDPC碼的列重固定為3，生成一個具有三個校驗分矩陣的校驗矩陣；步驟二，根據高度結構化的LDPC碼的碼長和高度結構化的LDPC碼中的行重，將所述的校驗分矩生成若干塊校驗子矩陣；步驟三，根據所述的校驗子矩陣的碼長除以所述高度結構化的LDPC碼中的行重值得到一校驗單位矩陣；步驟四，將所述的校驗單位矩陣在所有的校驗分矩陣中進行循環移位後，得到一奇偶校驗矩陣；步驟五，將所得到的一奇偶校驗矩陣信息輸入到編碼器的合成編碼單元。
3.如權利要求1或2所述的高度結構化的LDPC的編碼方法，其中，所述的奇偶校驗矩陣的列重(j)固定為3，行重(k)根據不同的碼率變化。
4. 如權利要求3所述的一種高度結構化的LDPC編碼方法，其中所述的奇偶校驗矩陣由三個校驗子矩陣(H0)，(H1)，(H2)構成。
5.如權利要求4所述的高度結構化的LDPC編碼方法，其中，所述的校驗分矩陣H0，是由單位矩I(i，j)陣循環移位構成，所述的分矩陣H1，是由單位矩P(i，j)陣循環移位構成，所述的分矩陣H2，是由單位矩S(i，j)陣循環移位構成。
6.如權利要求5所述的高度結構化的LDPC編碼方法，其中，所述的循環移位是按照如下公式進行的移位P(i，j)＝Tu(i)，T表示右循環移位的算子用T來表示右循環移位算子，Tu(i)代表向右循環移動u列。
7. 如權利要求5所述的高度結構化的LDPC編碼方法，其中，所述的循環移位是按照如下公式進行的移位S(i，j)＝Tu(i)，T表示右循環移位的算子用T來表示右循環移位算子，Tu(i)代表向右循環移動u列。
8.如權利要求1所述的高度結構化的LDPC的編碼方法，其中，所述的合成編碼單元的合成編碼運算方法是，步驟一，一乘法單元將一輸入的數據信息Xs和所述的校驗矩陣產生單元生成的一奇偶校驗矩陣信息Hs進行乘法運算，將其結果z輸入到第一解算單元進行解算；步驟二，所述的第一解算單元根據第一個單元解算方程Uy＝z(U乘以y等於z)，其中y是該單元的求解結果，將解算信息y輸入第二解算單元進行解算；步驟三，所述的第二解算單元根據第二單元解算方程L Xp＝y，其中U和L是上/下三角矩陣，Xp是帶有奇偶校驗信息的數據，也是該單元的求解結果輸入一合併單元；步驟四，所述的合併單元將具有奇偶校驗矩陣信息的數據Xp和輸入信息Xs的比特位合併，並將其結果輸出。
9.一種高度結構化的LDPC編碼器，其中，所述的編碼器由一校驗矩陣產生單元和一合成編碼單元組成，其中，所述的校驗矩陣產生單元根據預先設置的HS-LDPC碼的碼率、列重和行重值生成一奇偶校驗矩陣，並將生成的結果輸入所述的合成編碼單元；所述的合成編碼單元其用於將輸入的數據信息與所述的奇偶校驗矩陣進行合成運算，得到一具有奇偶校驗矩陣信息的數據信息，並將所述的由奇偶校驗信息比特和輸入數據信息特位合併的數據信息輸出。
10.如權利要求9所述的高度結構化的LDPC編碼器，其中所述的合成編碼單元由一乘法法單元、第一解算單元，第二解算單元和一合併單元組成，所述的乘法單元用於將輸入的信息比特(Xs)進行乘法運算得到信號(z)並將此信號輸入第一解算單元；所述的第一解算單元用於根據第一解算方程進行解算，並將解算得到一解算信息(Uy)輸入第二解算單元；所述的第二解算單元用於根據第二解算方程將從一解算單元輸出的信息(Uy)再次進行解算，得到帶有奇偶校驗信息的數據並將該數據Xp輸入到合併單元；所述的合併單元用於將具有奇偶校驗碼信息的數據Xp和輸入信息Xs的比特位合併，並將其結果輸出。
11.一種高度結構化的LDPC解碼方法，其包括如下步驟步驟一，根據奇偶校驗矩陣的結構，預先設定編碼器的可變節點單元，校驗接點單元和連接單元的數目和相應的連接結構；步驟二，在執行解碼的過程中，每個可變節點單元負責相同列中的分矩陣和子矩陣的處理工作，每個校驗節點負責相同行中分矩陣和子矩陣的處理工作，所述的連接單元負責可變節點單元和校驗節點單元的互聯，其中所述的可變節點單元又包含多個存儲單元，用來存儲可變節點單元和校驗節點單元之間的交換信息。；步驟三，所述的可變節點單元和校驗節點單元共同完成HS-LDPC碼的迭帶解碼過程。
12.如權利要求11所述的高度結構化的LDPC的解碼方法，其中所述的編碼器中的可變節點單元和校驗節點單元的數量和連接是與所述矩陣校驗碼的結構相符合的，所述可變節點單元根據奇偶矩陣校驗碼的行重值而設置，所述校驗節點單元根據所述奇偶矩陣校驗的列重值而設置，所述的連接單元是由矩陣校驗碼的結構中每一行中非零的字矩陣的序列而決定的。
13.如權利要求11或12所述的高度結構化的LDPC的解碼方法，其中所述的連接單元是固定的連接單元。
14.如權利要求11或12所述的高度結構化的LDPC的解碼方法，其中所述的連接單元是路由器。
15.如權利要求11或12所述的高度結構化的LDPC的解碼方法，其中所述的迭代解碼算法是採用Log-BP算法。
16.如權利要求11或12所述的高度結構化的LDPC的解碼方法，其中當需要提供更高的數據率的情況時，可以根據實際的需要將所述的可變節點單元和所述的校驗節點單元進行劃分，分成更小的可變節點單元和校驗節點單元，在解碼過程中所有的可變節點單元和校驗節點單元可以並行處理數據。
17.如權利要求11或12所述的高度結構化的LDPC的解碼方法，其中當需要降低硬體的複雜性的情況時，可以將所述的可變節點單元和所述的校驗節點單元按照簡單的時間共享的方式可並成一個處理單元。
18.如權利要求11或12所述的高度結構化的LDPC的解碼方法，其中可以根據實際情況，採取將所述可變節點單元和所述的校驗節點單元劃分更小的可變節點單元和校驗節點單元以及將所述的可變節點單元和所述的校驗節點單元按照簡單的時間共享的方式可並成一個處理單元相結合的方式。
19.一種高度結構化的LDPC解碼器，所述的解碼器由一可變節點單元，校驗節點單元和連接可變單元和校驗單元之間的連接單元組成；其中所述的每一可變節點單元用於對相同列中分矩陣和子矩陣的計算，可變節點單元的數目根據矩陣校驗碼的行重而設置，其通過所述的連接單元與所述的校驗節點單元連接；其中所述的每一校驗節點單元用於對相同行中分矩陣和子矩陣的計算，校驗節點單元的數目根據其數目矩陣校驗碼的列重而設置，其通過所述的連接單元與所述的可變單元連接；其中所述的可變節點單元又包含多個存儲單元，用來存儲可變單元和校驗單元之間的交換信息；所述的連接單元用於將可變節點單元和校驗節點單元互聯，其是由矩陣校驗碼的結構所決定的。
全文摘要
本發明提出一種高度結構化的LDPC編解碼方法，其編碼是通過編碼器的一校驗矩陣產生單元根據預先設置的HS－LDPC碼的碼率、列重和行重生成一奇偶校驗矩陣，並將生成的結果輸入一編碼器的一合成編碼單元，合成編碼單元將輸入的數據信息與奇偶校驗矩陣進行合成運算，將由奇偶校驗信息比特和輸入數據信息特位合併的數據信息輸出。其解碼方法是根據矩陣奇偶校驗碼的需要，預先設定編碼器的可變節點單元，校驗接點單元和連接單元的數量和相應的連接結構，可變節點單元和校驗節點單元共同完成HS－LDPC碼的迭帶解碼過程。該方法能夠極大地降低整個解碼器硬體執行的複雜性，易於根據各類應用的需要在硬體實現複雜度和速度之間的折衷。
文檔編號H03M13/00GK1625057SQ20031011889
公開日2005年6月8日 申請日期2003年12月4日 優先權日2003年12月4日
發明者劉輝, 王聯, 邢觀斌, 沈漫源, 楊慶華, 申紅兵, 李群 申請人:北京泰美世紀科技有限公司