具有輔助電路的低壓差穩壓器電路的製作方法

2023-05-07 04:04:01

本發明涉及電路領域，尤其涉及一種具有輔助電路的低壓差穩壓器電路。

背景技術：

在電子設備中，電源電壓通常都可能在較大的範圍內變化，例如可攜式設備中的鋰離子電池充足電時能夠提供4.2伏特的電壓，放電完後僅能提供2.3伏特的電壓，變化範圍很大。而電子設備的工作電路通常需要穩定的電源電壓，因此目前通常在電源的輸出端加入低壓差穩壓器(LDO：Low Dropout Regulator)電路，由於低壓差穩壓器具有設定的穩壓電壓，其首先將實際電源電壓轉換為所述設定的穩壓電壓，再將轉換後的穩壓電壓提供給工作電路，這樣就保證了電子設備的電源電壓變化時，通過低壓差穩壓器提供給工作電路的電壓始終穩定。

在低壓差穩壓器電路啟動時，輸出電壓和反饋電壓信號都維持在低電壓，而基準電壓通常會提前建立好。此時，低壓差穩壓器電路中的誤差放大器的輸出很大，會造成低壓差穩壓器的功率MOS電晶體瞬態輸出電流很高，有可能會損壞低壓差穩壓器電路的晶片。

現有技術中為了消除功率MOS電晶體的浪湧電流，通常會設計軟啟動電路，其主要是圍繞基準電壓緩慢上升而設計。具體地，在啟動時，用一個緩慢上升的基準電壓與反饋電壓進行比較，從而限制誤差放大器的輸出，進而限制功率MOS電晶體浪湧電流。但是，現有技術中，通常需要較大面積的電容才能使基準電壓緩慢上升，達到限流效果。這種方法難以對啟動時的輸出電流實現精確控制，輸出電壓的建立過程有過衝，且最終建立穩定輸出電壓需要較長的時間。

因此，有必要提出一種新型的低壓差穩壓器電路。

技術實現要素：

本發明解決的問題是，現有技術的低壓差穩壓器電路的性能不佳。

為解決上述問題，本發明提供了一種具有輔助電路的低壓差穩壓器電路，包括：低壓差穩壓器、採樣電路、鏡像電路和電流源電路，其中，所述低壓差穩壓器包括功率MOS電晶體，所述功率MOS電晶體的漏極作為所述低壓差穩壓器的輸出端，輸出穩壓電壓；所述採樣電路與所述功率MOS電晶體的柵極連接，適於對所述功率MOS電晶體的電流進行採樣，且所述採樣電路的電流與所述功率MOS電晶體的電流具有第一比例關係；所述鏡像電路連接所述採樣電路和所述電流源電路，且使得所述採樣電路的電流與所述電流源電路的電流具有第二比例關係；所述電流源電路在所述穩壓電壓大於預設參考電壓時的電流值大於在所述穩壓電壓小於所述預設參考電壓時的電流值。

可選地，所述電流源電路包括第一電流源、第二電流源、第三電流源、第一開關和第二開關，其中，所述第一電流源、所述第二電流源和所述第三電流源各自的第一端相互連接，並構成所述電流源電路的第一端；所述第二電流源的第二端通過所述第一開關、所述第三電流與的第二端通過所述第二開關與所述第一電流源的第二端相互連接，並構成所述電流源電路的第二端；通過控制所述第一開關和所述第二開關的閉合或者斷開可以改變所述電流源電路的電流大小。

可選地，當所述低壓差穩壓器輸出的穩壓電壓小於預設參考電壓時，所述第一開關和所述第二開關斷開，所述電流源電路的電流為所述第一電流源的電流；當所述低壓差穩壓器輸出的穩壓電壓高於所述預設參考電壓時，第一開關和所述第二開關閉合，所述電流源電路的電流為所述第一電流源、所述第二電流源和所述第三電流源的電流和。

可選地，所述具有輔助電路的低壓差穩壓器電路還包括第一控制電路，所述第一控制電路包括比較器，其中，所述比較器的正相輸入端接入所述穩壓電壓，反相輸入端接入所述預設參考電壓，輸出端作為所述第一控制電路的輸出端；所述第一控制電路適於控制所述第一開關，當所述第一控制電路的輸出端輸出低電平時，所述第一開關斷開；當所述第一控制電路的輸出端輸出高電平時，所述第一開關閉合。

可選地，所述具有輔助電路的低壓差穩壓器電路還包括第二控制電路，所述第二控制電路包括：第一PMOS電晶體，第四電流源和第四開關，其中， 所述第一PMOS電晶體的源極和漏極連接第一電壓；所述第四電流源的第一端連接所述第一PMOS電晶體的柵極，第二端連接第二電壓；所述第四開關的第一端連接所述第一電壓，第二端連接所述第一PMOS電晶體的柵極和所述第四電流源的第一端，且作為所述第二控制電路的輸出端；所述第二控制電路適於控制所述第二開關，當所述第二控制電路的輸出端輸出高電平時，控制所述第二開關斷開；當所述第二控制電路的輸出端輸出低電平時，控制所述第二開關閉合。

可選地，所述第一控制電路還適於控制所述第四開關，當所述第一控制電路的輸出端輸出低電平時，所述第四開關閉合；當所述第一控制電路的輸出端輸出高電平時，所述第四開關斷開。

可選地，所述具有輔助電路的低壓差穩壓器電路還包括第三控制電路，所述第三控制電路包括：第二PMOS電晶體、第五電流源、第一NMOS電晶體和第三開關，其中，所述第二PMOS電晶體的源極連接第一電壓，漏極連接所述功率MOS電晶體的柵極；所述第五電流源的第一端連接所述第一電壓，第二端連接所述第二PMOS電晶體的柵極；所述第一NMOS電晶體的柵極連接所述第二PMOS電晶體的柵極，源極和漏極連接第二電壓；所述第三開關的第一端連接所述第一NMOS電晶體的柵極，第二端連接所述第二電壓。

可選地，所述第三開關通過低壓差穩壓器開關使能信號控制，當所述低壓差穩壓器開關使能信號有效時，所述第三開關斷開。

可選地，所述採樣電路包括第三PMOS電晶體，所述第三PMOS電晶體的源極連接第一電壓，柵極連接所述功率MOS電晶體的柵極。

可選地，所述鏡像電路包括：第二NMOS電晶體、第三NMOS電晶體、第四PMOS電晶體、第五PMOS電晶體、第四NMOS電晶體、第五NMOS電晶體和第六PMOS電晶體，其中，所述第二NMOS電晶體的柵極與漏極互連且與所述第三PMOS電晶體的源極連接，源極與第二電壓連接；所述第三NMOS電晶體的柵極與所述第二NMOS電晶體的柵極連接，源極連接所述第二電壓；所述第四PMOS電晶體的柵極與漏極互連且與所述第三NMOS電晶體的漏極連接，源極連接所述第一電壓；所述第五PMOS電晶體的柵極與所 述第四PMOS電晶體的柵極連接，源極連接所述第一電壓；所述第四NMOS電晶體的柵極與漏極互連且與所述第五PMOS電晶體的漏極連接，源極與所述第二電壓連接；所述第五NMOS電晶體的柵極與所述第四NMOS電晶體的柵極連接，漏極與所述電流源電路的第二端連接，源極連接所述第二電壓；所述第六PMOS電晶體的柵極與所述電流源電路的第二端連接，漏極與所述功率MOS電晶體的柵極連接，源極連接所述第一電壓。

可選地，所述低壓差穩壓器還包括誤差放大器電路，緩衝電路，反饋電路，其中，所述誤差放大器電路的第一輸入端接入基準電壓，輸出端連接所述緩衝電路的輸入端；所述功率MOS電晶體的柵極連接所述緩衝電路的輸出端，源極連接第一電壓；所述反饋電路的輸入端連接所述功率MOS電晶體的漏極，輸出端連接所述誤差放大器的第二輸入端。12.如權利要求11所述的電路，其特徵在於，所述緩衝電路包括第一電阻，第七PMOS電晶體和第六NMOS電晶體，其中，所述第一電阻的第一端連接第一電壓，第二端連接所述功率MOS電晶體的柵極；所述第七PMOS電晶體的源極連接所述第一電壓，柵極和漏極互連且與所述功率MOS電晶體的柵極連接；所述第六NMOS電晶體的柵極連接所述誤差放大器電路的輸出端，漏極連接所述功率MOS電晶體的柵極，源極連接第二電壓。

可選地，所述反饋電路包括第二電阻和第三電阻，其中，所述第二電阻的第一端作為所述反饋電路的輸入端連接所述功率MOS電晶體的柵極；所述第三電阻的第一端與所述第二電阻的第二端連接作為所述反饋電路的輸出端，且與所述誤差放大器的第二輸入端連接，所述第三電阻的第二端連接所述第二電壓。

可選地，所述第一電壓為電源電壓，所述第二電壓為負電源電壓或接地。

與現有技術相比，本發明的技術方案具有以下優點：

本發明實施例的具有輔助電路的低壓差穩壓器電路包括：低壓差穩壓器、採樣電路、鏡像電路和電流源電路。所述低壓差穩壓器電路包括功率MOS電晶體，所述功率MOS電晶體的漏極作為所述低壓差穩壓器電路的輸出端，輸出穩壓電壓；所述功率MOS電晶體與所述採樣電路、所述鏡像電路和所述電 流源電路連接，使得所述功率MOS電晶體的電流與所述電流源電路的電流具有設定的比例關係，且所述電流源電路在所述穩壓電壓大於預設參考電壓時的電流值大於在所述穩壓電壓小於所述預設參考電壓時的電流值。由於所述電流源電路的電流基於所述低壓差穩壓器電路輸出的穩壓電壓可變，則所述功率MOS電晶體的電流也可以被限定在特定範圍內，例如，可以在短路時被限制在較低範圍內實現短路保護功能，也可以在啟動過程中隨著VOUT的充電而逐漸升高，實現軟啟動的功能。

進一步地，本發明實施例的具有輔助電路的低壓差穩壓器電路還包括第三控制電路，在啟動時，所述第三控制電路通過對所述功率MOS電晶體柵極的上拉作用，可以消除所述功率MOS電晶體的電流過衝。

附圖說明

圖1是本發明一實施例的具有輔助電路的低壓差穩壓器電路的結構示意圖。

圖2是本發明一實施例的電流源電路的電路結構示意圖；

圖3是本發明一實施例的第一控制電路的電路結構示意圖；

圖4是本發明一實施例的第二控制電路的電路結構示意圖；

圖5是本發明一實施例的鏡像電路的電路結構示意圖；

圖6是本發明一實施例的緩衝電路的電路結構示意圖；

圖7是本發明一實施例的第三控制電路的電路結構示意圖。

具體實施方式

由背景技術可知，現有技術的低壓差穩壓器電路性能不佳。

本發明實施例提供了一種具有輔助電路的低壓差穩壓器電路，除低壓差穩壓器電路外，還包括由採樣電路，鏡像電路和電流源電路構成的輔助電路。所述低壓差穩壓器電路包括功率MOS電晶體，所述功率MOS電晶體的漏極作為所述低壓差穩壓器電路的輸出端，輸出穩壓電壓；所述功率MOS電晶體與所述採樣電路、所述鏡像電路和所述電流源電路連接，使得所述功率MOS電晶體的電流與所述電流源電路的電流具有設定的比例關係，且所述電流源電 路在所述穩壓電壓大於預設參考電壓時的電流值大於在所述穩壓電壓小於所述預設參考電壓時的電流值。本發明電流源電路的電流基於所述低壓差穩壓器電路輸出的穩壓電壓可變，可以精確的控制啟動電流在安全範圍內，啟動電流穩定；此外，本發明還具有第三控制電路，所述第三控制電路可以起到過衝消除作用。與現有技術相比，本發明的技術方案縮短了啟動時間並且節省了晶片面積，降低了成本。

為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

需要說明的是，提供這些附圖的目的是有助於理解本發明的實施例，而不應解釋為對本發明的不當的限制。為了更清楚起見，圖中所示尺寸並未按比例繪製，可能會做放大、縮小或其他改變。

參考圖1，圖1示出了本發明一實施例的具有輔助電路的低壓差穩壓器電路的結構示意圖。所述具有輔助電路的低壓差穩壓器電路包括：低壓差穩壓器電路110、採樣電路120、鏡像電路130和電流源電路140，其中，所述低壓差穩壓器電路110包括功率MOS電晶體113，所述功率MOS電晶體113的漏極作為所述低壓差穩壓器電路的輸出端，輸出穩壓電壓VOUT；所述採樣電路120與所述功率MOS電晶體113的柵極連接，適於對所述功率MOS電晶體113的電流進行採樣，且所述採樣電路120的電流與所述功率MOS電晶體113的電流具有第一比例關係；所述鏡像電路130連接所述採樣電路120和所述電流源電路140，且使得所述採樣電路120的電流與所述電流源電路140的電流具有第二比例關係；所述電流源電路140在所述穩壓電壓VOUT大於預設參考電壓時的電流值大於在所述穩壓電壓VOUT小於所述預設參考電壓時的電流值。

在一實施例中，上述具有輔助電路的低壓差穩壓器電路可以用於移動通信終端中。具體地，移動通信終端的電源電壓經過降壓式變換電路(BUCK)降壓後，BUCK輸出較低的電壓到所述低壓差穩壓器電路，再經過所述低壓差穩壓器電路穩壓整流後提供給數字基帶(DBB：Digital Baseband)。在一具體實施例中，所述移動通信終端的電源電壓可以為4V，經過所述BUCK電路降壓後，輸出1.5V電壓到所述低壓差穩壓器電路，經所述低壓差穩壓器電路 穩壓整流後輸出1V的穩定電壓到DBB。在其他實施例中，以上各電壓會有不同，本發明對此不作限定。

本發明實施例的低壓差穩壓器電路可以在低電源電壓輸入(例如，1.5V)的要求下工作。因此，特別適於電源電壓經過BULK降壓後，再經過所述低壓差穩壓器為DBB供電。

參考圖2，圖2示出了本發明一具體實施例的電流源電路140。所述電流源電路140包括第一電流源I1、第二電流源I2、第三電流源I3、第一開關S1和第二開關S2，其中，所述第一電流源I1、所述第二電流源I2和所述第三電流源I3各自的第一端相互連接，並構成所述電流源電路140的第一端；所述第二電流源I2的第二端通過所述第一開關S1、所述第三電流I3的第二端通過所述第二開關S2與所述第一電流源I1的第二端相互連接，並構成所述電流源電路140的第二端B；通過控制所述第一開關S1和所述第二開關S2的閉合或者斷開可以改變所述電流源電路140的電流大小。在實際應用中，所述第一電流源I1，第二電流源I2和第三電流源I3的大小可以相同或者不同，可以根據具體應用環境作出選擇，本發明對此不作出限定。

參考圖1，本實施例中，所述具有輔助電路的低壓差穩壓器電路還具有第一控制電路150和第二控制電路160，所述第一控制電路150用於控制所述電流源電路140中的第一開關S1，所述第二控制電路160用於控制所述電流源電路140中的第二開關S2。

具體地，圖3示出了本發明一實施例第一控制電路150。所述第一控制電路150包括比較器，所述比較器的正相輸入端接入本實施例的低壓差穩壓器電路輸出的穩壓電壓VOUT，反相輸入端接入所述預設參考電壓VREF_SP，輸出端作為所述第一控制電路150的輸出端Short_prot。所述預設參考電壓VREF_SP可以為短路保護的閾值參考電壓，其值通常為低壓差穩壓器電路的輸出被短路時的電壓值。例如，當所述低壓差穩壓器電路正常工作時輸出電壓為1V時，所述預設參考電壓VREF_SP可以為0.3V～0.4V。

本實施例中，當所述穩壓電壓VOUT低於所述預設參考電壓VREF_SP時，所述第一控制電路150的輸出端Short_prot輸出低電平，此時，所述第一控制電路 150控制所述電流源電路140的第一開關S1斷開；當所述穩壓電壓VOUT高於所述預設參考電壓VREF_SP時，所述第一控制電路150的輸出端Short_prot輸出高電平，此時，所述第一控制電路150控制所述電流源電路140的第一開關S1閉合。

參考圖4，圖4示出了本發明一實施例的第二控制電路160。所述第二控制電路160包括：第一PMOS電晶體Mp1，第四電流源I4和第四開關S4，其中，所述第一PMOS電晶體Mp1的源極和漏極連接第一電壓VDD；所述第四電流源I4的第一端連接所述第一PMOS電晶體Mp1的柵極，第二端連接第二電壓VSS；所述第四開關S4的第一端連接所述第一電壓VDD，第二端連接所述第一PMOS電晶體Mp1的柵極和所述第四電流源I4的第一端，且作為所述第二控制電路160的輸出端EE。

本實施例中，所述第二控制電路160中的第四開關S4通過所述第一控制電路150控制，當所述第一控制電路150的輸出端Short_prot輸出低電平時，所述第四開關S4閉合；當所述第一控制電路150的輸出端Short_prot輸出高電平時，所述第四開關S4斷開。也就是，當所述穩壓電壓VOUT低於所述預設參考電壓VREF_SP時，所述第四開關S4閉合；當所述穩壓電壓VOUT高於所述預設參考電壓VREF_SP時，所述第四開關S4斷開。

繼續參考圖4，圖4中，所述第一PMOS電晶體Mp1的源極和漏極互連，所述第一PMOS電晶體Mp1可以等效為一電容。當所述第四開關S4閉合時，所述第二控制電路160的輸出端EE輸出高電平，控制所述第一控制電路150中的第二開關S2斷開；當所述第四開關S4斷開時，所述第一PMOS電晶體Mp1等效的電容被所述第四電流源I4放電，所述第二控制電路160的輸出端EE電壓逐漸降低至低電平，控制所述第一控制電路150中的第二開關S2緩慢閉合。

參考圖5，圖5中示出了本發明實施例的鏡像電路130，同時還示出了所述鏡像電路130和所述採樣電路120與所述電流源電路140的連接關係。

具體地，所述採樣電路120包括第三PMOS電晶體Mp3，所述第三PMOS電晶體Mp3的源極連接第一電壓VDD，柵極連接所述功率MOS電晶體113的柵極C。由於所述第三PMOS電晶體Mp3的柵極與所述功率MOS電晶體113的柵極連接，所述第三PMOS電晶體Mp3可以對所述功率MOS電晶體113的電流進 行採樣。因此，所述採樣電路的電流，即所述第三PMOS電晶體Mp3的電流與所述功率MOS電晶體113的電流具有第一比例關係。例如，本實施例中，所述第三PMOS電晶體Mp3的電流與所述功率MOS電晶體113的電流比為1：M。所述M的值可以根據具體電路設定，本發明對比不做限定。

所述鏡像電路130包括：第二NMOS電晶體Mn2、第三NMOS電晶體Mn3、第四PMOS電晶體Mp4、第五PMOS電晶體Mp5、第四NMOS電晶體Mn4、第五NMOS電晶體Mn5和第六PMOS電晶體Mp6，其中，所述第二NMOS電晶體Mn2的柵極與漏極互連且與所述第三PMOS電晶體Mp3的源極連接，源極與第二電壓VSS連接；所述第三NMOS電晶體Mn3的柵極與所述第二NMOS電晶體Mn2的柵極連接，源極連接所述第二電壓VSS；所述第四PMOS電晶體Mp4的柵極與漏極互連且與所述第三NMOS電晶體Mn3的漏極連接，源極連接所述第一電壓VDD；所述第五PMOS電晶體Mp5的柵極與所述第四PMOS電晶體Mp4的柵極連接，源極連接所述第一電壓VDD；所述第四NMOS電晶體Mn4的柵極與漏極互連且與所述第五PMOS電晶體Mp5的漏極連接，源極與所述第二電壓VSS連接；所述第五NMOS電晶體Mn5的柵極與所述第四NMOS電晶體Mn4的柵極連接，漏極與所述電流源電路140的第二端B連接，源極連接所述第二電壓VSS；所述第六PMOS電晶體Mp6的柵極與所述電流源電路的第二端B連接，漏極與所述功率MOS電晶體133的柵極C連接，源極連接所述第一電壓VDD。本實施例中，所述第三PMOS電晶體Mp3，第二NMOS電晶體Mn2、第三NMOS電晶體Mn3、第四PMOS電晶體Mp4、第五PMOS電晶體Mp5、第四NMOS電晶體Mn4、第五NMOS電晶體Mn5和第六PMOS電晶體Mp6構成三級電流鏡電路，使得所述採樣電路的電流，即所述第三PMOS電晶體Mp3的電流與所述電流源電路140的電流具有第二比例關係。例如，本實施例裡，所述鏡像電路的三級電流鏡的電流比例關係分別為N：1、K：1和J：1，則所述第三PMOS電晶體Mp3的電流與所述電流源電路140的電流的比例關係為(N*K*J)：1。所述N、K、J的值可以根據具體電路設定，本發明對比不做限定。

繼續參考圖1，以下對本發明具有輔助電路的低壓差穩壓器電路中的低壓差穩壓器110進行進一步描述。如圖1所示，所述低壓差穩壓器100包括所述功率MOS電晶體113，所述功率MOS電晶體113為PMOS電晶體。所述低壓差穩 壓器100還包括誤差放大器電路111，緩衝電路112，反饋電路(未標示)，其中，所述誤差放大器電路111的第一輸入端接入基準電壓VREF，輸出端連接所述緩衝電路112的輸入端；所述功率MOS電晶體113的柵極連接所述緩衝電路112的輸出端C，源極連接第一電壓VDD；所述反饋電路的輸入端連接所述功率MOS電晶體113的漏極，輸出端連接所述誤差放大器111的第二輸入端。

本實施例中，所述基準電壓VREF由外部電路提供，用於與反饋電路140輸出的反饋電壓VFB進行比較，固定所述低壓差穩壓器電路輸出的穩壓電壓VOUT的值。

以下對所述緩衝電路112和反饋電路進行描述。參考圖6，圖6示出了本發明一實施例中的緩衝電路112的具體結構示意圖。如圖6所示，所述緩衝電路112包括第一電阻R1，第七PMOS電晶體Mp7和第六NMOS電晶體Mn6，其中，所述第一電阻R1的第一端連接第一電壓VDD，第二端連接所述功率MOS電晶體113的柵極；所述第七PMOS電晶體Mp7的源極連接所述第一電壓VDD，柵極和漏極互連且與所述功率MOS電晶體113的柵極連接；所述第六NMOS電晶體Mn6的柵極連接所述誤差放大器電路110的輸出端A，漏極連接所述功率MOS電晶體的柵極C，源極連接第二電壓VSS。

本實施例中，所述緩衝電路112作為所述低壓差穩壓器的第二級放大，可以提高所述低壓差穩壓器的響應速度。此外，所述緩衝電路112採用第六NMOS電晶體Mn6作為放大管，由於通常NMOS電晶體所需的電源電壓小於PMOS電晶體的所需的電源電壓，因此，使得本發明實施例的低壓差穩壓器電路更適於滿足更低的VDD輸入電壓的應用場景。例如，移動通信終端的電源電壓經過BUCK電路降壓後，輸出1.5V的電壓作為所述低壓差穩壓器的電源電壓VDD。

繼續參考圖1，圖1中還示出了所述反饋電路的具體結構示意圖。所述反饋電路包括第二電阻R2和第三電阻R3，其中，所述第二電阻R2的第一端作為所述反饋電路的輸入端連接所述功率MOS電晶體113的柵極；所述第三電阻R3的第一端與所述第二電阻R2的第二端連接作為所述反饋電路的輸出端，且與所述誤差放大器的第二輸入端連接，所述第三電阻R3的第二端連接所述第二電壓VSS。

具體地，本實施例中採用第二電阻R2和第三電阻R3的分壓結構作為反饋電路，即，所述低壓差穩壓器的穩壓電壓VOUT經過第二電阻R2和第三電阻R3的分壓後作為反饋電壓VFB輸入到所述誤差放大器電路111的第二輸入端，所述誤差放大器電路111通過比較基準電壓VREF和反饋電壓VFB來達到穩定輸出穩壓電壓VOUT的目的。

繼續參考圖1，本實施例中，所述具有輔助電路的低壓差穩壓器電路還包括第三控制電路170。具體地，參考圖7，圖7中示出了所述第三控制電路170的電路結構示意圖。所述第三控制電路170包括：第二PMOS電晶體Mp2、第五電流源I5、第一NMOS電晶體Mn1和第三開關S3，其中，所述第二PMOS電晶體Mp2的源極連接第一電壓VDD，漏極連接所述功率MOS電晶體113的柵極C；所述第五電流源I5的第一端連接所述第一電壓VDD，第二端連接所述第二PMOS電晶體Mp2的柵極；所述第一NMOS電晶體Mn1的柵極連接所述第二PMOS電晶體Mp2的柵極，源極和漏極連接第二電壓VSS；所述第三開關S3的第一端連接所述第一NMOS電晶體Mn1的柵極，第二端連接所述第二電壓VSS。

本實施例中，所述第三開關S3通過低壓差穩壓器開關使能信號控制，當所述低壓差穩壓器開關使能信號有效時，所述第三開關S3斷開。在一些實施例中，所述低壓差穩壓器開關使能信號也可以為包含本低壓差穩壓器電路的設備的開機使能信號，例如，在設備開機時，啟動電路開始工作的信號。繼續參考圖7，圖7中的第一NMOS電晶體Mn1的源極和漏極互連，所述第一NMOS電晶體Mn1可以等效為一電容。當所述使能信號使所述第三開關S3斷開時，所述第五電流源的第二端D的電壓由第二電壓VSS上升到第一電壓VDD。由於所述第二PMOS電晶體Mp2連接所述功率MOS電晶體的柵極C，因此，所述第二PMOS電晶體Mp2在電路啟動時，對C點有很強的上拉作用，隨著D點點電壓的上升，上拉慢慢放開，因此，消除了啟動時所述功率MOS電晶體113的過衝。

需要說明的是，在一些實施例中，上述的所述第一電壓VDD為電源電壓，所述第二電壓VSS為負電源電壓，具體可以根據所述低壓差穩壓器電路的應用環境確定。例如，所述第一電壓VDD可以為電源電壓經過BUCK電路降壓後的值。在其他實施例中，所述第二電壓還可以為接地。在一些實施例中，上述 的第一開關S1、第二開關S2、第三開關S3和第四開關S4可以採用NMOS電晶體或者PMOS電晶體實現，可根據具體應用環境確定。本發明對此不做限定。

為使本發明的優點更加清楚，以下對本發明的具有輔助電路的低壓差穩壓器電路的工作源極繼續進行說明。

參考圖1和圖5，根據所述採樣電路120與所述鏡像電路130的比例關係，流經所述第五NMOS電晶體Mn5的電流IMn5與流經所述功率MOS電晶體113的電流Ipowermos的比例關係為：Ipowermos＝M*N*K*J*IMn5。當所述功率MOS電晶體113的電流Ipowermos較大時，例如達到IMn5>Irefcurrent時，所述第六PMOS電晶體Mp6的柵極B點電壓被拉低，則所述第六PMOS電晶體的漏極，也就是所述功率MOS電晶體113的柵極C點被拉高，進而所述功率MOS電晶體113的輸出電流Ipowermos減小，從而構成一個電流限的負反饋機制。

參考圖1至圖5，本發明實施例的具有輔助電路的低壓差穩壓器電路在啟動完畢，沒有短路，處於正常工作的穩定狀態時，輸出的穩壓電壓VOUT高於所述預設參考電壓VREF_SP，則所述第一控制電路150的輸出端Short_prot為高電平，控制所述第一開關S1閉合和所述第二開關S2閉合。所述功率MOS電晶體113的輸出電流Ipowermos最大允許為(I1+I2+I3)*M*N*K*J，則實現了電流限的功能。

本發明實施例的具有輔助電路的低壓差穩壓器電路在輸出端被短路時，輸出的穩壓電壓VOUT低於所述預設參考電壓VREF_SP，所述第一控制電路150的輸出端Short_prot為低電平，控制所述第一開關S1斷開，第四開關S4閉合，EE點為高電平，控制所述第二開關S2斷開。則所述電流源電路140的電流降低為I1，所述功率MOS電晶體113的輸出電流Ipowermos最大允許為I1*M*N*K*J，實現了短路保護功能。

本發明實施例的具有輔助電路的低壓差穩壓器電路在剛啟動時，輸出的穩壓電壓VOUT低於所述預設參考電壓VREF_SP，所述第一控制電路150的輸出端Short_prot為低電平，則如上所述，所述功率MOS電晶體113的輸出電流Ipowermos最大允許為I1*M*N*K*J。當輸出端被充電，穩壓電壓VOUT高於所述預設參考電壓VREF_SP時，Short_prot發生翻轉，輸出高電平，則所述第一開關S1閉合， 此時電流限為(I1+I2)*M*N*K*J。Short_prot為高電平時，第四開關S4斷開，EE點被所述第四電流源放電、電壓降低，控制所述第二開關S2慢慢的閉合，則第三電流源I3貢獻的電流慢慢由0上升到I3。當EE放電到足夠低時所述第二開關S2完全閉合。此時軟啟動完成，電流限穩定在(I1+I2+I3)*M*N*K*J。

此外，本發明實施例的具有輔助電路的低壓差穩壓器電路還包括第三控制電路，所述第三控制電路可以消除啟動時所述功率MOS電晶體113的過衝。具體原理已結合圖7進行了描述，在此不再贅述。

雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為準。