一種雙電晶體零電容動態ram的製備方法
2023-05-07 12:09:56 1
專利名稱：一種雙電晶體零電容動態ram的製備方法
技術領域：
本發明一般涉及半導體製造技術領域，更確切地說，本發明涉及一種具有可製造性設計的基於絕緣體上矽的後柵極工藝的雙電晶體零電容動態RAM的製備方法。
背景技術：
隨著半導體集成電路進入更高階工藝時代，傳統一電晶體一電容器(One Transistor One Capacity，簡寫為1T1C)結構的DRAM是由電容與電晶體製成的，電容用來存儲數據而電晶體作為數據通向系統的開關部件，這無疑加劇了製造工藝的複雜性，尤其是高集成密度、低漏電的電容器製備難度是越來越大。因此，目前對可能替代ITlC結構 DRAM的雙電晶體(Two Transistors，簡寫為2T)甚至單電晶體結構的零電容動態RAM或者無電容動態 RAM (Zero-Capacitor RAM 或者 Capacitorless RAM，簡寫為 Z-RAM)研究越來越熱門，Z-RAM能夠將DRAM的存儲密度翻一番，將處理器的緩存容量提高五倍，而無需要求使用特殊的材料或更先進的製造工藝，具有良好的應用前景。美國專利US 2010/0329043 Al公開了一種浮體/柵單元(FBGC floating Body / Gate Cell，簡寫為FBGC)雙電晶體動態RAM結構，圖一為其單元結構(以NMOS為例)，它是基於絕緣體上矽(Silicon On hsulator，簡寫為S0I)的雙MOS結構(可以是部分耗盡〈Partial D印letion，PD>或者全部耗盡〈Full D印letion，FD>)，圖中，Tl的源漏一起連接BLl (Bit Line 1，位線1)，它利用 Tl在關態時柵和源漏的柵極誘生漏極漏電流(Gate-Induced Drain Leakage，簡寫為GIDL) 效應對其浮體(Floating Body)充正電荷以及Tl開態時對浮體放電來實現」 0」、」 1」的存儲與轉換；圖二為利用UFDG/Spice3模型仿真的該2T DRAM各種狀態下各個結點的電壓變化特性，BL2電壓或電流為讀出結果。為了快速對Tl充放電，實現即寫過程的高速度，要求 Tl源漏與柵極有較大的交疊(Overlap)，以儘量增大GIDL效應。為了能使Tl浮體電荷快速驅動T2，要求儘量減小T2寄生電容，為此要求T2的源漏與柵極有較大的距離(Underlap) 以減小T2柵極與源漏間的寄生電容，這種FBGC 2T DRAM結構具有一定獨特性，但它沒有解決可製造性(DFM，Design for Manufacturability)問題，即如何在工藝上通過自對準有效實現不同於常規CMOS工藝的Tl源漏與柵極有較大的交疊和T2源漏與柵極有較大的距離特性。
發明內容
針對上述存在的問題，本發明的目的是提供一種具有可製造性設計的基於絕緣體上矽的後柵極工藝製造的雙電晶體零電容動態RAM的製備方法，在工藝上通過自對準有效實現不同於常規CMOS工藝的Tl源漏與柵極有較大的交疊(Overlap)和T2源漏與柵極有較大的距離(Underlap)特性，適用於45nm以下的高介電常數氧化層金屬柵極後柵極工藝的集成電路製備中，是通過下述技術方案實現的
一種雙電晶體零電容動態RAM的製備方法，其中的雙電晶體為形成在共同襯底上的兩個級聯MOS電晶體Tl和T2，其中，包括前備工序，所述前備工序包括在Tl和T2各自源漏極間的溝道表面分別形成有薄氧化層；
在薄氧化層上方通過附加樣本柵溼回蝕分別形成有Tl和T2各自的柵極溝槽，並分別在Tl和T2各自的柵極溝槽中形成有高介電層和其上方的金屬氧化物介電材料層。通過Tl、T2各自柵極溝槽的開口，通過離子注入分別改變Tl、T2所包含的金屬氧化物介電材料層靠近源極和漏極的兩端的功函數，以使Tl溝道區域中靠近源極和漏極的區域在不加柵壓情況下反型為與源漏區相同的摻雜類型，T2溝道區域中靠近源極和漏極的區域在不加柵壓情況下反型為與源漏區相反的摻雜類型。上述雙電晶體零電容動態RAM的製備方法，其中，當兩個級聯MOS電晶體Tl和T2 全部都是NMOS結構時，所述前備工序包括
在Tl和T2各自源漏極間的溝道表面分別形成有薄氧化層；
在薄氧化層上方通過附加樣本柵溼回蝕分別形成有Tl和T2各自的柵極溝槽，並分別在Tl和T2各自的柵極溝槽中形成有高介電層和其上方的金屬氧化物介電材料層；
進行光刻，將Tl區域窗口開啟，將T2區域窗口關閉，進行角度傾斜、轉動180度後進行雙向離子注入以使柵靠近源和漏處減小功函數，致使柵下靠近源和漏的溝道區域在不加柵壓情況下反型為N型，注入離子為小功函數的離子；
進行光刻，將T2區域窗口開啟，將Tl區域窗口關閉，進行角度傾斜、轉動180度後進行雙向離子注入以使柵靠近源和漏處增大功函數，致使源和漏的柵下擴散區域在不加柵壓情況下反型為P型，注入離子主要為大功函數的離子。上述雙電晶體零電容動態RAM的製備方法，其中，當兩個級聯MOS電晶體Tl和T2 全部都是PMOS結構時，所述前備工序包括
在Tl和T2各自源漏極間的溝道表面分別形成有薄氧化層；
在薄氧化層上方通過附加樣本柵溼回蝕分別形成有Tl和T2各自的柵極溝槽，並分別在Tl和T2各自的柵極溝槽中形成有高介電層和其上方的金屬氧化物介電材料層；
進行光刻，將Tl區域窗口開啟，將T2區域窗口關閉，進行角度傾斜、轉動180度後進行雙向離子注入以使柵靠近源和漏處增大功函數，致使柵下靠近源和漏的溝道區域在不加柵壓情況下反型為P型，注入離子主要為大功函數的離子；
進行光刻，將T2區域窗口開啟，將Tl區域窗口關閉，進行角度傾斜、轉動180度後進行雙向離子注入以使柵靠近源和漏處減小功函數，致使柵下靠近源和漏的溝道區域在不加柵壓情況下反型為N型，注入離子主要為小功函數的離子。上述雙電晶體零電容動態RAM的製備方法，其中，先在薄氧化層上方通過附加樣本柵溼回蝕分別形成Tl和T2各自的柵極溝槽，再分別在Tl和T2各自的柵極溝槽中形成有高介電層和其上方的金屬氧化物介電材料層。上述雙電晶體零電容動態RAM的製備方法，其中，高介電層和金屬氧化物介電材料層在樣本柵製備時先形成，在附加樣本柵溼回蝕時不去除。上述雙電晶體零電容動態RAM的製備方法，其中，所述兩次調節功函數的工序可以互換。上述雙電晶體零電容動態RAM的製備方法，其中，所述小功函數的離子包括以下列元素為基的一種離子或多種離子的組合Li、Mg、Ca、Sc、Mn、Ga、Mk Sr、Y、&、Nb、In、Cs、 Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac、Th。
上述雙電晶體零電容動態RAM的製備方法，其中，所述大功函數的離子包括以下列元素為基的一種離子或多種離子的組合:B、C、Al、Ti、Cr、Ni、Ge、As、Se、Rh、Pd、Te、Re、 Pt、Au、Hg、Po。一種雙電晶體零電容動態RAM的製備方法，其中的雙電晶體為形成在共同襯底上的兩個級聯MOS電晶體Tl和T2，其中，包括前備工序，其中所述前備工序包括
在Tl和T2各自源漏極間的溝道表面形成薄氧化層； 在薄氧化層上方通過附加樣本柵溼回蝕分別形成Tl和T2各自的柵極溝槽； 通過離子注入使得Tl的溝道區域中靠近源極和漏極的溝道區域在不加柵壓情況下反型為與源漏區相同的摻雜類型，並使得T2的溝道區域中靠近源極和漏極的溝道區域在不加柵壓情況下反型為與源漏區相反的摻雜類型。上述雙電晶體零電容動態RAM的製備方法，其中，當兩個級聯MOS電晶體Tl和T2 全部都是NMOS結構時，所述前備工序包括
在Tl和T2各自源漏極間的溝道表面形成薄氧化層； 在薄氧化層上方通過附加樣本柵溼回蝕分別形成Tl和T2各自的柵極溝槽； 進行光刻，將Tl區域窗口開啟，將T2區域窗口關閉，進行角度傾斜、轉動180度後雙向注入P或者As離子，致使柵下靠近源和漏的溝道區域在不加柵壓情況下反型為N型；
進行光刻，將T2區域窗口開啟，將Tl區域窗口關閉，進行角度傾斜、轉動180度後雙向注入B或者BF2或者BF或者h離子，致使源和漏的柵下擴散區域在不加柵壓情況下反型為P型。上述雙電晶體零電容動態RAM的製備方法，其中，當兩個級聯MOS電晶體Tl和T2 全部都是PMOS結構時，所述前備工序包括
在Tl和T2各自源漏極間的溝道表面形成薄氧化層； 在薄氧化層上方通過附加樣本柵溼回蝕分別形成Tl和T2各自的柵極溝槽； 進行光刻，將Tl區域窗口開啟，將T2區域窗口關閉，進行角度傾斜、轉動180度後雙向注入B或者BF2或者BF或者h離子，致使柵下靠近源和漏的溝道區域在不加柵壓情況下反型為P型；
進行光刻，將T2區域窗口開啟，將Tl區域窗口關閉，進行角度傾斜、轉動180度後雙向注入P或者As離子，致使源和漏的柵下擴散區域在不加柵壓情況下反型為N型。上述雙電晶體零電容動態RAM的製備方法，其中，所述兩次離子注入補償的工序
可以互換。上述雙電晶體零電容動態RAM的製備方法，其中，採用快速熱處理或者瞬間峰值退火或者快速加熱退火以激活注入離子。本領域的技術人員閱讀以下較佳實施例的詳細說明，並參照附圖之後，本發明的這些和其他方面的優勢無疑將顯而易見。
參考所附附圖，以更加充分地描述本發明的實施例，然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。圖1是現有技術中的浮體/柵單元雙電晶體動態RAM結構的NMOS單元結構；圖2是現有技術中的浮體/柵單元雙電晶體動態RAM結構製備過程中利用UFDG/ Spice3模型仿真的該雙電晶體動態RAM各種狀態下各個結點的電壓變化特性；
圖3A 圖3D分別是本發明雙電晶體零電容動態RAM的製備方法採用NMOS結構的功函數調節模式的實施例的流程結構示意圖4是本發明雙電晶體零電容動態RAM的製備方法採用NMOS結構的功函數調節模式的實施例的流程完成後的狀態結構示意圖5A 圖5D分別是本發明雙電晶體零電容動態RAM的製備方法採用PMOS結構的功函數調節模式的實施例的流程結構示意圖6是本發明雙電晶體零電容動態RAM的製備方法採用PMOS結構的功函數調節模式的實施例的流程完成後的狀態結構示意圖IfC圖7D分別是本發明雙電晶體零電容動態RAM的製備方法採用NMOS結構的離子注入補償模式的實施例的流程結構示意圖8是本發明雙電晶體零電容動態RAM的製備方法採用NMOS結構的離子注入補償模式的實施例的流程完成後的狀態結構示意圖9A 圖9D分別是本發明雙電晶體零電容動態RAM的製備方法採用PMOS結構的離子注入補償模式的實施例的流程結構示意圖10是本發明雙電晶體零電容動態RAM的製備方法採用PMOS結構的離子注入補償模式的實施例的流程完成後的狀態結構示意圖。
具體實施例方式本發明為一種具有可製造性設計的絕緣體上矽後柵極雙電晶體零電容動態RAM 的製備方法，其中的雙電晶體為形成在共同襯底上的兩個級聯MOS電晶體Tl和T2，具體包括前備工序和後續工序，其中，前備工序包括
在Tl和T2各自源漏極間的溝道表面分別形成有薄氧化層；
在薄氧化層上方通過附加樣本柵溼回蝕分別形成Tl和T2各自的柵極溝槽，並分別在 Tl和T2各自的柵極溝槽中形成有高介電層和其上方的金屬氧化物介電材料層。可選地，高介電層和金屬氧化物介電材料層也可以在樣本柵製備時先形成，在附加樣本柵溼回蝕時不去除；
通過Tl、T2各自柵極溝槽的開口，通過離子注入分別改變T1、T2所包含的金屬氧化物介電材料層靠近源極和漏極的兩端的功函數，以使Tl溝道區域中靠近源極和漏極的區域在不加柵壓情況下改變(即反型)為與源漏區相同的摻雜類型，Τ2溝道區域中靠近源極和漏極的區域在不加柵壓情況下改變(即反型)為與源漏區相反的摻雜類型； 後續工序包括
在兩個級聯MOS電晶體Tl和Τ2表面分別沉積金屬阻擋層和金屬層，之後通過化學機械研磨形成柵極； 沉積一絕緣層；
在柵極、源極和漏極的上方絕緣層中形成通孔接觸，並通過後段互連工藝引出導線。實施例一，當兩個級聯MOS電晶體Tl和Τ2全部都是NMOS結構時，具體包括下述步驟如圖3A所示，通過附加樣本柵溼回蝕分別形成Tl和T2各自的柵極溝槽，Tl和T2的柵極介質層包括高介電層2 (HK層)和其上方的金屬氧化物介電材料層3 (Cap層)，高介電層2下方可選地可以生長一層薄氧化層1，T1和Τ2的柵極介質層可以在樣本柵溼回蝕後形成，也可以在樣本柵製備時形成而在樣本柵溼回蝕時不去除；
如圖:3Β所示，進行光刻，將Tl區域窗口開啟，將Τ2區域窗口關閉，進行角度傾斜、轉動 180度後進行雙向離子注入以使柵靠近源和漏處減小功函數，致使柵下靠近源和漏的溝道區域在不加柵壓情況下改變(即反型)為N型，注入離子為小功函數的離子，最上方的金屬氧化物介電材料層3的功函數特性相應發生了變化，薄氧化層1和高介電層2未受到影響；
如圖3C所示，進行光刻，將Τ2區域窗口開啟，將Tl區域窗口關閉，進行角度傾斜、轉動 180度後進行雙向離子注入以使柵靠近源和漏處增大功函數，致使源和漏的柵下擴散區域在不加柵壓情況下改變(即反型)為P型，注入離子主要為大功函數的離子，最上方的金屬氧化物介電材料層3的功函數特性相應發生了變化，薄氧化層1和高介電層2未受到影響。上述兩次調節功函數的工序可以互換，完成功函數調節後的示意圖如圖3D所示， 參看下方的雙箭頭所指，實現了一邊Tl的源漏與柵極有較大的交疊，以及另一邊Τ2的源漏與柵極無交疊。其中，上述小功函數的離子是以Li、Mg、Ca、Sc、Mn、Ga、Rb、Sr、Y、Zr、Nb、In、Cs、 Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac、Th 等元素為基的離子，上述大功函數的離子是以 B、C、Al、Ti、Cr、Ni、Ge、As、k、Rh、Pd、Te、Re、Pt、Au、Hg、Po
等元素為基的離子。在完成上述步驟後，接著在兩個級聯NMOS電晶體Tl和T2表面沉積金屬阻擋層和金屬層，之後通過化學機械研磨形成柵極0 ；沉積一絕緣層4 ；在柵極0、源極和漏極的上方絕緣層中形成通孔接觸5，並通過後段互連工藝引出導線，分別按照圖1中的電路圖進行連接，保證Tl的體區是與T2的柵極相連的，完成後的狀態結構示意圖如圖4所示。實施例二，當兩個級聯MOS電晶體Tl和T2全部都是PMOS結構時，具體包括下述步驟
如圖5A所示，通過附加樣本柵溼回蝕分別形成Tl和T2各自的柵極溝槽，Tl和T2的柵極介質層包括高介電層2 (HK層)和其上方的金屬氧化物介電材料層3 (Cap層)，高介電層2下方可選地可以生長一層薄氧化層1，T1和Τ2的柵極介質層可以在樣本柵溼回蝕後形成，也可以在樣本柵製備時形成而在樣本柵溼回蝕時不去除；
如圖5Β所示，進行光刻，將Tl區域窗口開啟，將Τ2區域窗口關閉，進行角度傾斜、轉動 180度後進行雙向離子注入以使柵靠近源和漏處增大功函數，致使柵下靠近源和漏的溝道區域在不加柵壓情況下改變(即反型)為P型，注入離子主要為大功函數的離子，最上方的金屬氧化物介電材料層3的功函數特性相應發生了變化，薄氧化層1和高介電層2未受到影響；
如圖5C所示，進行光刻，將Τ2區域窗口開啟，將Tl區域窗口關閉，進行角度傾斜、轉動 180度後進行雙向離子注入以使柵靠近源和漏處減小功函數，致使柵下靠近源和漏的溝道區域在不加柵壓情況下改變(即反型)為N型，注入離子主要為小功函數的離子，最上方的金屬氧化物介電材料層3的功函數特性相應發生了變化，薄氧化層1和高介電層2未受到影響。
上述兩次調節功函數的工序可以互換，完成功函數調節後的示意圖如圖5D所示， 參看下方的雙箭頭所指，實現了一邊Tl的源漏與柵極有較大的交疊，以及另一邊T2的源漏與柵極無交疊。其中，上述小功函數的離子是以Li、Mg、Ca、Sc、Mn、Ga、Rb、Sr、Y、Zr、Nb、In、Cs、 Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac、Th 等元素為基的離子，上述大功函數的離子是以 B、C、Al、Ti、Cr、Ni、Ge、As、k、Rh、Pd、Te、Re、Pt、Au、Hg、Po
等元素為基的離子。在完成上述步驟後，接著在兩個級聯PMOS電晶體Tl和T2表面沉積金屬阻擋層和金屬層，之後通過化學機械研磨形成柵極0 ；沉積一絕緣層4 ；在柵極0、源極和漏極的上方絕緣層中形成通孔接觸5，並通過後段互連工藝引出導線，分別按照圖1中的電路圖進行連接，保證Tl的體區是與T2的柵極相連的，完成後的狀態結構示意圖如圖6所示。本發明為一種具有可製造性設計的絕緣體上矽後柵極雙電晶體零電容動態RAM 的製備方法，其中的雙電晶體為形成在共同襯底上的兩個級聯MOS電晶體Tl和T2，具體包括前備工序和後續工序，其中，前備工序包括在Tl和T2各自源漏極間的溝道表面形成薄氧化層；
在薄氧化層上方通過附加樣本柵溼回蝕分別形成Tl和T2各自的柵極溝槽；通過Tl、 T2各自柵極溝槽的開口，通過離子注入使得Tl的溝道區域中靠近源極和漏極的溝道區域在不加柵壓情況下改變(即反型)為與源漏區相同的摻雜類型，並使得T2的溝道區域中靠近源極和漏極的溝道區域在不加柵壓情況下改變(即反型)為與源漏區相反的摻雜類型； 形成高介電層和其上方的金屬氧化物介電材料層； 後續工序包括
在兩個級聯MOS電晶體Tl和T2表面沉積金屬阻擋層和金屬層，之後通過化學機械研磨形成柵極；
沉積一絕緣層；
在柵極、源極和漏極的上方絕緣層中形成通孔接觸，並通過後段互連工藝引出導線。實施例一，當兩個級聯MOS電晶體Tl和T2全部都是NMOS結構時，具體包括下述步驟如圖7A所示，通過附加樣本柵溼回蝕分別形成Tl和T2各自的柵極溝槽，在Tl和T2 各自源漏極間的溝道表面只形成一薄氧化層1 ；
如圖7B所示，進行光刻，將Tl區域窗口開啟，將T2區域窗口關閉，進行角度傾斜、轉動 180度後雙向注入P或者As離子，致使柵下靠近源和漏的溝道區域在不加柵壓情況下改變 (即反型)為N型；
如圖7C所示，進行光刻，將T2區域窗口開啟，將Tl區域窗口關閉，進行角度傾斜、轉動 180度後雙向注入B或者BF2或者BF或者h離子，致使源和漏的柵下擴散區域在不加柵壓情況下反型為P型。上述兩次離子注入補償的工序可以互換，採用快速熱處理(RTP)或者瞬間峰值退火(Spike Anneal)或者快速加熱退火(Flash Anneal)以激活注入離子。完成離子注入補償調節後的示意圖如圖7D所示。在完成上述步驟後，接著在Tl和T2各自的柵極溝槽中形成有高介電層2 (HK層) 和其上方的金屬氧化物介電材料層3 (Cap層);在兩個級聯NMOS電晶體Tl和T2表面沉積金屬層，之後通過化學機械研磨形成柵極0 ；沉積一絕緣層4 ；在柵極0、源極和漏極的上方絕緣層中形成通孔接觸5，並通過後段互連工藝引出導線，分別按照圖1中的電路圖進行連接，保證Tl的體區是與T2的柵極相連的，完成後的狀態結構示意圖如圖8所示。實施例二，當兩個級聯MOS電晶體Tl和T2全部都是PMOS結構時，具體包括下述步驟
如圖9A所示，通過附加樣本柵溼回蝕分別形成Tl和T2各自的柵極溝槽，在Tl和T2 各自源漏極間的溝道表面只形成一薄氧化層1 ；
如圖9B所示，進行光刻，將Tl區域窗口開啟，將T2區域窗口關閉，進行角度傾斜、轉動 180度後雙向注入B或者BF2或者BF或者h離子，致使柵下靠近源和漏的溝道區域在不加柵壓情況下改變(即反型)為P型；
如圖9C所示，進行光刻，將T2區域窗口開啟，將Tl區域窗口關閉，進行角度傾斜、轉動 180度後雙向注入P或者As離子，致使源和漏的柵下擴散區域在不加柵壓情況下改變(即反型)為N型。上述兩次離子注入補償的工序可以互換，採用快速熱處理(RTP)或者瞬間峰值退火(Spike Anneal)或者快速加熱退火(Flash Anneal)以激活注入離子。完成離子注入補償調節後的示意圖如圖9D所示。在完成上述步驟後，接著在Tl和T2各自在柵極溝槽中形成有高介電層2 (HK層) 和其上方的金屬氧化物介電材料層3 (Cap層);在兩個級聯PMOS電晶體Tl和T2表面沉積金屬層，之後通過化學機械研磨形成柵極0 ；沉積一絕緣層4 ；在柵極0、源極和漏極的上方絕緣層中形成通孔接觸5，並通過後段互連工藝引出導線，分別按照圖1中的電路圖進行連接，保證Tl的體區是與T2的柵極相連的，完成後的狀態結構示意圖如圖10所示。通過說明和附圖，給出了具體實施方式
的特定結構的典型實施例，例如，本案是以 PMOS器件和NMOS器件進行闡述，基於本發明精神，晶片還可作其他類型的轉換。因此，儘管上述發明提出了現有的較佳實施例，然而，這些內容並不作為局限。對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。 因此，所附的權利要求書應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正，在權利要求書範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
權利要求
1.一種雙電晶體零電容動態RAM的製備方法，其中的雙電晶體為形成在共同襯底上的兩個級聯MOS電晶體Tl和T2，其特徵在於，包括前備工序，所述前備工序包括在Tl和T2各自源漏極間的溝道表面分別形成有薄氧化層；在薄氧化層上方通過附加樣本柵溼回蝕分別形成有Tl和T2各自的柵極溝槽，並分別在Tl和T2各自的柵極溝槽中形成有高介電層和其上方的金屬氧化物介電材料層；通過Tl、T2各自柵極溝槽的開口，通過離子注入分別改變Tl、T2所包含的金屬氧化物電介材料層靠近源極和漏極的兩端的功函數，以使Tl溝道區域中靠近源極和漏極的區域在不加柵壓情況下反型為與源漏區相同的摻雜類型，T2溝道區域中靠近源極和漏極的區域在不加柵壓情況下反型為與源漏區相反的摻雜類型。
2.根據權利要求1所述的雙電晶體零電容動態RAM的製備方法，其特徵在於，當兩個級聯MOS電晶體Tl和T2全部都是NMOS結構時，所述前備工序包括在Tl和T2各自源漏極間的溝道表面分別形成有薄氧化層；在薄氧化層上方通過附加樣本柵溼回蝕分別形成有Tl和T2各自的柵極溝槽，並分別在Tl和T2各自的柵極溝槽中形成有高介電層和其上方的金屬氧化物介電材料層；進行光刻，將Tl區域窗口開啟，將T2區域窗口關閉，進行角度傾斜、轉動180度後進行雙向離子注入以使柵靠近源和漏處減小功函數，致使柵下靠近源和漏的溝道區域在不加柵壓情況下反型為N型，注入離子為小功函數的離子；進行光刻，將T2區域窗口開啟，將Tl區域窗口關閉，進行角度傾斜、轉動180度後進行雙向離子注入以使柵靠近源和漏處增大功函數，致使源和漏的柵下擴散區域在不加柵壓情況下反型為P型，注入離子主要為大功函數的離子。
3.根據權利要求1所述的雙電晶體零電容動態RAM的製備方法，其特徵在於，當兩個級聯MOS電晶體Tl和T2全部都是PMOS結構時，所述前備工序包括在Tl和T2各自源漏極間的溝道表面分別形成有薄氧化層；在薄氧化層上方通過附加樣本柵溼回蝕分別形成有Tl和T2各自的柵極溝槽，並分別在Tl和T2各自的柵極溝槽中形成有高介電層和其上方的金屬氧化物介電材料層；進行光刻，將Tl區域窗口開啟，將T2區域窗口關閉，進行角度傾斜、轉動180度後進行雙向離子注入以使柵靠近源和漏處增大功函數，致使柵下靠近源和漏的溝道區域在不加柵壓情況下反型為P型，注入離子主要為大功函數的離子；進行光刻，將T2區域窗口開啟，將Tl區域窗口關閉，進行角度傾斜、轉動180度後進行雙向離子注入以使柵靠近源和漏處減小功函數，致使柵下靠近源和漏的溝道區域在不加柵壓情況下反型為N型，注入離子主要為小功函數的離子。
4.根據權利要求1或2或3所述的雙電晶體零電容動態RAM的製備方法，其特徵在於， 先在薄氧化層上方通過附加樣本柵溼回蝕分別形成Tl和T2各自的柵極溝槽，再分別在Tl 和T2各自的柵極溝槽中形成有高介電層和其上方的金屬氧化物介電材料層。
5.根據權利要求1或2或3所述的雙電晶體零電容動態RAM的製備方法，其特徵在於，高介電層和金屬氧化物介電材料層在樣本柵製備時先形成，在附加樣本柵溼回蝕時不去除。
6.根據權利要求2或3所述的雙電晶體零電容動態RAM的製備方法，其特徵在於，所述兩次調節功函數的工序可以互換。
7.根據權利要求2或3所述的雙電晶體零電容動態RAM的製備方法，其特徵在於，所述小功函數的離子包括以下列元素為基的一種離子或多種離子的組合Li、Mg、Ca、Sc、Mn、 Ga、Rb、Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、 Fr、Ra、Ac、Th。
8.根據權利要求2或3所述的雙電晶體零電容動態RAM的製備方法，其特徵在於，所述大功函數的離子包括以下列元素為基的一種離子或多種離子的組合B、C、Al、Ti、Cr、Ni、 Ge、As、Se、Rh、Pd、Te、Re、Pt、Au、Hg、Po。
9.一種雙電晶體零電容動態RAM的製備方法，其中的雙電晶體為形成在共同襯底上的兩個級聯MOS電晶體Tl和T2，其特徵在於，包括前備工序，其中所述前備工序包括在Tl和T2各自源漏極間的溝道表面形成薄氧化層； 在薄氧化層上方通過附加樣本柵溼回蝕分別形成Tl和T2各自的柵極溝槽； 通過離子注入使得Tl的溝道區域中靠近源極和漏極的溝道區域在不加柵壓情況下反型為與源漏區相同的摻雜類型，並使得T2的溝道區域中靠近源極和漏極的溝道區域在不加柵壓情況下反型為與源漏區相反的摻雜類型。
10.根據權利要求9所述的雙電晶體零電容動態RAM的製備方法，其特徵在於，當兩個級聯MOS電晶體Tl和T2全部都是NMOS結構時，所述前備工序包括在Tl和T2各自源漏極間的溝道表面形成薄氧化層； 在薄氧化層上方通過附加樣本柵溼回蝕分別形成Tl和T2各自的柵極溝槽； 進行光刻，將Tl區域窗口開啟，將T2區域窗口關閉，進行角度傾斜、轉動180度後雙向注入P或者As離子，致使柵下靠近源和漏的溝道區域在不加柵壓情況下反型為N型；進行光刻，將T2區域窗口開啟，將Tl區域窗口關閉，進行角度傾斜、轉動180度後雙向注入B或者BF2或者BF或者h離子，致使源和漏的柵下擴散區域在不加柵壓情況下反型為P型。
11.根據權利要求10所述的雙電晶體零電容動態RAM的製備方法，其特徵在於，當兩個級聯MOS電晶體Tl和T2全部都是PMOS結構時，所述前備工序包括在Tl和T2各自源漏極間的溝道表面形成薄氧化層； 在薄氧化層上方通過附加樣本柵溼回蝕分別形成Tl和T2各自的柵極溝槽； 進行光刻，將Tl區域窗口開啟，將T2區域窗口關閉，進行角度傾斜、轉動180度後雙向注入B或者BF2或者BF或者h離子，致使柵下靠近源和漏的溝道區域在不加柵壓情況下反型為P型；進行光刻，將T2區域窗口開啟，將Tl區域窗口關閉，進行角度傾斜、轉動180度後雙向注入P或者As離子，致使源和漏的柵下擴散區域在不加柵壓情況下反型為N型。
12.根據權利要求10或11所述的雙電晶體零電容動態RAM的製備方法，其特徵在於， 所述兩次離子注入補償的工序可以互換。
13.根據權利要求10或11所述的雙電晶體零電容動態RAM的製備方法，其特徵在於， 採用快速熱處理或者瞬間峰值退火或者快速加熱退火以激活注入離子。
全文摘要
本發明公開了一種雙電晶體零電容動態RAM的製備方法，本發明的目的是提供一種具有可製造性設計的基於絕緣體上矽的後柵極工藝製造的雙電晶體零電容動態RAM的製備方法，在工藝上通過自對準有效實現不同於常規CMOS工藝的T1源漏與柵極有較大的交疊Overlap和T2源漏與柵極有較大的距離Underlap特性，適用於45nm以下的採用後柵極工藝的高介電常數氧化層金屬柵的集成電路製備中，具體通過離子注入調節T1和T2的柵靠近源和漏處的功函數，或者柵下靠近源極和漏極的溝道區域的摻雜類型，使得T1的溝道區域中靠近源極和漏極的溝道區域在不加柵壓情況下反型為與源漏區相同類型，並使得T2的源極和漏極的柵下擴散區域在不加柵壓情況下反型為與源漏區相反類型。
文檔編號H01L21/84GK102420192SQ20111016385
公開日2012年4月18日 申請日期2011年6月17日 優先權日2011年6月17日
發明者邱慈雲, 陳玉文, 顏丙勇, 黃曉櫓 申請人:上海華力微電子有限公司