由接合在一起的兩個或兩個以上襯底形成的電子裝置、包含電子裝置的電子系統及製作...的製作方法
2023-05-07 12:35:31 2
專利名稱：由接合在一起的兩個或兩個以上襯底形成的電子裝置、包含電子裝置的電子系統及製作 ...的製作方法
技術領域：
本發明實施例涉及包含接合在一起的至少兩個襯底的電子裝置。
背景技術：
電子裝置，且具體來說，半導體裝置及存儲器裝置正變得日益複雜。因此，電子裝置中的電路區域或空間(也稱作「基板面(real estate)")也正變得越來越有限。當努力在單個半導體晶片上提供更多電路而不增加大小時以及當努力減小其它半導體晶片的大小時，電路已變得日益小且在單個晶片上形成更大數目個電路。舉例來說，存儲器裝置已從微米級裝置及電路減小到納米級裝置及電路。按常規，將納米級定義為指代小於100納米的電路及間距。具有以納米級形成的存儲器單元的存儲器裝置的實例包括磁性移位寄存器(按常規稱作「賽道存儲器」)。賽道存儲器的實例描述於讓與國際商用機器公司(IBM)的帕金 (Parkin)的第6，834，005號美國專利中。本申請案的圖式中的圖10是圖解說明賽道存儲器陣列的現有技術實施例的示意圖。賽道存儲器可包括由鐵磁材料製作的納米級導線或軌道1010的陣列。每一軌道1010可包括串聯連接到彼此的多個磁性移位寄存器1020。每一磁性移位寄存器1020包括與其相關聯的寫入裝置1030及讀取裝置1040。由於軌道1010 的小大小，軌道1010陣列可在存儲器裝置中非常緊密地布置在一起。雖然對於在有限的基板面中提供增加的存儲容量納米級存儲器單元是期望的，但存儲器裝置的常規支持電路 (例如電荷泵、解碼及尋址電路、讀出放大器、1/0電路等(未顯示))可能無需以此小尺度形成，且實際上可以微米級而非納米級更有效且經濟地形成。
發明內容
本發明的各種實施例涉及包含納米級電路及微米級電路兩者的電子裝置及用於形成所述電子裝置的方法的實施例。在至少一個實施例中，電子裝置可包含第一襯底，所述第一襯底包含電路。所述第一襯底的所述電路可包括至少大致彼此平行地延伸穿過所述第一襯底的一部分的多個導電跡線。多個接合墊可定位於所述第一襯底的表面上且可包含在所述多個導電跡線中的至少兩者上方延伸的寬度。多個通孔可從鄰近所述多個導電跡線中的至少一些導電跡線延伸到所述多個接合墊中的接合墊。包含藉助多個導電凸塊耦合到所述第一襯底上的所述多個接合墊的電路的第二襯底可接合到所述第一襯底。其它實施例涉及存儲器裝置。這些存儲器裝置的各種實施例可包含第一襯底，所述第一襯底包括包含具有域壁的多個域的多個磁性軌道。多個磁性隧穿結可接近於所述多個磁性軌道定位且可延伸到鄰近所述第一襯底的表面的位置。多個接合墊可定位於所述第一襯底的所述表面上。所述多個接合墊中的每一接合墊可電耦合到所述多個磁性隧穿結中的一磁性隧穿結。額外實施例包含形成電子裝置的方法。這些方法的一個或一個以上實施例可包含形成第一襯底及第二襯底。所述第一襯底可包含延伸穿過其一部分的多個導電跡線、從鄰近所述多個導電跡線中的至少一些導電跡線延伸到所述第一襯底的表面的多個通孔及位於所述第一襯底的所述表面上且鄰近於所述多個通孔中的一通孔的多個接合墊。所述多個接合墊中的每一接合墊可包含在所述多個導電跡線中的至少兩個導電跡線上方延伸的寬度。所述第二襯底可包含電路，且所述第二襯底可藉助耦合到所述第一襯底的所述多個接合墊及所述第二襯底的所述電路的多個導電凸塊而附接到所述第一襯底。在又一些實施例中，本發明包括形成存儲器裝置的方法。根據各種實施例，這些方法可包含在第一襯底中形成多個導電跡線。可將所述多個導電跡線配置為包含具有域壁的多個域的磁性移位寄存器。多個通孔可經形成而包含從所述第一襯底的表面延伸到接近所述多個磁性移位寄存器的磁性隧穿結。也可形成多個接合墊，所述多個接合墊中的每一接合墊耦合到所述多個通孔中的一通孔。本發明的再一些實施例包括電子系統。這些系統的一個或一個以上實施例可包含至少一個處理器及耦合到所述處理器的至少一個存儲器裝置。所述至少一個存儲器裝置可包含第一襯底及第二襯底。所述第一襯底可包含包括具有域壁的多個域的多個磁性軌道、 接近於所述多個磁性軌道且延伸到鄰近所述第一襯底的表面的位置的多個磁性隧穿結及位於所述第一襯底的所述表面上的多個接合墊。所述多個接合墊中的每一接合墊電耦合到所述多個磁性隧穿結中的一磁性隧穿結。所述第二襯底可包含支持電路且可藉助多個導電凸塊接合到所述多個接合墊。
圖1是根據一個或一個以上實施例的電子裝置的一部分的剖面正視圖。圖2圖解說明第一襯底的一部分的俯視圖，其繪示根據一些實施例以預界定圖案安置的多個接合墊。圖3圖解說明第一襯底的一部分的俯視圖，其繪示根據一些實施例根據預界定通孔圖案安置的多個接合墊。圖4是第一襯底的一部分的俯視圖，其繪示根據至少一個實施例以蜂窩圖案配置於第一襯底的表面上的接合墊。圖5圖解說明第一襯底的一部分的俯視圖，所述第一襯底包含根據至少一個實施例以蜂窩圖案配置於其表面上的接合墊。圖6圖解說明第一襯底的實施例的俯視圖，所述第一襯底包含具有三角形配置的
接合墊。圖7A是根據至少一個實施例的電子裝置的一部分的剖面正視圖。
圖7B是圖7A的電子裝置的接合墊的放大視圖。圖8圖解說明第一襯底的俯視圖，所述第一襯底包含根據至少一個實施例圖案化包含形成於其上的二極體的接合墊結構。圖9是計算系統圖示的示意圖，其顯示根據本發明的至少一個實施例含有至少一個存儲器裝置的至少一個半導體存儲器裝置。圖10是圖解說明賽道存儲器陣列的現有技術實施例的示意圖。
具體實施例方式在一些實例中，本文中所呈現的圖解說明並非是任何特定襯底、電子裝置或存儲器裝置的實際視圖，而僅是用以描述本發明的理想化表示。另外，各圖之間的共有元件可保持相同的數字標識。本發明的各種實施例包含經配置以將納米級電子組件、納米級間距或兩者耦合到微米級電子組件、微米級間距或兩者的電子裝置。圖1是根據至少一個實施例的電子裝置 100的一部分的剖面正視圖。電子裝置100包含耦合在一起的第一襯底110及第二襯底 120。第一襯底110及第二襯底120在一些實施例中可包含半導體晶片或其它塊體半導體襯底，或者在其它實施例中可包含單粒化的半導體裸片。第一襯底110包含安置於其一部分中的電路140。電路140的至少一部分可包含經密集配置的小佔用面積。以舉例而非限制方式，電路140的組件可經配置及安置而包含小於100納米的間距P。在至少一些實施例中，電路140的組件的至少一部分可包含至少大致彼此平行地延伸穿過第一襯底110的一部分的多個導電跡線。接合墊150可安置於第一襯底110的表面160上且多個通孔170可從鄰近電路 140的至少一部分延伸到接合墊150。以實例而非限制方式，接合墊150可經大小設計及經配置以包含約2，000 μ m2或更大的面積。以實例而非限制方式，在至少一些實施例中，接合墊150可配置為大致正方形且可將大小設計為約50χ 50 μ m。接合墊150可以某一圖案安置於第一襯底110的表面160上以提供到通孔170中的每一者的連接。由於接合墊150包含實質上比電路140的組件(納米級)大的大小(微米級)，因而每一接合墊150可包含在跨越電路140的包含多個組件(例如，導電跡線)的一部分的區域上方延伸的寬度W。舉例來說，每一接合墊150可包含在電路140的兩個或兩個以上導電跡線上方延伸的寬度W。儘管所述解說明電路140在每一接合墊150的寬度W下方包含約10或11個導電跡線，但根據各種實施例電路140與接合墊150的尺度差可促進每一接合墊150的寬度W下方有數百個或甚到數千個這些導電跡線。圖2圖解說明第一襯底110的一部分的俯視圖，其繪示根據一些實施例以預界定圖案安置的多個接合墊150。其中接合墊150是根據預界定圖案安置的這些實施例在本文中可稱作「接合光柵」圖案。將接合墊150繪示為部分透明以圖解說明電路140、通孔170 與接合墊150之間的關係。根據各種實施例，多個接合墊150可以固定圖案安置於表面160 上以促進經由通孔170將電路140耦合到接合墊150。在所示實施例中，接合墊150是以類似於擺放於牆壁中的磚的圖案固定，其中每一接合墊150相對於緊接在上方及下方(如圖2中所定向)的接合墊150偏移，但所屬領域的技術人員應認識到任一固定圖案均涵蓋於本發明實施例的範圍內。在一些實施例中，所述固定偏移可約為接合墊150的側210的長度的一半。在這些實施例中，通孔170可不以固定圖案定向。換句話說，通孔170可不以某一明顯圖案耦合到電路140。圖3是第一襯底110的一部分的俯視圖，其繪示根據其它實施例安置的接合墊 150。根據這些實施例中的至少一些實施例，通孔170可耦合到相應接合墊150的中心，或至少大致中心，且通孔170可是根據預界定圖案來配置。在圖3的實施例中，通孔170是以其中每一通孔耦合到緊鄰位於上方及下方(如在圖3中所定向)的通孔所耦合到的導電跡線的導電跡線的圖案定位。因此，接合墊150是根據通孔170的圖案移位。本文可將根據通孔170的預界定圖案移位接合墊150的此配置稱作「接合移位」圖案。圖2及圖3圖解說明具有大致正方形或矩形形狀的接合墊150。然而，所屬領域的技術人員應認識到多個潛在形狀及圖案可用於各種實施例的實施方案中。以實例而非限制方式，圖4到圖6圖解說明根據第一襯底110的實施例的接合墊150的各種適合配置。圖4是第一襯底110的一部分的俯視圖，其繪示以六邊形形狀配置且以蜂窩圖案安置於表面160上的接合墊150。將通孔170顯示為根據接合墊150的圖案耦合到電路140 的相應導電跡線。此蜂窩圖案可經形成以包含其中接合墊150是根據預界定圖案安置的接合光柵圖案。圖5圖解說明第一襯底110的另一實施例，所述第一襯底110包含以六邊形形狀配置且以包含接合光柵圖案的蜂窩圖案安置於表面160上的接合墊150。在圖5的實施例中，接合墊150圍繞其中心點略微旋轉幾度，從而產生提供對電路140的改進覆蓋的圖案。 所述改進覆蓋是通過以與包含導電跡線的下伏電路140角度錯位的配置來安置接合墊150 而提供。換句話說，根據圖5中所圖解說明的實施例，接合墊150不是以與下伏電路140對準地直上直下伸展的列安置，所述下伏電路140經配置以大致直上直下(如在圖4中所定向)地伸展。此錯位可通過如下方式改進對電路140的覆蓋提供定位於電路140的每一組件上方的至少一個接合墊150，以使得能夠將針對電路140的每一組件的通孔170耦合到接合墊150的大致居中部分。換句話說，由於接合墊150與下伏電路140角度錯位，因而電路140的每一組件(例如圖5的導電跡線)可具有在其上方定位於大致中心的至少一個接合墊150，從而使通孔170能夠定位於且延伸於電路140的每一組件與接合墊150的大致中心部分之間。因此，通孔170無需沿接合墊150的外圍邊緣耦合到所述接合墊150。圖6圖解說明第一襯底110的另一實施例，所述第一襯底110包含具有三角形配置且包含接合光柵圖案的接合墊150。接合墊150成對地排序而配置成三角形的底邊彼此面對地定位且一起對準於表面160上。三角形形狀的接合墊150也與下伏電路角度錯位。 在所示實施例中，接合墊150是根據某一圖案安置，而不存在通孔170藉以耦合到電路140 的明顯圖案。導電凸塊130可形成於接合墊150上以將第一襯底110的接合墊150電耦合到第二襯底120及其上的任一電路125。導電凸塊130可包含所屬領域的技術人員所習知的任一凸塊配置。舉例來說，導電凸塊130可配置為凸塊、柱、突柱、球形物、立柱、支柱或任一其它適合物理結構以及其組合。導電凸塊130可包含任一導電金屬或其合金，例如銅、金、銀、 鋁或上述金屬中的任一者的合金、常規銀或錫/鉛焊料、導電或填充有導體的聚合物或導電複合物。在額外實施例中，電子裝置可經配置以減少將電路140耦合到相應接合墊所必需的接合墊數目。圖7A是根據至少一個實施例的電子裝置700的一部分的剖面正視圖。電子裝置700包含耦合在一起的第一襯底110及第二襯底120。第一襯底110及第二襯底120 在一些實施例中可包含半導體晶片或其它塊體半導體襯底，或者在其它實施例中可包含單粒化的半導體裸片。在圖7A中，第一襯底110同樣包含安置於其一部分中的電路140。在至少一些實施例中，電路140的至少一部分可包含至少大致彼此平行地延伸穿過第一襯底110的一部分的多個導電跡線。接合墊750安置於第一襯底110的表面160上且多個通孔170從鄰近電路140的至少一部分延伸到接合墊750。接合墊750包含形成於其一部分中經配置以使得能夠接達多個離散通孔170的選擇裝置705。在至少一些實施例中，選擇裝置705可包含多個二極體或類似整流裝置。圖7B是圖7A的電子裝置的接合墊750的放大視圖，其由圖 7A中的標識7B及適當的虛線引出線及橢圓形來指示。電子裝置700的每一接合墊750可包含以並排關係定位的第一二極體710及第二二極體720。第一二極體710及第二二極體 720兩者皆可耦合到安置於每一二極體710、720的一部分上方的共用上部導電墊730。第一二極體710耦合到第一下部導電墊760，且第二二極體720耦合到第二下部導電墊770， 第一下部導電墊760與第二下部導電墊770通過間隙780而彼此電隔離。導電凸塊130 (圖 7A)在一些實施例中耦合到上部導電墊730，或可省略上部導電墊730且導電凸塊130可直接耦合到第一二極體710及第二二極體720。通孔170(圖7A)耦合到第一下部導電墊760 及第二下部導電墊770中的每一者。第一二極體710及第二二極體720經定向以包含相反的偏置方案，以使得可沿第一方向偏置第一二極體710且可沿第二相反方向偏置第二二極體720。舉例來說，第一二極體710可為正向偏置的(即，允許正電流通過且阻擋相反極性的電流)，而第二二極體720 可為反向偏置的(即，阻擋正電流且允許具有相反極性的電流通過)。在此配置中，穿過導電凸塊130的正電流將通過第一二極體710及第一下部導電墊760，使得能夠接達與第一下部導電墊760及相關聯通孔170耦合的電路140。所述正電流受到第二二極體720阻擋。 同樣地，穿過導電凸塊130的呈相反極性的電流將通過第二二極體720及第二下部導電墊 770，使得能夠接達與第二下部導電墊770及相關聯通孔170耦合的電路140。呈相反極性的電流受到第一二極體710阻擋。第一及第二二極體710、720可分別包含所屬領域的技術人員所習知的任一適合結構或堆疊。以實例而非限制方式，所述二極體可包含結晶矽NP或PN結構、金屬/雙絕緣體/金屬二極體、展現出整流能力的細絲結構，例如銀/非晶矽/P-型矽堆疊以及具有整流特徵的任一其它堆疊或結構。接合墊750可安置於第一襯底110的表面160上，其包含各種圖案(例如上文關於圖2到圖6所描述的圖案)中的任一者。圖8圖解說明包含根據至少一個實施例圖案化的接合墊750的第一襯底110的俯視圖。根據這些實施例中的至少一些實施例，通孔170可耦合到與每一接合墊750相關聯的相應下部導電墊760、770(圖7B)的中心或至少大致中心，且通孔170可根據預界定圖案耦合到電路140。在圖8的實施例中，每一接合墊750的通孔170是以其中每一通孔耦合到緊鄰位於上方及下方(如在圖8中所定向)的通孔170 所耦合到的導電跡線的導電跡線的圖案來定位。因此，接合墊150根據通孔170的圖案而移位。
在至少一些實施例中，電子裝置100、700可包含存儲器裝置。在這些實施例中，第一襯底110的電路140的至少一部分可包含多個存儲器單元，且第二襯底120的電路125 的至少一部分可包含支持電路(例如電荷泵、解碼及尋址、讀出放大器、I/O電路等)。以實例而非限制方式，在一些實施例中，電路140的至少一部分可包含一個或一個以上磁性移位寄存器180，例如在第7，236，386、6，920，062、6，898，132及6，834，005號美國專利中的每一者中所揭示的磁性移位寄存器。此磁性移位寄存器180包含鐵磁或亞鐵磁材料的精細軌道，所述精細軌道可在小區段或區(其也可表徵為域18 中沿一個方向或另一方向被磁化。因此，將信息存儲於所述軌道中的域185中。可將電流施加到磁性移位寄存器軌道以使磁矩在域185內沿所述軌道移動且經過磁性隧穿結或寫入元件190。所述電流的方向控制磁矩在域185內沿所述軌道移動的方向。此磁性移位寄存器軌道可安置於包含納米級間距的第一襯底110中。磁性移位寄存器180可具有各種形狀中的任一者，包括但不限於蛇形、筆直的、U形或其它形狀以及其組合。經定位以從鄰近磁性移位寄存器180的一部分延伸到接合墊150的通孔170可配置為磁性隧穿結190(如在圖1中的最左邊中所繪示)、寫入元件或類似裝置以及其組合。常規磁性隧穿結(MTJ) —般包含由包含隧穿勢壘的薄絕緣材料層分離的兩個磁性材料層。所述隧穿勢壘通常由超薄氧化鋁層形成，但其也可由其它絕緣或半導電材料形成。所述MTJ中的一個磁性層通常為需要大磁場來改變其磁化的硬磁材料。另一磁性材料通常為軟磁材料，從而允許弱磁場來改變其磁化。當施加小磁場到所述軟磁材料時，其磁化方向改變，以使得所述軟磁層的磁化方向可相對於所述硬磁材料的磁化方向而變化。通過所述隧穿勢壘的電流的量值取決於所述隧穿結中兩種磁性材料的相對磁性定向。因此，如果已知所述硬層的力矩，那麼所述隧穿結中的電流的值指示所述軟磁材料中的磁矩方向，或如果已知所述軟磁材料的力矩方向，那麼所述隧穿結中的電流指示所述硬磁材料的力矩方向。如果提供用於獨立地切換所述磁性隧穿結中的磁矩的構件，則也可由硬磁材料來形成所述MTJ中的兩種磁性材料。如果已知所述MTJ中的兩種磁性材料中的任一者(即， 參考層)的磁矩方向，那麼通過所述MTJ的隧穿電流允許確定另一種材料(即，存儲或感測層)的磁矩方向。可通過單獨地形成第一襯底110及第二襯底120來形成本發明的電子裝置的實施例。在至少一些實施例中，可在不同溫度下處理第一襯底110及第二襯底120。可將電路 140安置於第一襯底110中。如上文中所陳述，第一襯底110的電路140可包含導電跡線， 包括包含以軌道形式安置到第一襯底110中的一個或一個以上磁性移位寄存器180的存儲器單元。此電路140(例如磁性移位寄存器180)可經形成而包含納米級電子組件、納米級間距或兩者。第二襯底120的支持電路125可包含常規CMOS電路且可包含大致更大(例如微米級)的電子組件、間距或兩者。可根據所屬領域的技術人員所習知的常規製造技術及工藝來形成所述常規CMOS電路。在至少一些實施例中，第一襯底110的電路140可在比用於處理第二襯底120的溫度低的溫度下經歷性能降級。因此，第一襯底Iio的電路140可在比用於形成安置於第二襯底120中的電路的溫度大致低的溫度下形成。舉例來說，在其中第一襯底110的電路 140包含磁性移位寄存器180的實施例中，第一襯底110的電路140可在暴露於約450°C或更高的溫度下經歷性能降級。第二襯底120的支持電路125可包含藉助常規前工序(FEOL) 或後工序(BEOL) CMOS處理形成的常規CMOS電路。常規FEOL工藝可採用高達約1000°C到 1100°C或更高的溫度，而常規BEOL工藝可採用高達約450°C的溫度。可在第一襯底110的一部分中形成多個通孔170，通孔170從表面160延伸到鄰近電路140。可使用常規技術(例如雷射燒蝕、溼式蝕刻或乾式蝕刻或其它適合方法)來形成通孔170。如上文中所陳述，在至少一些實施例中，如所屬領域的技術人員所習知，通孔170 可經形成以包含磁性隧穿結。可通過毯覆式沉積後跟使用光刻的選擇性蝕刻或其它適合方法將接合墊150、750 安置於第一襯底110的表面160上，且可使用耦合到第二襯底120及第一襯底110的接合墊150、750的多個導電凸塊130將第一襯底110接合到第二襯底120。可根據任一適合圖案(包括但不限於上文中關於圖2到圖6及圖8所描述的圖案中的任一者)在表面160上圖案化接合墊150、750。在至少一些實施例中，如在圖7A到圖7B中所圖解說明，接合墊150可經形成而包含形成於其中的選擇裝置。這些實施例可包括形成耦合到第一通孔170的第一下部導電墊 760及耦合到第二通孔170的第二下部導電墊770。第一及第二下部導電墊760、770可通過如下步驟在其之間包含間隙780來形成毯覆式沉積後跟使用光刻的蝕刻或所屬領域的技術人員所習知的其它適合方法。第一二極體710可形成於第一下部導電墊760上、沿第一方向被偏置，且第二二極體720可形成於第二下部導電墊770上且沿第二相反方向被偏置。可通過所屬領域的技術人員所習知的常規處理技術來形成第一及第二二極體710、720。 以實例而非限制方式，可通過以第一極性沉積二極體堆疊且然後蝕刻所述二極體堆疊以使所述堆疊僅佔據第一下部導電墊760的區域來形成第一二極體710。然後可根據堆疊材料用常規蝕刻停止件覆蓋第一二極體710且以第二相反極性沉積第二二極體堆疊以形成第二二極體720。在至少一些實施例中，可在第一二極體710及第二二極體720兩者上方形成上部導電墊730。因此，第一襯底110及相關納米級電路140可與第二襯底120及其上的任一相關微米級電路125單獨地形成，且可藉助可形成於接合墊150上的多個導電凸塊130將第一襯底110的電路140耦合到第二襯底120的電路。由於可以較大尺度形成第二襯底120上的電路125，因而可更有效且以顯著較低成本形成此電路125，同時可以較小尺度形成第一襯底110的電路140以增加性能(例如，增加的存儲容量等)。然後可將第二襯底120接合到第一襯底110，且將第二襯底120的電路125耦合到第一襯底110的電路140以將兩個襯底的電路組合成單個裝置。在這些實施例中，可在比在形成第二襯底120及任一相關電路 125(例如支持電路)中所採用的溫度低的溫度下形成第一襯底110及電路140。本發明的額外實施例涉及電子系統。如在圖9中所示，根據本發明實施例的電子系統900 (例如計算機系統)包含至少一個輸入裝置910、至少一個輸出裝置920、至少一個處理器930及至少一個存儲器裝置940。如本文中所使用，術語「計算機系統」不僅包括例如個人計算機及伺服器等計算機，而且包括無線通信裝置(例如，蜂窩電話、經配置以用於文本消息收發及電子郵件的個人數字助理等)、相機、晶片組、機頂盒、控制器、運載工具及引擎控制及傳感器系統、數位音樂播放器及以上所提及的輸入、輸出、處理器及存儲器裝置的其它組合。至少一個存儲器裝置940可包含如下至少一個存儲器裝置(例如，圖1及圖7A中的裝置100、700)其包含耦合到第二襯底的第一襯底。所述第一襯底可包括包含(以非限制性實例方式)包含多個域的多個磁性軌道的電路、接近於所述多個磁性軌道且延伸到鄰近所述第一襯底的表面的位置的多個磁性隧穿結及位於所述第一襯底的所述表面上的多個接合墊，所述多個接合墊中的每一接合墊電耦合到所述多個磁性隧穿結中的磁性隧穿結。所述第二襯底包含支持電路且藉助多個導電凸塊耦合到所述第一襯底的所述表面上的所述多個接合墊。所述支持電路可包含電荷泵、解碼及尋址電路、讀出放大器及I/O 電路中的一者或一者以上。雖然已在隨附圖式中描述及顯示了某些實施例，但這些實施例僅是說明性而不限定本發明的範圍，且本發明並不限於所示及所描述的特定構造及布置，這是因為所屬領域的技術人員將顯而易見對所描述實施例的各種其它添加及修改以及刪除。因此，本發明的範圍僅受所述權利要求書的書面語言及合法等效內容限制。
權利要求
1.一種電子裝置，其包含第一襯底，其包含包括至少大致彼此平行地延伸穿過所述第一襯底的一部分的多個導電跡線的電路、定位於所述第一襯底的表面上且包含在所述多個導電跡線中的至少兩者上方延伸的寬度的多個接合墊及從鄰近所述多個導電跡線中的至少一些導電跡線延伸到所述多個接合墊中的接合墊的多個通孔；第二襯底，其接合到所述第一襯底，所述第二襯底包含藉助多個導電凸塊耦合到所述第一襯底上的所述多個接合墊的電路。
2.根據權利要求1所述的電子裝置，其中所述多個導電跡線包含多個磁性移位寄存器，所述多個磁性移位寄存器包含多個域，且所述多個通孔包含多個磁性隧穿結。
3.根據權利要求1所述的電子裝置，其中所述第二襯底的所述電路包含電荷泵、解碼及尋址電路、讀出放大器及I/O電路中的至少一者。
4.根據權利要求1所述的電子裝置，其中所述多個導電跡線是以小於100納米的間距安置的，且其中所述多個接合墊各自包含2，000 μ m2或更大的面積。
5.根據權利要求1所述的電子裝置，其中所述多個接合墊中的至少一個接合墊包含 第一二極體，其沿第一方向偏置且鄰近於上部導電墊及第一下部導電墊，所述第一下部導電墊耦合到所述多個通孔中的一通孔；及第二二極體，其沿第二相反方向偏置且鄰近於所述上部導電墊及第二下部導電墊，所述第二下部導電墊耦合到所述多個通孔中的另一通孔。
6.根據權利要求1所述的電子裝置，其中所述多個接合墊是以包含接合光柵圖案及接合移位圖案中的一者的圖案定位於所述第一襯底的所述表面上；且所述接合墊包含選自由正方形、矩形、六邊形及三角形組成的群組的至少一個形狀。
7.一種包含第一襯底的存儲器裝置，所述第一襯底包含 多個磁性軌道，其包含多個域；多個磁性隧穿結，其接近於所述多個磁性軌道且延伸到鄰近所述第一襯底的表面的位置；及多個接合墊，其位於所述第一襯底的所述表面上，所述多個接合墊中的每一接合墊電耦合到所述多個磁性隧穿結中的一磁性隧穿結。
8.根據權利要求7所述的存儲器裝置，其進一步包含第二襯底，所述第二襯底包含支持電路，所述第二襯底藉助多個導電凸塊接合到所述多個接合墊。
9.根據權利要求8所述的存儲器裝置，其中所述第二襯底的所述支持電路包含電荷泵、解碼及尋址電路、讀出放大器及I/O電路中的至少一者。
10.根據權利要求7所述的存儲器裝置，其中所述多個接合墊中的至少一個接合墊包含上部導電墊，其耦合到第一二極體及第二二極體，所述第一二極體沿與所述第二二極體的偏置相反的方向偏置；第一下部導電墊，其耦合到所述第一二極體且耦合到多個通孔中的一通孔；及第二下部導電墊，其耦合到所述第二二極體且耦合到所述多個通孔中的另一通孔。
11.根據權利要求7所述的存儲器裝置，其中所述多個接合墊中的接合墊包含在所述多個磁性軌道中的至少兩個磁性軌道上方延伸的寬度。
12.根據權利要求7所述的存儲器裝置，其中所述接合墊經配置以包含由正方形、矩形、六邊形及三角形中的至少一者組成的形狀。
13.一種形成電子裝置的方法，其包含形成第一襯底，所述第一襯底包含延伸穿過其一部分的多個導電跡線、從鄰近所述多個導電跡線中的至少一些導電跡線延伸到所述第一襯底的表面的多個通孔及位於所述第一襯底的所述表面上且鄰近於所述多個通孔中的一通孔的多個接合墊，所述多個接合墊中的每一接合墊包含在所述多個導電跡線中的至少兩個導電跡線上方延伸的寬度； 形成第二襯底，所述第二襯底包含電路；藉助多個導電凸塊將第二襯底附接到所述第一襯底，所述多個導電凸塊耦合到所述第一襯底的第一表面上的所述多個接合墊且耦合到所述第二襯底的所述電路。
14.根據權利要求13所述的方法，其中形成所述第一襯底進一步包含將所述多個導電跡線形成為多個磁性移位寄存器，每一磁性移位寄存器包含多個域;及形成配置為磁性隧穿結的所述多個通孔。
15.根據權利要求14所述的方法，其中形成所述第一襯底包含在低於約450°C的溫度下形成所述第一襯底，且其中形成所述第二襯底包含在高於約450°C的溫度下形成所述第二襯底。
16.根據權利要求13所述的方法，其中形成包含位於所述第一襯底的所述表面上的所述多個接合墊的所述第一襯底包含形成包含選自由正方形、矩形、六邊形及三角形組成的形狀群組的至少一個形狀的所述多個接合墊。
17.根據權利要求13所述的方法，其中形成包含位於所述第一襯底的所述表面上的所述多個接合墊的所述第一襯底包含以包含接合光柵圖案及接合移位圖案中的一者的圖案將所述多個接合墊定位於所述第一襯底的所述表面上。
18.根據權利要求13所述的方法，其中形成包含位於所述第一襯底的所述表面上的所述多個接合墊的所述第一襯底包含安置耦合到所述多個通孔中的一通孔的第一下部導電墊； 安置耦合到所述多個通孔中的另一通孔的第二下部導電墊； 在所述第一下部導電墊上安置沿第一方向偏置的第一二極體； 在所述第二下部導電墊上安置沿第二相反方向偏置的第二二極體；及在所述第一二極體及所述第二二極體上方安置上部導電墊。
19.一種形成存儲器裝置的方法，其包含在第一襯底中形成多個導電跡線，所述多個導電跡線配置為包含多個域的磁性移位寄存器；形成多個通孔，所述多個通孔包含從所述第一襯底的表面延伸到接近所述多個磁性移位寄存器的磁性隧穿結；形成多個接合墊，所述多個接合墊中的每一接合墊耦合到所述多個通孔中的一通孔。
20.根據權利要求19所述的方法，其進一步包含 在第二襯底中形成支持電路；及藉助多個導電凸塊將所述第二襯底中的所述支持電路耦合到所述第一襯底的所述多個接合墊。
21.根據權利要求20所述的方法，其中在所述第二襯底中形成所述支持電路包含形成電荷泵、解碼及尋址電路、讀出放大器及I/O電路中的至少一者。
22.根據權利要求19所述的方法，其中形成所述多個接合墊包含將所述多個接合墊圖案化為包含接合光柵圖案及接合移位圖案中的一者。
23.根據權利要求19所述的方法，其中形成所述多個接合墊包含以選自由正方形、矩形、六邊形及三角形組成的列表的至少一個形狀來配置所述多個接合墊。
24.根據權利要求19所述的方法，其中形成所述多個接合墊包含形成多個接合墊，每一接合墊包含第一二極體，其沿第一方向偏置，耦合到與所述多個通孔中的一通孔電接觸的第一下部導電墊；第二二極體，其沿第二相反方向偏置，耦合到與所述多個通孔中的另一通孔電接觸的第二下部導電墊；及上部導電墊，其耦合到所述第一二極體及所述第二二極體。
25.—種系統，其包含至少一個處理器；及至少一個存儲器裝置，其耦合到所述處理器，所述至少一個存儲器裝置包含第一襯底，其包含包括多個域的多個磁性軌道、接近於所述多個磁性軌道且延伸到鄰近所述第一襯底的表面的位置的多個磁性隧穿結及位於所述第一襯底的所述表面上的多個接合墊，所述多個接合墊中的每一接合墊電耦合到所述多個磁性隧穿結中的一磁性隧穿結；及第二襯底，其包含支持電路，所述第二襯底藉助多個導電凸塊接合到所述多個接合墊。
全文摘要
本發明揭示包含第一襯底及第二襯底的電子裝置。所述第一襯底包含包括至少大致彼此平行地穿過所述第一襯底的至少一部分的多個導電跡線的電路。多個接合墊定位於所述第一襯底的表面上且包含在所述多個導電跡線中的至少兩者上方延伸的寬度。多個通孔從鄰近所述導電跡線中的至少一些導電跡線延伸到所述多個接合墊。所述第二襯底接合到所述第一襯底且包含藉助多個導電凸塊耦合到所述第一襯底上的所述多個接合墊的電路。本發明還揭示存儲器裝置及形成電子裝置及存儲器裝置的相關方法，還揭示電子系統。
文檔編號H01L21/60GK102349139SQ201080011141
公開日2012年2月8日 申請日期2010年3月4日 優先權日2009年3月10日
發明者古爾特傑·S·桑胡, 羅伊·E·米德 申請人:美光科技公司