多頻帶匹配電路的製作方法

2023-05-07 08:33:21 3

專利名稱：多頻帶匹配電路的製作方法
技術領域：
本發明涉及在多個頻帶動作的多頻帶匹配電路，尤其涉及低損耗多頻帶匹配電路。
背景技術：
功率放大器是無線機中包含的不可欠缺的裝置。功率放大器包括放大元件、以及阻抗匹配電路。以往的匹配電路僅在特定的頻率下滿足匹配條件。但是，例如在最近的移動通信系統中，使用多個頻帶，要求在多個頻帶下動作的功率放大器。作為這樣的技術之一，例如在專利文獻1 (日本專利申請公開No. Hl 1-97946)中公開了設置以下的匹配電路的技術包含多個頻帶的信號的輸入信號通過使各頻帶的信號通過的多個帶通濾波器而分離為單一頻帶的信號。然後，在各個頻帶下動作。圖IA表示該例子。在該例子中，放大高頻帶信號與低頻帶信號兩個信號。連接到任意設備(例如放大元件20)的輸出端子的輸入端子P2連接到高頻帶用帶通濾波器(HBPF) 4H的一端與低頻帶用帶通濾波器(LBPF) 4L的一端。此外，HBPF4H的另一端與輸出端子PlH之間連接有高頻帶匹配電路5H，在LBPF4L的另一端與輸出端子PlL之間連接有低頻帶匹配電路5L。輸出端子P1H、PlL分別與阻抗&的負載30H、30L連接。高頻帶匹配電路5H在高頻帶下考慮HBPF4H的存在而匹配輸出端子PlH中的阻抗與輸入端子P2中的阻抗。低頻帶匹配電路5L在低頻帶考慮LBPF4L的存在而匹配輸出端子PlL中的阻抗與輸入端子P2中的阻抗。帶通濾波器一般由兩個以上的電抗元件構成。根據圖IA所述的結構，為了通過帶通濾波器充分地抑制頻帶外信號，需要增加濾波器級數。但是，增加濾波器級數引起帶通信號的損失的問題。此外，為了提高高頻帶側電路與低頻帶側電路之間的隔離性，考慮如在圖IB中以虛線表示那樣，在輸入端子P2與HBPF4H之間插入開關SWH，在輸入端子P2與LBPF4L之間插入開關SffL的結構。但是，例如在構成高輸出放大元件20的電晶體的輸出阻抗非常小 (例如幾歐姆以下)的情況下，產生流過開關的電流變得非常大，開關的導通電阻引起的插入損失變得不可忽視的問題。從這一點出發，期望使用導通電阻小的開關。但是，導通電阻小的開關存在截止時的隔離性降低的問題。因此，在當前狀態下，只能允許基於某種程度的導通電阻值以及流過開關的大電流的插入損耗。

發明內容
本發明鑑於上述問題而完成，提供損耗少的多頻帶匹配電路。本發明的多頻帶匹配電路包括輸入端子，連接到交流電路；第1輸出端子，連接到具有預先決定的阻抗的設備；第2輸出端子，連接到具有預先決定的阻抗的設備；電感性元件，其一端連接到上述輸入端子；
第1開關，其一端連接到上述電感性元件的另一端，其另一端接地；電容性元件，其一端連接到上述輸入端子；第2開關，其一端連接到上述電容性元件的另一端，其另一端接地；第1頻帶匹配電路，其連接到第1連接部與上述第1輸出端子之間，上述第1連接部為上述電感性元件與上述第1開關的連接部，在第1頻帶，使第1連接部處的阻抗與上述第1輸出端子處的阻抗匹配；以及第2頻帶匹配電路，其連接到第2連接部與上述第2輸出端子之間，上述第2連接部為上述電容性元件與上述第2開關的連接部，在頻率高於上述第1頻帶的第2頻帶，使第 2連接部處的阻抗與上述第2輸出端子處的阻抗匹配。根據本發明，降低在多頻帶匹配電路中的損失。在將本發明的多頻帶匹配電路用於放大器的情況下，能夠有效地放大多頻帶的信號。


圖IA是表示以往的多頻帶匹配電路的例子的方框圖。圖IB是表示與圖IA所示的電路關聯的多頻帶匹配電路的例子的方框圖。圖2是表示本發明的多頻帶匹配電路的第1實施方式的方框圖。圖3是表示本發明的多頻帶匹配電路的第2實施方式的方框圖。圖4是表示本發明中可應用的頻帶切換型匹配電路的以往例子的方框圖。圖5是將圖4所示的匹配電路應用於圖2所示的多頻帶匹配電路的實施方式的方框圖。圖6是將圖4所示的匹配電路應用於圖3所示的多頻帶匹配電路的實施方式的方框圖。圖7是表示圖4所示的頻帶切換型匹配電路中的導通電阻引起的損耗特性的圖表。圖8是表示圖5所示的實施方式的多頻帶匹配電路中的導通電阻引起的損耗特性的圖表。圖9是表示本發明的多頻帶匹配電路的實施方式的使用例的方框圖。圖10是表示本發明的多頻帶匹配電路的實施方式其他使用例的方框圖。
具體實施例方式以下，參照圖2至圖10說明本發明的多頻帶匹配電路的實施方式。[第1實施方式]圖2表示本發明的多頻帶匹配電路的第1實施方式。第1實施方式是應用於高頻帶與低頻帶兩個頻帶的多頻帶匹配電路100的例子。多頻帶匹配電路100包括電感性元件42、開關SWL、低頻帶匹配單元10L、電容性元件41、開關SWH、高頻帶匹配單元10H、輸入端子P2、輸出端子PlL以及輸出端子P1H。請注意電容性元件41與電感性元件42是電抗元件。電感性元件42的一端連接到輸入端子P2。電感性元件42的另一端連接到開關 SffL的一端，開關SWL的另一端接地。低頻帶匹配電路IOL的一端連接到電感性元件42與開關SWL的連接部Q1L，低頻帶匹配單元IOL的另一端連接到輸出端子P1L。電容性元件41的一端連接到輸入端子P2。電容性元件41的另一端連接到開關 SffH的一端，開關SWH的另一端接地。高頻帶匹配電路IOH的一端連接到電容性元件41與開關SWH的連接部Q1H，高頻帶電路IOH的另一端連接到輸出端子P1H。多頻帶匹配電路100輸入端子P2連接到任意的交流電路。這樣的交流電路例如包含放大元件20等電子設備。輸入端子P2例如圖2所示那樣連接到放大元件20的輸出側的一端。作為放大元件20，能夠例示電晶體、FET (場效應電晶體)、MOSFET (金屬氧化物半導體場效應電晶體)、TFT(薄膜電晶體)等。在各圖中，作為放大元件20而圖示了 η溝道型FET，但並不限定於η溝道型FET，僅是放大文件20的例示。輸出端子P1L、PlH分別連接到預先決定的阻抗的負載30L、30H。這裡，設輸出端子P1L、PlH的阻抗為&。此外，在該例子中，負載30L的阻抗與負載30H的阻抗相同，但負載30L的阻抗與負載30H的阻抗也可以不同。例如，若電容性元件41為電容C的電容器、電感性元件42是電感L的電感器，則在頻率f下的電容器的阻抗4通過式(1)來表示，頻率f下的電感器的電感4通過式(2) 來表示。j是虛數單位。η是圓周率。Zc = —^―( 1 )Zl = j2 π fL (2)在多頻帶匹配電路100中，當從放大元件20輸出低頻帶&的信號的情況下，將開關SWH設為導通狀態，將開關SffL設為截止(非導通狀態)。低頻帶匹配電路IOL具有在低頻帶&中，使從低頻帶匹配電路IOL的一端側看放大元件20側的連接部QlL中的阻抗與輸出端子PlL中的阻抗(即負載30L的阻抗匹配的結構。從式(1)可知，當信號的頻率 f屬於低頻帶&的情況下，阻抗\變大，因此流入導通狀態的SWH的低頻帶&的高頻信號電流變小。從而，開關SWH的導通阻抗引起的插入損失變小。此外，由於開關SWH是導通狀態，因此即使考慮開關SWH的電阻分量，連接部QlH也幾乎成為短路狀態，因此低頻帶&的信號也幾乎沒有輸入到高頻帶匹配電路10H。換言之，來自放大元件20的低頻帶&的信號被輸入到低頻帶匹配電路。在多頻帶匹配電路100中，當從放大元件20輸出高頻帶!^h的信號的情況下，開關 SffL設為導通狀態，開關SWH設為截止狀態。高頻帶匹配電路IOH具有在高頻帶！^中使從高頻帶匹配電路IOH的一端看放大元件20側的連接部QlH中的阻抗與輸出端子PlL中的阻抗(即負載30H的阻抗匹配的結構。從式(2)可知，當信號的頻率f屬於高頻帶&的情況下，阻抗\變大，因此流入導通狀態的開關SWL的高頻帶的高頻信號電流變小。從而，開關SWL的導通電阻引起的插入損失變小。此外，由於開關SWL是導通狀態，因此即使考慮開關SWL的電阻分量，連接部QlL也幾乎成為短路狀態，因此高頻帶!^h的信號幾乎沒有輸入到低頻帶匹配電路10L。換言之，來自放大元件20的高頻帶!^h的信號被輸入到高頻帶匹配電路10Η。此外，根據多頻帶匹配電路100的結構，由於不使用帶通濾波器就能夠分開頻率。 因此，不產生多級濾波器引起的帶通信號的損失，就能夠將來自電子設備(該例中為放大元件20)的信號分配給為低頻帶與高頻帶兩個信號路徑。而且，在開關SffL與開關SWH的任一個為導通狀態時，由於流入導通狀態的開關的電流小，因此導通電阻引起的插入損失也小。另外，請注意與圖IB所示的結構相比，在多頻帶匹配電路100中，信號不通過的路徑側的開關成為導通狀態。在該實施方式中，表示了將多頻帶匹配電路100連接到放大元件20的輸出側的例子，但也可以將多頻帶匹配電路100連接到放大元件20的輸入側。從上述的說明可知，在多頻帶匹配電路100中，作為低頻帶匹配電路IOL能夠使用以往的匹配電路，且並不限定於該匹配電路的結構。同樣，在多頻帶匹配電路100中，作為高頻帶匹配電路IOH能夠使用以往的匹配電路，且並不限定於該匹配電路的結構。此外，若在本說明書中沒有限定為開關SWL、SWH等而統稱為開關，則並不限定於觸點型的開關，也能夠設定為利用了例如二極體、電晶體等的在電路網不設置觸點而具有電路的開閉功能的所謂的開關元件(switching element)作為具體例子，可舉出MEMS(微型機電系統)開關、 開關二極體等。電容性元件41對低頻帶信號具有帶阻功能，電感性元件42對高頻帶信號具有阻頻功能。從而，電容性元件41的電容C與電感性元件42的電感L根據作為設計參數的、匹配對象的信號在低頻帶&中的頻率與在高頻帶!^h中的頻率來決定。在多頻帶匹配電路100 中，在設計時所決定的電容C與電感L在實際應用時並非可變更，但從式(1)、(2)可知，電容性元件41與電感性元件42 —般具有頻率特性。從而，必須注意低頻帶匹配電路IOL要考慮電感性元件42的頻率特性而設計，高頻帶匹配電路IOH要考慮電容性元件41的頻率特性來設計。從這一用意出發，能夠將包含低頻帶匹配電路10L、電感性元件42以及開關SWL 的電路部分理解為一個匹配電路(低頻帶匹配電路部10LL)，將包含高頻帶匹配電路10H、 電容性元件41以及開關SWH的電路部分理解為一個匹配電路(高頻帶匹配電路10HH)。此時，能夠說明為低頻帶匹配電路部IOLL是在低頻帶&中使輸入端子P2中的阻抗與輸出端子PlL中的阻抗(即負載30L的阻抗Ztl)匹配的電路，高頻帶匹配電路IOHH是在高頻帶 I7h中使輸入端子P2中的阻抗與輸出端子PlH中的阻抗(即負載30H的阻抗匹配的電路。[第2實施方式]在第1實施方式中表示了將信號分配為兩個頻帶的信號路徑的例子，但在第2實施方式中表示將信號分配給3個頻帶的信號路徑的例子。著重說明第2實施方式與第1實施方式的差異。第2實施方式的多頻帶匹配電路200具有對第1實施方式的多頻帶匹配電路100，追加了開關SWM、作為電容性元件與電感性元件的串聯連接的串聯諧振器43、以及中頻帶匹配電路IOM的結構。具體來說，多頻帶匹配電路200具有以下的結構。串聯諧振器43的一端連接到電容性元件41與電感性元件42的連接部QlM(即，輸入端子P2)，串聯諧振器43的另一端連接到中頻帶匹配電路IOM的一端，中頻帶匹配電路IOM的另一端連接到輸出端子P1M。開關SWM的一端連接到串聯諧振器43與中頻帶匹配電路IOM的連接部 R，開關SWM的另一端接地。另外，低頻帶&、中頻帶FM、高頻帶!^h具有& < Fm < !^。在多頻帶匹配電路200中，當從放大元件20輸出中頻帶Fm的信號的情況下，將開關SWH以及開關SWL設為導通狀態，將開關SWM設為截止狀態。中頻帶匹配電路IOM具有在中頻帶Fm中，使從中頻帶匹配電路IOM的一端看放大元件20側的連接部R中的阻抗與輸出端子PlM中的阻抗(即負載30M的預先決定的阻抗匹配的結構。由於開關SWH以及開關SWK處於導通狀態，因此即使考慮開關SWH與開始SWL的電阻分量，連接部QlH以及連接部QlL也幾乎成為短路狀態。因此，中頻帶Fm的信號幾乎沒有輸入到高頻帶匹配電路 IOH以及低頻帶匹配電路10L。換言之，來自放大元件20的中頻帶Fm的信號被輸入到中頻帶匹配電路10M。在多頻帶匹配電路200中，當從放大元件20輸出低頻帶&的信號的情況下，將開關SWH以及SWM設為導通狀態，將開關SWL設為截止狀態。由於開關SWM為導通狀態，因此即使考慮開關SWM的電阻分量，連接部R也幾乎成為短路狀態，因此低頻帶&的信號幾乎沒有輸入到中頻帶匹配電路10M。因此，與第1實施方式相同，來自放大元件20的低頻帶& 的信號被輸入到低頻帶匹配電路10L。在多頻帶匹配電路200中，當從放大元件20輸出高頻帶!^h的信號的情況下，將開關SWL以及開關SWM設為導通狀態，將開關SWH設為截止狀態。由於開關SWM為導通狀態， 因此即使考慮開關SWM的電阻分量，連接部R也幾乎成為短路狀態，因此高頻帶&的信號幾乎沒有輸入到中頻帶匹配電路10M。因此，與第1實施方式相同，來自放大元件20的高頻帶I7h的信號被輸入到高頻帶匹配電路10H。這裡有電容為C1的電容器與電感為L1的電感器構成的串聯諧振器43的阻抗&通過式⑶來表示。這裡，說明電容(^與電感L1應滿足的第1、第2條件。串聯諧振器43在諧振頻率f0=l / (271^/"(C1L1))時，阻抗\極小(理想值為零)。從而作為第1條件，電容 C1與電感L1的諧振頻率&必須為屬於中頻帶Fm的值。Zr = ηφ, + -^r( 3 )在從放大元件20輸出低頻帶&的信號的情況下或者從放大元件20輸出高頻帶 Fh的信號的情況下，開關SWM成為導通狀態。從抑制插入損失的觀點出發，需要減小流過開關SWM的電流。因此，第2條件式是「電容C1被設定為，從放大元件20輸出低頻帶&的信號的情況下，式(3)的右邊第2項變大而抑制流過開關SWM的電流，電感L1被設定為，從放大元件20輸出高頻帶!^h的信號的情況下，式( 的右邊第1項變大而抑制流過開關SWM的電流」。其中，從式(3)的右邊的第1項與第2項中包含頻率f的情況可知，第2條件依賴於匹配對象的信號的低頻帶&中的頻率與高頻帶!^h中的頻率。但是，由於這些頻率作為設計參數是已知的，因此能夠決定具體的電容C1與電感L1的值以便滿足第1以及第2條件。 若串聯諧振器43由被設定為滿足第1以及第2條件的電容C1的電容器以及電感L1的電感器構成，則從放大元件20輸出低頻帶&的信號的情況以及從放大元件20輸出高頻帶!^h的信號的情況兩種情況下，串聯諧振器43的阻抗&變大。因此，流過開關SWM的高頻信號電流變小。從而開關SWM的導通電阻引起的插入損失小。在多頻帶匹配電路200中，與第1實施方式相同，作為中頻帶匹配電路IOM可以使用以往的匹配電路，並不限定於該匹配電路的結構。此外，在該例子中，雖然全部的負載 30L、30M、30H的阻抗相同，但負載30M的阻抗也可以不同於負載30M以外的負載的阻抗。與第1實施方式相同，根據多頻帶匹配電路200的結構，不使用帶通濾波器就能夠分離頻帶。 因此，不產生多級濾波器引起的帶通信號的損失就能夠將來自電子設備(在該例中為放大元件20)的信號分配給低頻帶、中頻帶、高頻帶三個信號路徑。而且，由於流過根據頻帶選擇而成為導通狀態的開關的電流小，因此導通電阻引起的插入損失小。在第2實施方式中，表示了將多頻帶匹配電路200連接到放大元件20的輸出側的例子，但也可以將多頻帶匹配電路200連接到放大元件20的輸入側。在多頻帶匹配電路200中，設計時決定的電容C1與電感L1雖然在實際使用時不會被變更，但從式C3)可知，串聯諧振器43—般具有頻率特性。從而，必須注意中頻帶匹配電路IOM要考慮串聯諧振器43的頻率特性而設計。從這一用意出發，能夠將包含中頻帶匹配電路10M、串聯諧振器43以及開關SWM的電路部分理解為一個匹配電路(中頻帶匹配電路部10MM)。此時，能夠說明為中頻帶匹配電路部IOMM是在中頻帶Fm中使輸入端子P2中的阻抗與輸出端子PlM中的阻抗(即負載30M的阻抗匹配的電路。[第3實施方式]在第1實施方式中表示了，將信號分配給2個頻帶的信號路徑，並在各頻帶匹配電路10L、IOH中進行一個頻帶的阻抗匹配。在第2實施方式中表示了將信號分配給3個頻帶的信號路徑，並在各頻帶匹配電路10L、10M、10H中進行一個頻帶的阻抗匹配的情況。在第 3實施方式中，作為頻帶匹配電路10L、10MU0H的任一個或全部，採用在非專利文獻(福田敦史他、「MEMS ^ 4 ^ f &用P t ^ > f K > K電力増幅器」、電子情報通信學會総合大會、 2004年、C-2-4、p. 39)或國際公開號W02004/082138號公開的多頻帶匹配電路，進行阻抗匹配而適用於更多的頻帶。圖4表示作為各頻帶匹配電路10L、10MU0L能夠採用的在上述非專利文獻中公開的匹配電路10(以下，稱為頻帶切換匹配電路(Band-Switchable Matching Network，簡記為BS-MN)的例子。參照圖4說明BS-MNlO。其中BS-MNlO能夠在預先決定的N個(N是2 以上的整數)的頻率fp. · ·，fN(為了便於說明而設為fN <、<…< f2 < ，但例如也可以設為< f2 < . . . <、< fN)下選擇性地進行阻抗匹配，這裡為了便於說明BS-MN 的動作，作為進行放大元件20與負載30之間的阻抗匹配的匹配電路來進行說明。另外，設 fi表示第i個頻帶的中心頻率。BS-MNlO包含第1匹配電路111、N-I個傳輸線路1 (i = 2，· · ·，N)、N-I個開關 SWi (i = 2，. . .，N)、N-I個匹配塊13^1 = 2, ... , N) 0 N-I個傳輸線路12,分別具有與負載30的阻抗&相同的特性阻抗。第1匹配電路111的一端連接到輸入端子P2，第1匹配電路111的另一端連接到傳輸線路1 的一端。N為3以上的情況下，傳輸線路A的另一端連接到傳輸線路12i+1的一端(i = 2，. . .，N-1)，傳輸線路1 的另一端連接到輸出端子 PI。N為2的情況下，傳輸線路1 的另一端連接到輸出端子PI。N為3以上的情況下，傳輸線路1 與傳輸線路12i+1的連接部連接到開關SWi的一端，開關SWi的另一端連接到匹配塊Ui (i = 2，. . .，N)，傳輸線路1 的另一端(也可以稱為傳輸線路1 與輸出端子Pl的連接部)連接到開關SWn的一端，開關SWn的另一端連接到匹配塊13N。N為2的情況下，傳輸線路122的另一端(也可以稱為傳輸線路1 與輸出端子Pl的連接部)連接到開關SW2 的一端，開關SW2的另一端連接到匹配塊132。第1匹配電路111、傳輸線路1 、開關SW2、匹配塊1 構成第2匹配電路112。第 2匹配電路Il2、傳輸線路123、開關SW3、匹配塊1 構成第3匹配電路113。同樣，第(i_l) 匹配電路11(h)和傳輸線路Ui、開關SWp以及匹配電路1 構成第i匹配電路IliG = 2，...，N)第1匹配電路111也被稱為主匹配電路。這樣，在BS-MNlO中，N級的匹配電路構成為嵌套狀。
在第1頻率&下，全部的開關SW2.....一 成為截止狀態。主匹配電路111是將
輸入端子P2中的放大元件20的阻抗^5Jf1)變換為阻抗&的電路。由於N-I個傳輸線路 12,分別具有與負載30的阻抗&相同的特性阻抗，因此第1頻率f\的信號在輸出端子Pl 中的阻抗S1(A)成為Ztl，在輸入端子P2中的阻抗^5Jf1)與負載30的阻抗&匹配。在其他頻率fji = 2，. . .，N)下的阻抗匹配的情況下，僅將開關SWi設為導通狀
態。通過預先適當地設計傳輸線路1 .....12,的線路長度以及經由開關SWi連接的匹配
塊Hi的電抗值，從而針對頻率&的信號，能夠使輸入端子P2中的阻抗4(&)與負載30 的阻抗&匹配。從而，圖4所示的BS-MNlO在N個頻率的每一個頻率下分別能夠作為匹配電路來動作。此外，通過將BS-MNlO作為放大元件20的輸入輸出匹配電路來使用，從而實
現在全部的開關SW2.....SWn為截止狀態時作為對於頻率的信號的放大器來動作，在開
關SWi為導通狀態時作為對於頻率A的信號的放大器來動作的、適用於N個頻率的功率放大器。能夠將圖4所示的頻帶切換匹配電路(BS-MN) 10使用於高頻帶匹配電路10H、中頻帶匹配電路10M、低頻帶匹配電路IOL的任一個或全部。當對N個頻率進行阻抗匹配的情況下，根據頻率fi(i = 1，...，N)的偏差情況，將 N個頻率分割為兩個或三個頻帶。例如，當N 個頻率 & (i = 1，. · ·，N)存在 > f2 > · · . > fm >> fm+1 > ... >
fN-! > fN偏差的情況下，將N( = n+m ；m、n分別為1以上的整數)個頻率.....fN分為包
含f\、f2.....fm的高頻帶以及包含fm+1、fm+2.....fN的低頻帶，利用多頻帶匹配電路100，在
高頻帶匹配電路IOH中針對m個頻率f\、f2.....fm實施阻抗匹配，在低頻帶匹配電路IOL
中針對η個頻率fm+1、fm+2.....fN進行阻抗匹配即可。例如，當N 個頻率 & (i = 1，. · ·，N)存在 > f2 > · · . > fm >> fm+1 > ... > fm+p >> fm+p+1 >..· > fN-! > fN偏差的情況下，將N( = n+m+p ；m、η、ρ分別為1以上的整
數)個頻率.....fN分為包含f\、f2.....fm的高頻帶、包含fm+1、fm+2、. . . fm+p的中頻帶、
以及包含fm+p+1、fm+p+2.....fN的低頻帶，利用多頻帶匹配電路200，在高頻帶匹配電路IOH
中針對m個頻率f\、f2.....fm實施阻抗匹配，在中頻帶匹配電路IOM中針對ρ個頻率fm+1、
fm+2、. . . fm+p進行阻抗匹配，在低頻帶匹配電路IOL中針對η個頻率fm+p+1、fm+p+2.....fN進行
阻抗匹配即可。若將包含在某種程度狹小範圍中的多個頻率合併成一個頻帶，則存在得到以下的優點的可能性。說明作為高頻帶匹配電路10H、中頻帶匹配電路IOM或低頻帶匹配電路IOL 而使用頻帶切換型匹配電路(BS-MN) 10的情況。當在BS-MNlO的結構中進行在頻率下的阻抗匹配的情況下，與上述的說明不同，不僅是與頻率A對應的開關SWi,其他的一個或多個開關SW^j Φ i)也設為導通狀態，從而存在利用各匹配塊13具有的各自的電抗而能夠實現頻率fi中的阻抗匹配的可能性。針對頻率&及與其不同的頻率fk，一般如上述說明那樣，需要對應於頻率&的匹配塊Hi以及對應於頻率fk的匹配塊13k。但是，如頻率&與頻率fk接近，則有時在頻率fi中的阻抗匹配時能夠使用匹配塊13k。通過將這樣的可能性反映到設計中，能夠構成例如在一個頻帶中包含的頻率為η個時，包含比η少的個數的匹配塊13與傳輸線路12的BS-MN10。這表示多頻帶匹配電路的小型化的實現。當N個頻率f\(i = 1，. . .，N)中不存在顯著偏差的情況下，例如將N個頻率f\(i =1，. . .，N)均等分割為兩個或三個即可。若N為偶數，則例如將適應於Ν/2個頻率的BS-MNlO 的結構應用於低頻帶匹配電路IOL與高頻帶匹配電路IOH兩者，從而多頻帶匹配電路100 能夠在N個頻率下實施阻抗匹配。BS-MNlO能夠單獨對N個頻率實施阻抗匹配，但該結構與 BS-MNlO的N級結構相比，各頻帶匹配電路10LU0H中的多頻帶匹配電路的級數減半。因此，從輸入端子Ρ2至輸出端子P1L、PlH的全長縮短，實現多頻帶匹配電路的小型化。以下說明在這樣對N個頻率實施阻抗匹配的情況下，與單獨使用BS-MNlO相比，使用多個頻帶匹配電路(例如多頻帶匹配電路100中包含的兩個低頻帶匹配電路IOL與高頻帶匹配電路10Η)較有利。在BS-MNlO的結構中，所選擇的開關SWi的導通電阻引起的損失是匹配電路中的損失，降低功率放大器的輸出功率與效率。例如在放大頻率的信號的情況下，由於所有
的開關SW2.....SWn為截止狀態因此不產生導通電阻引起的損失。另一方面，在放大頻率
fi(i = 2，3，...，N)的信號的情況下，開關SWi成為導通狀態，放大元件20的輸入輸出阻抗 Zp2汍)通過第1匹配電路變換為阻抗ZJfi),而且阻抗ZJfi)通過傳輸線路12^...12,以及匹配塊Ui而變換為阻抗4。此時，在式(4)所示的從阻抗& 至阻抗&的阻抗變換比Γ大的情況下，流入導通狀態的開關SWiW高頻電流變大(參考文獻福田敦史他、「帶域切替型整合迴路O損失(二関+ 3検討」、電子情報通信學會総合大會、2009年、C-2-6)。Γ=Ζ°"Ζι^|(4)這裡，若頻率與頻率&接近，則阻抗乙(&)成為接近阻抗&的值因此Γ變小。 即，流入開關SWi的高頻電流量變小，導通電阻引起的損失也變小。另一方面，當頻率&與頻率fi遠離的情況下，阻抗成為與阻抗A分離的值，Γ變大。S卩，流入開關SWiW 高頻電流變大，導通電阻引起的損失也變大。從以上說明可知，通過與按照每個接近頻率進行了合併的頻帶對應的多個頻帶匹配電路(例如多頻帶匹配電路100中包含的兩個低頻帶匹配電路IOL與高頻帶匹配電路10Η)分散實施對於N個頻率的阻抗匹配，從而能夠減小流入導通狀態的開關SWi的高頻電流。通過具體例說明這一優點。若利用適用於4個頻率f」 f2、f3、f4(f\ > f2 > f3 > f4)的BS-MNlO實施對於4個頻率的阻抗匹配，則i = 4的情況下，由於>> f4，因此式 (4)成為較大值。從而導致流入開關SW4的高頻電流變大。另一方面，考察利用低頻帶匹配電路IOL與高頻帶匹配電路IOH分散實施對於4 個頻率f」 f2、f3、f4(fi > f2 > f3 > f4)的阻抗匹配的情況。此時，例如，低頻帶匹配電路 IOL負責對於兩個頻率UJf1 > f2)的阻抗匹配，高頻帶匹配電路IOH負責對於兩個頻率 f3、f4(f3 > f4)的阻抗匹配。此時，如圖5所示，高頻帶匹配電路IOH具有與適應於兩個頻率f\、f2的S-MNlO相同的結構，包括主匹配電路111H、一個傳輸線路122H、一個開關SW2H、一個匹配塊132H。傳輸線路122H具有與負載30H的阻抗&相同的特性阻抗。主匹配電路IllH的一端連接到連接部Q1H，主匹配電路IllH的另一端連接到傳輸線路122H的一端。傳輸線路122H的另一端連接到輸出端子P1H。傳輸線路122H的另一端(也可以稱為傳輸線路122H與輸出端子PlH的連接部)連接到開關SW2H的一端，開關SW2H的另一端連接到匹配塊132H。高頻帶匹配電路IOH的主匹配電路IllH是在頻率中將連接部QlH中的阻抗變換為阻抗&的電路。在放大頻率的信號的情況下，開關SW2H是截止狀態因此不產生導通電阻引起的損失。另一方面，在放大頻率&的信號的情況下，開關SW2成為導通狀態。但是，在高頻帶匹配電路IOH中，頻率&接近頻率f1;因此式(4)成為較小的值。從而，流過開關SW2H的高頻電流不變大。如圖5所示，低頻帶匹配電路IOL持有與適應於兩個頻率f3、f4的BS-MNlO相同的結構，包含主匹配電路111L、一個傳輸線路122L、一個開關SW2L、一個匹配塊132L。傳輸線路122L具有與負載30L的阻抗&相同的特性阻抗。主匹配電路IllL的一端連接到連接部 QlL,主匹配電路IllL的另一端連接到傳輸線路122L的一端。傳輸線路122L的另一端連接到輸出端子P1L。傳輸線路122L的另一端(也可以稱為傳輸線路122L與輸出端子PlL的連接部)連接到開關SW2L的一端，開關SW2L的另一端連接到匹配塊132L。低頻帶匹配電路IOL的主匹配電路IllL是在頻率f3中將連接部QlL中的阻抗變換為阻抗、的電路。在放大頻率4的信號的情況下，開關SW2L是截止狀態因此不產生導通電阻引起的損失。艮口， 在使適應於4個頻率的BS-MNlO在頻率f3中動作的情況下，由於開關SW2中流過低頻電流因此在BS-MNlO內產生導通電阻引起的損失，但即使使低頻帶匹配電路IOL在頻率f3中動作，在低頻帶匹配電路IOL內也不會產生開關的導通電阻引起的損失。在放大頻率f4的信號的情況下，開關SW2L成為導通狀態。但是，在低頻帶匹配電路IOL中，頻率f4接近頻率 f3，因此式(4)成為較小值。從而，流過開關SW2L的高頻電流不變大。在使適應於4個頻率的BS-MNlO在頻率f4中動作的情況下，開關SW4流過較大高頻電流，因此在BS-MNlO內產生導通電阻引起的較大損失，但即使使低頻帶匹配電路IOL在頻率f4下動作，流過開關SW2L 的高頻電流也不變大，因此在低頻帶匹配電路IOL內開關的導通電阻引起的損失小。圖4所示的BS-MNlO也可應用於圖3所示的頻帶匹配電路10L、10H、10M。此時同樣，也能夠進一步減少開關的導通電阻引起的損失。圖6表示將圖4所示的BS-MNlO應用於圖3所示的各頻帶匹配電路10L、10HU0M 的情況的實施方式。其中，考察利用低頻帶匹配電路10L、中頻帶匹配電路10M、高頻帶匹配電路IOH分散實施對於6個頻率f」 f2、f5、f6、f3、f4(f\ > f2 > f5 > f6 > f3 > f4)的阻抗匹配的情況。此時，例如高頻帶匹配電路IOH負責對於兩個頻率Lf2K1Sf2)的阻抗匹配，中頻帶匹配電路IOM負責對於兩個頻率f5、f6(f5 > f6)的阻抗匹配，低頻帶匹配電路 IOL負責對於兩個頻率f3、f4(f3>f4)的阻抗匹配。此時，低頻帶匹配電路IOL以及高頻帶匹配電路IOH的動作與優點與圖5所示的結構的情況相同，因此省略說明。如圖6所示，中頻帶匹配電路IOM具有與適應於兩個頻率f5、f6的BS-MNlO相同的結構，包括主匹配電路111M、一個傳輸線路122M、一個開關SW2M、一個匹配塊132M。傳輸線路122M具有與負載30M的阻抗&相同的特性阻抗。主匹配電路IllM的一端連接到串聯諧振器43的另一端，主匹配電路IllM的另一端連接到傳輸線路122M的一端。傳輸線路122M 的另一端連接到輸出端子P1M。傳輸線路122M的另一端(也可以稱為傳輸線路122M與輸出端子PlM的連接部)連接到開關SW2M的一端，開關SW2M的另一端連接到匹配塊132M。 中頻帶匹配電路IOM的主匹配電路IllM是在頻率f5中，將連接部R中的阻抗變換為阻抗 Z0的電路。在放大頻率f5的信號的情況下，開關SW2M是截止狀態因此不產生導通電阻引起的損失。即，在使適應於6個頻率的BS-MNlO在頻率f5下動作的情況下，由於開關SW5流過高頻電流，因此在BS-MNlO內不產生導通電阻引起的損失，但即使使中頻帶匹配電路IOM在頻率f5下動作，在中頻帶匹配電路IOM內也不產生開關的導通電阻引起的損失。在放大頻率f6的信號的情況下，開關SW2M成為導通狀態。但是，在中頻帶匹配電路IOM中，由於頻率4接近頻率f5，因此式(4)成為較小值。從而，流過開關SW2M的高頻電流不變大。在使適應於6個頻率的BS-MNlO在頻率f6下動作的情況下，由於開關SW6流過較大高頻電流， 因此在BS-MNlO內產生導通電阻引起的較大的損失，但即使使中頻帶匹配電路IOM在頻率 f6下動作，流過開關SW2M的高頻電流也不會變大，因此中頻帶匹配電路IOM內開關的導通電阻引起的損失較小。在上述的實施方式中，用於控制開關的動作的電路能夠通過以往已知的方法來實現，因此省略其說明與圖示。[實驗例]首先，為了與本發明的實施方式進行比較，設計了在圖4所示的BS-MNlO中，設N =4、= 2. 5GHz、f2 = 2. 3GHz、f3 = 0. 9GHz、f4 = 0. 8GHz，用於使輸入端子 P2 中的阻抗 5 Ω匹配成負載30的阻抗50 Ω的BS-MN10。在該BS-MNlO中，第1匹配電路111被設計為頻率的匹配電路，第2匹配電路112被設計為頻率f2的匹配電路，第3匹配電路113被設計為頻率f3的匹配電路，第4匹配電路114被設計為頻率f4的匹配電路。圖7表示該BS-MNlO的開關SWi (i = 2，3，4)的導通電阻引起的各頻率下的損失的計算結果。如圖7所示，在該BS-MNlO中，全部的開關SWiG = 2,3,4)成為截止狀態的頻率、接近頻率的頻率f2 (開關SW2為導通狀態)中的損失較小，但頻率f3(開關SW3為導通狀態)與頻率f4(開關SW4為導通狀態)中的損失較大。例如當各開關的導通電阻為 2 Ω的情況下，BS-MNlO中的損失在頻率f2下約為0. 03dB，在頻率f3下約為1. OldB、在頻率 f4下約為1. 05dB。在頻率中的阻抗匹配中，由於全部的開關為截止狀態，因此不存在開關的導通電阻引起的損失。由於頻率&接近頻率&，因此在頻率&下的阻抗變換比Γ較小，流過開關SW2的高頻電流較小。因此，開關SW2的導通電阻引起的插入損失較小。另一方面，頻率f3與頻率f4是遠離頻率的頻率，因此阻抗變換比Γ較大，從而流過開關SW3 與開關SW4的高頻電流大。因此開關sw3、sw4的導通電阻引起的插入損失變大。接著，設計了對高頻帶匹配電路IOH以及低頻帶匹配電路IOL採用適應於兩個頻率的 BS-MN10，並針對低頻帶 FJf4 = 0. 8GHz、f3 = 0. 9GHz)以及高頻帶!^( = 2. 3GHz、f\ =2. 5GHz)，使在輸入端子P2中的阻抗5 Ω與負載30的阻抗50Ω匹配的多頻帶匹配電路 100 (參照圖5)。另外，對電感性元件42使用電感3ηΗ的電感器，對電容性元件41使用了電容為6pF的電容器。設計各頻帶匹配電路10LU0H考慮了電容性元件41與電感性元件 42的阻抗變換的影響。圖8表示在該多頻帶匹配電路100中，開關SW2L、SW2H的導通電阻引起的在各頻率下的損失的計算結果。例如在各開關的導通電阻為2Ω的情況下，在該多頻帶匹配電路 100中的損失在頻率f\下約為0. 19dB、在頻率f2下約為0. 3dB、在頻率f3下約為0. 2dB、在頻率f4約為0. 3dB(在圖8中，表示頻率f2與頻率f4的S21的線幾乎重疊)。在上述的實驗例中使用的BSMNlO中，無在頻率f\下的阻抗匹配中成為導通狀態的開關，但是在該多頻帶匹配電路100中，在頻率下的阻抗匹配中開關SW2H是截止狀態而開關SWL為導通狀態，因此產生約0. 19dB的損失。同樣，在該多頻帶匹配電路100中，在頻率f3下的阻抗匹配中開關SW2L是截止狀態而開關SWH是導通狀態，因此產生約0. 2dB的損失。但是，根據
1多頻帶匹配電路100中，與在上述的實驗例中使用的BS-MNio比較，大幅改善在頻率f3與頻率f4下的損失。總體來看，該多頻帶匹配電路100實現在4個頻率中損失0. 3dB以下的阻抗匹配。[利用方式]圖9表示圖2所示的多頻帶匹配電路100的利用方式之一。圖9所示的多頻帶匹配電路100為了匹配放大元件20的輸出阻抗與一個負載30的阻抗而使用。因此，多頻帶匹配電路100的輸出端子P1L、PlH分別經由開關SW-L、SW-H連接到負載30。在從放大元件20輸出低頻帶信號的情況下，將開關SW-L設為導通狀態、將開關SW-H設為截止狀態，在從放大元件20輸出高頻帶信號的情況下，將SW-H設為導通狀態，將開關SW-L設為截止狀態，從而將任意一個信號提供給負載30。一般來說，在高頻放大電路中負載的阻抗&例如有50 Ω大，相比於此，開關SW-L、 Sff-H的導通電阻充分小，因此開關SW-L、Sff-H的導通電阻引起的損失能夠忽略。圖10表示圖2所示的多頻帶匹配電路100的其他利用方式。圖10所示的多頻帶匹配電路100為了使放大元件20的輸出的阻抗匹配為發送接收用的低頻帶雙工器45L的阻抗或高頻帶雙工器45Η的阻抗而使用。來自放大元件20的發送高頻信號根據發送高頻信號的頻帶而經由低頻帶匹配電路IOL或高頻帶匹配電路10Η，從而被提供給低頻帶雙工器45L或高頻帶雙工器45Η，並從天線46L或天線46Η發送。
權利要求
1.一種多頻帶匹配電路，包括 輸入端子，連接到交流電路；第1輸出端子，連接到具有預先決定的阻抗的設備； 第2輸出端子，連接到具有預先決定的阻抗的設備； 電感性元件，其一端連接到上述輸入端子； 第1開關，其一端連接到上述電感性元件的另一端，其另一端接地； 電容性元件，其一端連接到上述輸入端子； 第2開關，其一端連接到上述電容性元件的另一端，其另一端接地； 第1頻帶匹配電路，其連接到第1連接部與上述第1輸出端子之間，所述第1連接部為上述電感性元件與上述第1開關的連接部，在第1頻帶，使第1連接部處的阻抗與上述第1 輸出端子處的阻抗匹配；以及第2頻帶匹配電路，其連接到第2連接部與上述第2輸出端子之間，上述第2連接部為上述電容性元件與上述第2開關的連接部，在頻率高於上述第1頻帶的第2頻帶，使第2連接部處的阻抗與上述第2輸出端子處的阻抗匹配。
2.如權利要求1所述的多頻帶匹配電路，還包括 第3輸出端子，連接到具有預先決定的阻抗的設備；串聯諧振器，其一端連接到上述輸入端子，在上述第1頻帶與上述第2頻帶之間的第3 頻帶具有諧振頻率；第3開關，其一端連接到上述串聯諧振器的另一端，其另一端接地；以及第3頻帶匹配電路，連接到上述串聯諧振器的另一端與上述第3輸出端子之間，在上述第3頻帶，使上述串聯諧振器的另一端處的阻抗與在上述第3輸出端子處的阻抗匹配。
3.如權利要求1所述的多頻帶匹配電路， 設N為預先決定的2以上的整數，上述第1頻帶匹配電路以及上述第2頻帶匹配電路中的至少一個匹配電路包括主匹配電路、N-I個傳輸線路、N-I個開關、N-I個匹配塊，當N為3以上的整數的情況下使j表示從1至N-2的各整數，主匹配電路的一端連接到第1傳輸線路的一端，第j傳輸線路的另一端連接到第j+Ι傳輸線路的一端，第j傳輸線路與第j+Ι傳輸線路的連接部連接到第j開關的一端，第j開關的另一端連接到第j匹配塊，第N-I傳輸線路的另一端連接到第N-I開關的一端，第N-I開關的另一端連接到第N-I匹配塊，當N為2的情況下主匹配電路的一端連接到第1傳輸線路的一端， 第1傳輸線路的另一端連接到第1開關的一端， 第1開關的另一端連接到第1匹配塊。
4.如權利要求2所述的多頻帶匹配電路， N為預先決定的2以上的整數，上述第1頻帶匹配電路、上述第2頻帶匹配電路以及上述第3頻帶匹配電路中的至少一個匹配電路包括主匹配電路、N-I個傳輸線路、N-I個開關、N-I個匹配塊，當N為3以上的整數的情況下使j表示從1至N-2的各整數，主匹配電路的一端連接到第1傳輸線路的一端，第j傳輸線路的另一端連接到第j+Ι傳輸線路的一端，第j傳輸線路與第j+Ι傳輸線路的連接部連接到第j開關的一端，第j開關的另一端連接到第j匹配塊，第N-I傳輸線路的另一端連接到第N-I開關的一端，第N-I開關的另一端連接到第N-I匹配塊，當N為2的情況下主匹配電路的一端連接到第1傳輸線路的一端， 第1傳輸線路的另一端連接到第1開關的一端， 第1開關的另一端連接到第1匹配塊。
全文摘要
本發明涉及多頻帶匹配電路。所述多頻帶匹配電路包括電感性元件(42)，其一端連接到輸入端子(P2)；第1開關(SWL)，其一端連接到電感性元件(42)的另一端，其另一端接地；電容性元件(41)，其一端連接到輸入端子；第2開關(SWH)，其一端連接到電容性元件(41)的另一端，其另一端接地；第1頻帶匹配電路(10L)，連接到電感性元件(42)的另一端與第1輸出端子之間，在第1頻帶進行阻抗匹配；以及第2頻帶匹配電路(10H)，連接到電容性元件(41)的另一端與第2輸出端子之間，在頻率高於第1頻帶的第2頻帶，進行阻抗匹配。
文檔編號H03H7/38GK102377405SQ20111024005
公開日2012年3月14日 申請日期2011年8月19日 優先權日2010年8月19日
發明者岡崎浩司, 楢橋祥一, 福田敦史 申請人:株式會社Ntt都科摩