一種半導體器件的製作方法
2023-05-07 07:19:01 2
一種半導體器件的製作方法
【專利摘要】本發明提供一種半導體器件的製作方法，包括步驟：1）提供一包括半導體襯底、淺溝槽隔離及介質層的半導體器件結構，於半導體襯底背面製作具有刻蝕窗口的光刻掩膜；2）以第一刻蝕氣體對所述半導體襯底進行刻蝕，使刻蝕停止於距所述淺溝槽隔離的上方第一距離的位置；3）以第二刻蝕氣體對所述半導體襯底繼續進行刻蝕，使刻蝕停止於距所述淺溝槽隔離的上方第二距離的位置；4）以第三刻蝕氣體對所述半導體襯底繼續進行刻蝕，直至露出所述刻蝕窗口下方的淺溝槽隔離及介質層，形成用於製造焊盤的溝槽。本發明的刻蝕方法可以獲得表面平整的、半導體襯底、淺溝槽隔離及介質層均沒被過度刻蝕的溝槽，有利於後續金屬焊盤的製作，從而提高器件性能。
【專利說明】一種半導體器件的製作方法
【技術領域】
[0001]本發明涉及一種半導體器件的製造方法，特別是涉及一種半導體器件的製作方法。
【背景技術】
[0002]背照式CMOS傳感器是近年來興起的一種新型傳感器，相比現有表面照射型圖像感應器，配線層在受光面之上，配線層會遮擋住部分入射光，背照式圖像感應器採用顛倒配線層和受光面位置的設計，能夠高效接收入射光，使得其感光能力和信噪比大幅提升，從而讓相機等設備可以實現在高ISO下的強大控噪能力。
[0003]在背照式圖像傳感器(BSI)等半導體器件的製造過程中，常常需要在半導體襯底上刻蝕出溝槽以用於形成焊盤(PAD)。然而，形成的同一個用於製造焊盤的溝槽，往往同時位於淺溝槽隔離(STI)與介質層(ILD)的上方，而ILD —般位於STI的下一層。因此，在對半導體襯底進行刻蝕以形成溝槽時，在對應STI的區域應保證刻蝕停止於STI之上，在對應ILD的區域則應保證刻蝕停止於ILD之上。
[0004]一般的背照式圖像傳感器至少包括半導體襯底、間隔製作於所述半導體襯底中的淺溝槽隔離以及結合於所述淺溝槽隔離及所述半導體襯底正面介質層。現有技術中，在半導體襯底上刻蝕形成用於製造焊盤的溝槽的工藝中，在刻蝕半導體襯底時通常採用幹法刻蝕方法。並且，一般採用如下兩種幹法刻蝕方法進行:第一種方法為採用SF6作為刻蝕氣體進行幹法刻蝕形成用於製造焊盤的溝槽。由於SF6對矽(半導體襯底的材料)和氧化物(淺溝槽隔離和介質層的材料)的刻蝕選擇比一般大於30，具有很高的刻蝕選擇比，因此，在刻蝕形成溝槽的過程中，一般不會對溝槽位置處的淺溝槽隔離和介質層造成刻蝕；並且，形成的溝槽的側壁一般具有垂直的形貌。然而，由於半導體襯底在對應淺溝槽隔離的位置和對應介質層的位置處需要去除的深度不同(對應介質層位置處的半導體襯底需要被去除的較多)，因此往往造成在溝槽中在淺溝槽隔離位置處的半導體襯底被過度刻蝕而形成底切(undercut)現象,不利於後續金屬層的製作。
[0005]第二種方法為採用CF4、Cl2和HBr作為刻蝕氣體進行幹法刻蝕形成用於製造焊盤的溝槽。由於CF4、Cl2和HBr對矽(半導體襯底的材料)和氧化物(淺溝槽隔離和介質層的材料)的刻蝕選擇比較小(小於5)，這一方案可以獲得較緩的溝槽側壁形貌且不會導致半導體襯底位於溝槽內且位於STI之上的部分形成底切(undercut)現象。因此，這可以改善後續形成的金屬層在溝槽的側壁位置的厚度。然而，由於CF4Xl2和HBr對矽和氧化物的刻蝕選擇比較小，因此，在刻蝕形成溝槽的過程中，往往容易造成在溝槽中的淺溝槽隔離被過度刻蝕。
[0006]因此，上述兩種刻蝕方法各有優缺點，但均已難以滿足實際工業生產的對半導體器件性能的需求。因此，提供一種新的刻蝕方法實屬必要。
【發明內容】
[0007]鑑於以上所述現有技術的缺點，本發明的目的在於提供一種半導體器件的製作方法，用於解決現有技術中對半導體器件的刻蝕方法中半導體襯底或氧化物容易被過度刻蝕等問題。
[0008]為實現上述目的及其他相關目的，本發明提供一種半導體器件的製作方法，至少包括以下步驟:
[0009]I)提供一半導體器件結構，至少包括:半導體襯底、間隔製作於所述半導體襯底中的淺溝槽隔離以及結合於所述淺溝槽隔離及所述半導體襯底正面介質層，於所述半導體襯底背面製作具有刻蝕窗口的光刻掩膜，且所述刻蝕窗口垂向對應有淺溝槽隔離區域及介質層區域；
[0010]2)以第一刻蝕氣體對所述刻蝕窗口下方的半導體襯底進行刻蝕,使刻蝕停止於距所述淺溝槽隔離的上方第一距離的位置；
[0011]3)以第二刻蝕氣體對所述刻蝕窗口下方的半導體襯底繼續進行刻蝕，使刻蝕停止於距所述淺溝槽隔離的上方第二距離的位置，所述第二距離小於第一距離；
[0012]4)以第三刻蝕氣體對所述刻蝕窗口下方的半導體襯底繼續進行刻蝕，直至露出所述刻蝕窗口下方的淺溝槽隔離及介質層，形成用於製造焊盤的溝槽；
[0013]其中，所述第一刻蝕氣體對所述半導體襯底的刻蝕速率大於所述第二刻蝕氣體；所述第二刻蝕氣體對所述半導體襯底的刻蝕速率大於所述第三刻蝕氣體；所述第三刻蝕氣體對所述半導體襯底和所述淺溝槽隔離的刻蝕選擇比大於所述第二刻蝕氣體，並且，所述第三刻蝕氣體對所述半導體襯底和所述介質層的刻蝕選擇比大於所述第二刻蝕氣體。
[0014]作為本發明的半導體器件的製作方法的一種優選方案，所述半導體器件為背照式圖像傳感器。
[0015]作為本發明的半導體器件的製作方法的一種優選方案，所述半導體襯底的材料為矽，所述淺溝槽隔離和所述介質層的材料為二氧化矽。
[0016]作為本發明的半導體器件的製作方法的一種優選方案，所述光刻掩膜包括圖形化的硬掩膜層和位於所述硬掩膜層上的圖形化的光刻膠層。
[0017]作為本發明的半導體器件的製作方法的一種優選方案，所述第一刻蝕氣體為CF4、Cl2、CHF3及Ar的混合氣體；所述第二刻蝕氣體包括CF4、Cl2, CHF3的混合氣體；所述第三刻蝕氣體為HBr、Cl2, He及O2的混合氣體。
[0018]進一步地，步驟2)中，CF4的流量範圍為30?50sccm，Cl2的流量範圍為70?90sccm, CHF3的流量範圍為50?70sccm, Ar的流量範圍為40?60sccm。
[0019]進一步地，步驟3)中，CF4的流量範圍為30?50sccm，Cl2的流量範圍為70?90sccm, CHF3的流量範圍為50?70sccm。
[0020]進一步地，步驟4)中，HBr的流量範圍為90?llOsccm，Cl2的流量範圍為50?70sccm, He的流量範圍為15?25sccm, O2的流量範圍為5?15sccm。
[0021]進一步地，步驟2)於所述半導體襯底中刻蝕出第一溝槽，所述第一溝槽的截面形狀為倒梯形。
[0022]作為本發明的半導體器件的製作方法的一種優選方案，步驟2)所述的第一距離大於或等於650nm ;步驟3)所述的第二距離大於或等於550nm。
[0023]如上所述，本發明提供一種半導體器件的製作方法，包括步驟:1)提供一半導體器件結構，至少包括:半導體襯底、間隔製作於所述半導體襯底中的淺溝槽隔離以及結合於所述淺溝槽隔離及所述半導體襯底正面介質層，於所述半導體襯底背面製作具有刻蝕窗口的光刻掩膜，且所述刻蝕窗口垂向對應有淺溝槽隔離區域及介質層區域；2)以第一刻蝕氣體對所述刻蝕窗口下方的半導體襯底進行刻蝕，使刻蝕停止於距所述淺溝槽隔離的上方第一距離的位置；3)以第二刻蝕氣體對所述刻蝕窗口下方的半導體襯底繼續進行刻蝕，使刻蝕停止於距所述淺溝槽隔離的上方第二距離的位置，所述第二距離小於第一距離；4)以第三刻蝕氣體對所述刻蝕窗口下方的半導體襯底繼續進行刻蝕，直至露出所述刻蝕窗口下方的淺溝槽隔離及介質層，形成用於製造焊盤的溝槽；其中，所述第一刻蝕氣體對所述半導體襯底的刻蝕速率大於所述第二刻蝕氣體；所述第二刻蝕氣體對所述半導體襯底的刻蝕速率大於所述第三刻蝕氣體；所述第三刻蝕氣體對所述半導體襯底和所述淺溝槽隔離的刻蝕選擇比大於所述第二刻蝕氣體，並且，所述第三刻蝕氣體對所述半導體襯底和所述介質層的刻蝕選擇比大於所述第二刻蝕氣體。本發明通過三次不同的氣體對半導體襯底進行刻蝕，第一次刻蝕速率較快，保證了刻蝕效率且使溝槽上部呈倒梯形，增加了後續金屬層厚度的可控性；第二次刻蝕速度稍慢，保證了第一次刻蝕和第三次刻蝕之間的有效緩衝，保證半導體襯底側壁的平整；第三次刻蝕速率較慢，且對半導體襯底及淺溝槽隔離具有較高的刻蝕選擇比，可以避免對半導體襯底或淺溝槽隔離的過度刻蝕。本發明步驟簡單，適用於工業生產。
【專利附圖】
【附圖說明】
[0024]圖1顯示為本發明的半導體器件的製作方法的步驟流程示意圖。
[0025]圖2?3顯示為本發明的半導體器件的製作方法步驟I)所呈現的結構示意圖。
[0026]圖4顯示為本發明的半導體器件的製作方法步驟2)所呈現的結構示意圖。
[0027]圖5顯示為本發明的半導體器件的製作方法步驟3)所呈現的結構示意圖。
[0028]圖6顯示為本發明的半導體器件的製作方法步驟4)所呈現的結構示意圖。
[0029]元件標號說明
[0030]101支撐襯底
[0031]102CMOS 功能層
[0032]103鋁層
[0033]104介質層
[0034]105淺溝槽隔離
[0035]106半導體襯底
[0036]107硬掩膜層
[0037]108光刻膠層
[0038]109刻蝕窗口
[0039]1091淺溝槽隔離區域
[0040]1092介質層區域
[0041]110第一溝槽
[0042]111第二溝槽
[0043]112用於製造焊盤的溝槽
[0044]Hl第一距離
[0045]H2第二距離
[0046]Sll?S14步驟I)?步驟4)
【具體實施方式】
[0047]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
[0048]請參閱圖1?圖6。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪製，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為複雜。
[0049]如圖1?圖6所示，本實施例提供一種半導體器件的製作方法，至少包括以下步驟:
[0050]如圖1及圖2?圖3所示，首先進行步驟S11，提供一半導體器件結構，至少包括:半導體襯底106、間隔製作於所述半導體襯底106中的淺溝槽隔離105以及結合於所述淺溝槽隔離105及所述半導體襯底106正面的介質層104，於所述半導體襯底106背面製作具有刻蝕窗口 109的光刻掩膜，且所述刻蝕窗口 109垂向對應有淺溝槽隔離區域1091及介質層區域1092。
[0051]作為示例，所述半導體器件結構為背照式圖像傳感器，具體地，所述背照式圖像傳感器包括半導體襯底106、間隔製作於所述半導體襯底106中的淺溝槽隔離105以及結合於所述淺溝槽隔離105及所述半導體襯底106正面的介質層104、結合於所述介質層104表面的鋁層103，結合於所述鋁層103表面的CMOS功能層102、以及結合於所述CMOS功能層102表面的支撐襯底101。
[0052]作為示例，所述半導體襯底106的材料為矽，當然，在其他的實施例中，所述半導體襯底106可以為其他一切與其的半導體材料，如SiGe、SiC等，且並不限於此處所列舉的幾種。所述淺溝槽隔離105和所述介質層104的材料優選但不限於為二氧化矽。
[0053]作為示例，所述光刻掩膜包括圖形化的硬掩膜層107和位於所述硬掩膜層107上的圖形化的光刻膠層108。當然，所述光刻掩膜的材料並不以此為限，也可以是僅由光刻膠層108或僅由硬掩膜層107組成，或者由更多預期的光刻掩膜疊層組成。
[0054]所述刻蝕窗口 109對應於半導體襯底106中需要被刻蝕去除的部分，在本實施例中，所述刻蝕窗口 109垂向對應有淺溝槽隔離區域1091及介質層區域1092，即所述刻蝕窗口 109在水平面上的投影覆蓋部分所述淺溝槽隔離區域1091及介質層區域1092在水平面上的投影。如圖3所示。
[0055]如圖1及圖4所示，然後進行步驟S12，以第一刻蝕氣體對所述刻蝕窗口 109下方的半導體襯底106進行刻蝕，使刻蝕停止於距所述淺溝槽隔離105的上方第一距離Hl的位置。
[0056]作為示例，所述第一刻蝕氣體選用對所述半導體襯底106的刻蝕速度較快的刻蝕氣體，以保證較快的刻蝕速率。在本實施例中，所述第一刻蝕氣體為CF4、Cl2, CHF3及Ar的混合氣體。
[0057]其中，CF4的流量範圍為30?50sccm，Cl2的流量範圍為70?90sccm，CHF3的流量範圍為50?70sccm，Ar的流量範圍為40?60sccm。刻蝕時採用的解離電壓為700?900V，RF射頻偏壓為250?350V。在本實施例中，CF4的流量為40sccm，Cl2的流量為80sccm，CHF3的流量為60SCCm，Ar的流量為50sCCm。刻蝕時採用的解離電壓為800V，RF射頻偏壓為300V，在上述條件下，於所述半導體襯底106中刻蝕出第一溝槽110，所述第一溝槽110的截面形狀為倒梯形，由於第一溝槽110的側壁與水平面具有一定的傾角，可以增加後續在該側壁上製作金屬層的可控性，從而提高器件的整體性能。在本實施例中，所述第一溝槽110的側壁與水平面的所夾的銳角的角度為60?85度。
[0058]為了保證所述第一溝槽110下方的淺溝槽隔離105不受到影響，所述第一溝槽110的底部與所述淺溝槽隔離105上表面具有第一距離H1，在本實施例中，所述的第一距離Hl大於或等於650nm。
[0059]如圖1及圖5所示，接著進行步驟S13，以第二刻蝕氣體對所述刻蝕窗口 109下方的半導體襯底106繼續進行刻蝕，使刻蝕停止於距所述淺溝槽隔離105的上方第二距離H2的位置，所述第二距離H2小於第一距離Hl。
[0060]作為示例，所述第二刻蝕氣體對所述半導體襯底106的刻蝕速度稍慢於所述第一刻蝕氣體，用於第一刻蝕氣體機第三刻蝕氣體之間的緩衝刻蝕氣體，可以保證刻蝕速率不至於改變得太快而導致溝槽側壁的損傷，保證最終溝槽側壁的平整性，在本實施例中，所述第二刻蝕氣體包括CF4、Cl2, CHF3的混合氣體。
[0061]其中，CF4的流量範圍為30?50sccm，Cl2的流量範圍為70?90sccm，CHF3的流量範圍為50?70sccm。刻蝕時採用的解離電壓為700?900V，RF射頻偏壓為250?350V。在本實施例中，CF4的流量為40sccm，Cl2的流量為80sccm，CHF3的流量為60sccm。刻蝕時採用的解離電壓為800V，RF射頻偏壓為300V。
[0062]在本實施例中，採用所述第二刻蝕氣體對上述的第一溝槽110繼續進行刻蝕形成第二溝槽111，直至所述第二溝槽111的底部離所述淺溝槽隔離105的上表面具有第二距離H2為止，具體地，所述的第二距離H2大於或等於550nm。
[0063]如圖1及圖6所示，最後進行步驟S14，以第三刻蝕氣體對所述刻蝕窗口 109下方的半導體襯底106繼續進行刻蝕，直至露出所述刻蝕窗口 109下方的淺溝槽隔離105及介質層，形成用於製造焊盤的溝槽112。
[0064]作為示例，所述第三刻蝕氣體對所述半導體襯底106和所述淺溝槽隔離105的刻蝕選擇比較大，一般大於30，這樣可以保證所述半導體襯底106被去除的同時，所述淺溝槽隔離105及所述介質層104基本不會被刻蝕，保證所述淺溝槽隔離105和介質層104的原有形貌，有利於後續金屬層的製作。在本實施例中，所述第三刻蝕氣體為HBr、Cl2, He及O2的混合氣體。
[0065]其中，HBr的流量範圍為90?IlOsccm,Cl2的流量範圍為50?70sccm,He的流量範圍為15?25sccm，02的流量範圍為5?15sccm。刻蝕時採用的解離電壓為700?900V，RF射頻偏壓為300?400V。在本實施例中，HBr的流量為lOOsccm，Cl2的流量為60sccm，He的流量為20SCCm，O2的流量為lOsccm。刻蝕時採用的解離電壓為800V，RF射頻偏壓為325V。雖然第三刻蝕氣體對所述半導體襯底101的刻蝕速率也較慢會導致第三步刻蝕的時間較長，但由於前兩步刻蝕後，所述第二溝槽111底部距離所述淺溝槽隔離105的距離較小(大概為550nm)，可以縮短第三步刻蝕的時間，從而，該側壁與水平面所夾的銳角角度仍然可以達到75?85度，此側壁呈一定角度的傾斜同樣可以有效提高後續金屬層的製備質量。
[0066]需要說明的是，雖然，該步驟採用的第三刻蝕氣體對半導體襯底101及淺溝槽隔離105的刻蝕選擇比較高，但是，由於刻蝕的時間較長，所述淺溝槽隔離105裸露的部分特別是裸露的角上的部分也會一定程度的被刻蝕成弧形，如圖6所示，如此形狀可以降低器件由於尖端放電等效應而被擊穿的概率，提高器件的耐壓能力。
[0067]總的來說，對於上述各刻蝕氣體的選擇原則是，所述第一刻蝕氣體對所述半導體襯底106的刻蝕速率大於所述第二刻蝕氣體；所述第二刻蝕氣體對所述半導體襯底106的刻蝕速率大於所述第三刻蝕氣體；所述第三刻蝕氣體對所述半導體襯底106和所述淺溝槽隔離105的刻蝕選擇比大於所述第二刻蝕氣體，並且，所述第三刻蝕氣體對所述半導體襯底106和所述介質層104的刻蝕選擇比大於所述第二刻蝕氣體。
[0068]如上所述，本發明提供一種半導體器件的製作方法，包括步驟:1)提供一半導體器件結構，至少包括:半導體襯底106、間隔製作於所述半導體襯底106中的淺溝槽隔離105以及結合於所述淺溝槽隔離105及所述半導體襯底106正面介質層104，於所述半導體襯底背面製作具有刻蝕窗口 109的光刻掩膜，且所述刻蝕窗口 109垂向對應有淺溝槽隔離區域1091及介質層區域1092 ;2)以第一刻蝕氣體對所述刻蝕窗口 109下方的半導體襯底106進行刻蝕，使刻蝕停止於距所述淺溝槽隔離105的上方第一距離Hl的位置；3)以第二刻蝕氣體對所述刻蝕窗口 109下方的半導體襯底106繼續進行刻蝕，使刻蝕停止於距所述淺溝槽隔離105的上方第二距離H2的位置，所述第二距離H2小於第一距離Hl ；4)以第三刻蝕氣體對所述刻蝕窗口 109下方的半導體襯底106繼續進行刻蝕，直至露出所述刻蝕窗口 109下方的淺溝槽隔離105及介質層104，形成用於製造焊盤的溝槽112 ;其中，所述第一刻蝕氣體對所述半導體襯底106的刻蝕速率大於所述第二刻蝕氣體；所述第二刻蝕氣體對所述半導體襯底106的刻蝕速率大於所述第三刻蝕氣體；所述第三刻蝕氣體對所述半導體襯底106和所述淺溝槽隔離105的刻蝕選擇比大於所述第二刻蝕氣體，並且，所述第三刻蝕氣體對所述半導體襯底106和所述介質層104的刻蝕選擇比大於所述第二刻蝕氣體。本發明通過三次不同的氣體對半導體襯底106進行刻蝕，第一次刻蝕速率較快，保證了刻蝕效率且使溝槽上部呈倒梯形，增加了後續金屬層厚度的可控性；第二次刻蝕速度稍慢，保證了第一次刻蝕和第三次刻蝕之間的有效緩衝，保證半導體襯底106側壁的平整；第三次刻蝕速率較慢，且對半導體襯底106及淺溝槽隔離105具有較高的刻蝕選擇比，可以避免對半導體襯底106或淺溝槽隔離105的過度刻蝕。本發明步驟簡單，適用於工業生產。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
[0069]上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術領域】中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
【權利要求】
1.一種半導體器件的製作方法，其特徵在於，至少包括以下步驟: 1)提供一半導體器件結構，至少包括:半導體襯底、間隔製作於所述半導體襯底中的淺溝槽隔離以及結合於所述淺溝槽隔離及所述半導體襯底正面的介質層，於所述半導體襯底背面製作具有刻蝕窗口的光刻掩膜，且所述刻蝕窗口垂向對應有淺溝槽隔離區域及介質層區域； 2)以第一刻蝕氣體對所述刻蝕窗口下方的半導體襯底進行刻蝕，使刻蝕停止於距所述淺溝槽隔離的上方第一距離的位置； 3)以第二刻蝕氣體對所述刻蝕窗口下方的半導體襯底繼續進行刻蝕，使刻蝕停止於距所述淺溝槽隔離的上方第二距離的位置，所述第二距離小於第一距離； 4)以第三刻蝕氣體對所述刻蝕窗口下方的半導體襯底繼續進行刻蝕，直至露出所述刻蝕窗口下方的淺溝槽隔離及介質層，形成用於製造焊盤的溝槽； 其中，所述第一刻蝕氣體對所述半導體襯底的刻蝕速率大於所述第二刻蝕氣體；所述第二刻蝕氣體對所述半導體襯底的刻蝕速率大於所述第三刻蝕氣體；所述第三刻蝕氣體對所述半導體襯底和所述淺溝槽隔離的刻蝕選擇比大於所述第二刻蝕氣體，並且，所述第三刻蝕氣體對所述半導體襯底和所述介質層的刻蝕選擇比大於所述第二刻蝕氣體。
2.根據權利要求1所述的半導體器件的製作方法，其特徵在於:所述半導體器件為背照式圖像傳感器。
3.根據權利要求1所述的半導體器件的製作方法，其特徵在於:所述半導體襯底的材料為矽，所述淺溝槽隔離和所述介質層的材料為二氧化矽。
4.根據權利要求1所述的半導體器件的製作方法，其特徵在於:所述光刻掩膜包括圖形化的硬掩膜層和位於所述硬掩膜層上的圖形化的光刻膠層。
5.根據權利要求1所述的半導體器件的製作方法，其特徵在於:所述第一刻蝕氣體為CF4, Cl2, CHF3及Ar的混合氣體；所述第二刻蝕氣體包括CF4、Cl2, CHF3的混合氣體；所述第三刻蝕氣體為HBr、Cl2, He及O2的混合氣體。
6.根據權利要求5所述的半導體器件的製作方法，其特徵在於:步驟2)中，CF4的流量範圍為30?50sccm，Cl2的流量範圍為70?90sccm，CHF3的流量範圍為50?70sccm，Ar的流量範圍為40?60sccm。
7.根據權利要求5所述的半導體器件的製作方法，其特徵在於:步驟3)中，CF4的流量範圍為30?50sccm，Cl2的流量範圍為70?90sccm，CHF3的流量範圍為50?70sccm。
8.根據權利要求5所述的半導體器件的製作方法，其特徵在於:步驟4)中，HBr的流量範圍為90?IlOsccm,Cl2的流量範圍為50?70sccm,He的流量範圍為15?25sccm,02的流量範圍為5?15sccm。
9.根據權利要求1所述的半導體器件的製作方法，其特徵在於:步驟2)於所述半導體襯底中刻蝕出第一溝槽，所述第一溝槽的截面形狀為倒梯形。
10.根據權利要求1所述的半導體器件的製作方法，其特徵在於:步驟2)所述的第一距離大於或等於650nm ;步驟3)所述的第二距離大於或等於550nm。
【文檔編號】H01L27/146GK104517975SQ201310454311
【公開日】2015年4月15日 申請日期:2013年9月27日 優先權日:2013年9月27日
【發明者】伏廣才, 汪新學 申請人:中芯國際集成電路製造(上海)有限公司